JPS6165536U - - Google Patents
Info
- Publication number
- JPS6165536U JPS6165536U JP14893284U JP14893284U JPS6165536U JP S6165536 U JPS6165536 U JP S6165536U JP 14893284 U JP14893284 U JP 14893284U JP 14893284 U JP14893284 U JP 14893284U JP S6165536 U JPS6165536 U JP S6165536U
- Authority
- JP
- Japan
- Prior art keywords
- switch
- output
- pulses
- counter
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Input From Keyboards Or The Like (AREA)
Description
第１図はこの考案の実施の一例を示すブロツク
図、第２図は従来の数値入力回路の一例を示すブ
ロツク図である。 ３……スイツチ部、３ａ……アツプスイツチ、
３ｂ……ダウンスイツチ、４……第１の走査回路
、５……第２の走査回路、６……スイツチ閉成位
置認識部、７……発振器、８……オアゲート、９
……カウンタ。
図、第２図は従来の数値入力回路の一例を示すブ
ロツク図である。 ３……スイツチ部、３ａ……アツプスイツチ、
３ｂ……ダウンスイツチ、４……第１の走査回路
、５……第２の走査回路、６……スイツチ閉成位
置認識部、７……発振器、８……オアゲート、９
……カウンタ。
Claims (1)
- 列状に配設された複数個のアツプスイツチ３ａ
及びダウンスイツチ３ｂを有し、スイツチ閉成時
にその閉成されたスイツチに対応したスイツチ閉
成信号を出力するスイツチ部３と、該スイツチ部
３からのスイツチ信号に基づいて複数種の周波数
のうちから所定の周波数のパルスを択一的に出力
するパルス発生回路４，５，６，７と、前記ダウ
ンスイツチ３ｂの閉成を検出して制御信号を出力
するスイツチ閉成検出部８と、該スイツチ閉成検
出部８から制御信号が供給されているとき前記パ
ルス発生回路４，５，６，７からのパルス減算し
、供給されないときに加算するカウンタ９と、前
記スイツチ部３又はその近傍に配置されて、該ス
イツチ部３のスイツチ配列と、前記パルス発生回
路４，５，６，７から出力されるパルスの周波数
の大きさとの対応関係を示す指標１ａとを備え、
前記カウンタ９の出力を数値設定用計数値として
出力することを特徴とする数値入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984148932U JPH0738993Y2 (ja) | 1984-10-03 | 1984-10-03 | 数値入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984148932U JPH0738993Y2 (ja) | 1984-10-03 | 1984-10-03 | 数値入力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6165536U true JPS6165536U (ja) | 1986-05-06 |
| JPH0738993Y2 JPH0738993Y2 (ja) | 1995-09-06 |
Family
ID=30707124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1984148932U Expired - Lifetime JPH0738993Y2 (ja) | 1984-10-03 | 1984-10-03 | 数値入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0738993Y2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5543665A (en) * | 1978-09-21 | 1980-03-27 | Omron Tateisi Electronics Co | Numerical value setting system |
-
1984
- 1984-10-03 JP JP1984148932U patent/JPH0738993Y2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5543665A (en) * | 1978-09-21 | 1980-03-27 | Omron Tateisi Electronics Co | Numerical value setting system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0738993Y2 (ja) | 1995-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01117021U (ja) | ||
| JPS63131229U (ja) | ||
| SU1624662A1 (ru) | Формирователь двухпол рных импульсов | |
| JPS61110195U (ja) | ||
| JPS63199307U (ja) | ||
| JPH02100326U (ja) | ||
| JPH0251424U (ja) | ||
| JPS6246931U (ja) | ||
| JPS6172933U (ja) | ||
| JPS6362587U (ja) | ||
| JPS63122892U (ja) | ||
| JPS63185319U (ja) | ||
| JPS62153518U (ja) | ||
| JPS63126872U (ja) | ||
| JPH0214085U (ja) | ||
| JPS6370730U (ja) | ||
| JPS6312569U (ja) | ||
| JPH02149424U (ja) | ||
| JPS6249329U (ja) | ||
| JPS5729134A (en) | Chattering eliminating circuit | |
| JPS63117233U (ja) | ||
| JPH0260339U (ja) | ||
| JPH01180663U (ja) | ||
| JPS6039143U (ja) | キ−入力信号の処理回路 | |
| JPH01172101U (ja) |