JPS6165643A - デ−タ伝送方法 - Google Patents
デ−タ伝送方法Info
- Publication number
- JPS6165643A JPS6165643A JP18636184A JP18636184A JPS6165643A JP S6165643 A JPS6165643 A JP S6165643A JP 18636184 A JP18636184 A JP 18636184A JP 18636184 A JP18636184 A JP 18636184A JP S6165643 A JPS6165643 A JP S6165643A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- station
- transmission control
- transmitted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はループ状に構成された伝送制御装置の伝送方法
に係シ、特に、絶えず中央と端末で一定１のデータをや
シとシする事が必要な場合に好適な伝送方法に関する。
に係シ、特に、絶えず中央と端末で一定１のデータをや
シとシする事が必要な場合に好適な伝送方法に関する。
従来、ループ構成の伝送系で、伝送フレームの中のデー
タ部を分割して、ループに接続された各伝送制御装置に
固定して割シあて、伝送フォーマットにアドレス部を持
たせず伝送を行なう事は、例えば特開１＠５６−１１７
４５１号公報に示されている。
タ部を分割して、ループに接続された各伝送制御装置に
固定して割シあて、伝送フォーマットにアドレス部を持
たせず伝送を行なう事は、例えば特開１＠５６−１１７
４５１号公報に示されている。
この場合、端末の伝送制御装置は、−担受信したデータ
の中から自局に割り当てられたデータを外部回路へ出力
し、続いて、外部回路からデータを取り込み、出力して
用済みになったエリアに書き込んでから送信するための
処理時間が必要であった。
の中から自局に割り当てられたデータを外部回路へ出力
し、続いて、外部回路からデータを取り込み、出力して
用済みになったエリアに書き込んでから送信するための
処理時間が必要であった。
本発明の目的は、伝送効率を向上させ、各伝送制御装置
での処理を共通化した伝送方法を提供するにある。
での処理を共通化した伝送方法を提供するにある。
本発明は、端末の各伝送制御装置が予め送るべきデータ
を受信とは別のエリアに用意しておき、データを受信し
た場合、データ部の先頭のデータを除いて、代わυに用
意しておいたデータをデータ部の後部に加えて送信し、
送信中に、送らなかった先頭のデータを処理する事によ
シ、目的を達成しようとするものである。
を受信とは別のエリアに用意しておき、データを受信し
た場合、データ部の先頭のデータを除いて、代わυに用
意しておいたデータをデータ部の後部に加えて送信し、
送信中に、送らなかった先頭のデータを処理する事によ
シ、目的を達成しようとするものである。
以下、本発明の一実施例を第１＠にょシ説明する。第１
図は伝送系の構成と伝送信号の内容を示した図である。
図は伝送系の構成と伝送信号の内容を示した図である。
１は中央の送信装置、２は中央の受信装置、３１〜３４
は端末側の伝送制御装置（以下ステーションと呼ぶ）を
示す、４１は中央の送信装置１から送られる信号１フレ
ームである。
は端末側の伝送制御装置（以下ステーションと呼ぶ）を
示す、４１は中央の送信装置１から送られる信号１フレ
ームである。
Ｐはフレームの始まシを示すフラグ、ＤＩはｉ番目のス
テーションに送るべきデータであり、Ｆｅ２はチェック
シーケンス、Ｆ′はフレームの終ゎシを示すフラグであ
る。他、４２，４３，４４゜４５も同様に各状態での内
容を示している。図中、帽′は１番目のステーションが
中央に送るデータである。フレームのデータ部Ｄ＋、Ｄ
Ｉ’は一定長である。例えば、データ部が１６Ｗとすれ
ば、各Ｄ ＋ ＦＬ４ Ｗでおる。以下、Ｄｌは４Ｗと
して説明する。
テーションに送るべきデータであり、Ｆｅ２はチェック
シーケンス、Ｆ′はフレームの終ゎシを示すフラグであ
る。他、４２，４３，４４゜４５も同様に各状態での内
容を示している。図中、帽′は１番目のステーションが
中央に送るデータである。フレームのデータ部Ｄ＋、Ｄ
Ｉ’は一定長である。例えば、データ部が１６Ｗとすれ
ば、各Ｄ ＋ ＦＬ４ Ｗでおる。以下、Ｄｌは４Ｗと
して説明する。
中央からのデータはステーション３１〜３４に対応した
データがＩ）＋ ＊ Ｄｚ ＋ Ｄｓ ＋ ＤＩ ノ順
に並べられて送イ６される。
データがＩ）＋ ＊ Ｄｚ ＋ Ｄｓ ＋ ＤＩ ノ順
に並べられて送イ６される。
一番目のステーション３１では、予め送るべきｆ−ＩＤ
、’をフレーム受信中にステーション内ニｉ１ＭＤ込ん
でおき、受信が終了すると、データ部の先頭のデータだ
け送らず、代わりにＤ１′をデータ部の後ろにつけて送
信する。この時の送信信号の内容を見れば、Ｄ意が先頭
に来ている。送信中にステーションは送らながったＤＩ
を外部に出力する。
、’をフレーム受信中にステーション内ニｉ１ＭＤ込ん
でおき、受信が終了すると、データ部の先頭のデータだ
け送らず、代わりにＤ１′をデータ部の後ろにつけて送
信する。この時の送信信号の内容を見れば、Ｄ意が先頭
に来ている。送信中にステーションは送らながったＤＩ
を外部に出力する。
二着目のステーション３２では同様に受信データの内先
如の４Ｗｔ−除き、Ｄ２′を振ろｒｃ″）咋て送シ出す
。今に１送信された信号ではＤｓが先Ｈになる。
如の４Ｗｔ−除き、Ｄ２′を振ろｒｃ″）咋て送シ出す
。今に１送信された信号ではＤｓが先Ｈになる。
以下のステーション３３，３４でも同じ躯を行なう。Ｉ
＆に的に中央に送シ返される信号４５では、データは一
巡し、−誉からｇＬｉ智の順となる。
＆に的に中央に送シ返される信号４５では、データは一
巡し、−誉からｇＬｉ智の順となる。
次に１第２図によって、ステーション３の動作について
説明する。５は受信回路、６は送信回路である。７は伝
送コントローラでフラグの検出。
説明する。５は受信回路、６は送信回路である。７は伝
送コントローラでフラグの検出。
生成、チェックシーケンスのチェックと生成、シリアル
とパラレルの変換を行なう。８唸二ポ一ト几ＡＭで一方
から伝送コントローラ７が、他方からＣＰＵ９がアクセ
スする。ＣＰＵ９は外部とデータのやシとシを行なう。
とパラレルの変換を行なう。８唸二ポ一ト几ＡＭで一方
から伝送コントローラ７が、他方からＣＰＵ９がアクセ
スする。ＣＰＵ９は外部とデータのやシとシを行なう。
受信したデータを受けとるのが外部回路１１であシ、送
信するデータを提供するのが外部回路１０である。
信するデータを提供するのが外部回路１０である。
ステーション３け、前段からのデータを受信回路６を経
て、伝送コントローラ７でパラレルに変換され、ニボー
）ＲＡＭ８へ格納される。この時、最初の４Ｗは８１に
、次の４Ｗは８２ＦＣというふうに格納され、受信終了
時点でニポートＲＡＭ８１〜８４にデータが格納される
。一方、８５はそのステーションが送るべきデータが入
っているエリアであシ、受信動作と並行して、ＣＰＵ９
が外部回路１０から取り込んだデータが格納される。
て、伝送コントローラ７でパラレルに変換され、ニボー
）ＲＡＭ８へ格納される。この時、最初の４Ｗは８１に
、次の４Ｗは８２ＦＣというふうに格納され、受信終了
時点でニポートＲＡＭ８１〜８４にデータが格納される
。一方、８５はそのステーションが送るべきデータが入
っているエリアであシ、受信動作と並行して、ＣＰＵ９
が外部回路１０から取り込んだデータが格納される。
受信が終了すると伝送コントローラはニボート８λＭ８
のエリア８２から８５までを送信する。
のエリア８２から８５までを送信する。
この送信動作の間にＣＰＵ９は、エリア８１から送らな
かったデータＤ！を外部回路１１へ出力する。
かったデータＤ！を外部回路１１へ出力する。
従来、各ステーション毎にデータ部の一部を固定して割
シ付けられていた。例えば、二番目のステーション３２
では、受信後、エリア８２からデータを外部へ出力し、
次に、データを部から取シ込み、エリア８２に格納した
後、８１から８４のエリアを送信していた。本発明では
、エリア８５に受信動作中にデータを取シ込んでおき、
送信中にエリア８１のデータを出力するので、伝送効率
の向上が可能である。その事をタイムチャートによシ説
明する。
シ付けられていた。例えば、二番目のステーション３２
では、受信後、エリア８２からデータを外部へ出力し、
次に、データを部から取シ込み、エリア８２に格納した
後、８１から８４のエリアを送信していた。本発明では
、エリア８５に受信動作中にデータを取シ込んでおき、
送信中にエリア８１のデータを出力するので、伝送効率
の向上が可能である。その事をタイムチャートによシ説
明する。
第３図は送受信のタイムチャートである。（ａ）が本発
明を示し、（ｂ）は従来例を示す。Ｍは中央ノステーシ
ョンを示し、ＳＴ１〜４はステーション３１〜３４を示
す。Ｔは送信動作、ＩＬは受信動作、ＤＩはデータ取シ
込み動作、Ｄ はデータ出力動作を示す。本発明（ａ）
では、受信してすぐ送信という形をとシ、受信動作凡の
途中にデータ取シ込みＤＩを行ない、送信動作Ｔの途中
にデータ出力Ｄ を行なう。そのため、中央Ｍからデー
タを送信してから、入れ換えられたデータが再び中央に
戻ってくるまで、−フレームの送信（受信）に時間Ａか
かるとして、５Ａだけ必要である。
明を示し、（ｂ）は従来例を示す。Ｍは中央ノステーシ
ョンを示し、ＳＴ１〜４はステーション３１〜３４を示
す。Ｔは送信動作、ＩＬは受信動作、ＤＩはデータ取シ
込み動作、Ｄ はデータ出力動作を示す。本発明（ａ）
では、受信してすぐ送信という形をとシ、受信動作凡の
途中にデータ取シ込みＤＩを行ない、送信動作Ｔの途中
にデータ出力Ｄ を行なう。そのため、中央Ｍからデー
タを送信してから、入れ換えられたデータが再び中央に
戻ってくるまで、−フレームの送信（受信）に時間Ａか
かるとして、５Ａだけ必要である。
一方（ｂ）では受信（Ｒ）−出力（Ｄ ）→取シ込み
（ＤＩ）−送信（Ｔ）という動作を行なう。
（ＤＩ）−送信（Ｔ）という動作を行なう。
Ｄ とＤＩに時間Ｂが必要だとすれば、全体では５Ａ＋
４Ｂの時間が必要となる。外部とのデータのアクセスを
考えると、−命令１μａ〜２μ（６）とすれば４ＷのＤ
１．Ｄ を行なうのに幅１００μ（５）必要である。
４Ｂの時間が必要となる。外部とのデータのアクセスを
考えると、−命令１μａ〜２μ（６）とすれば４ＷのＤ
１．Ｄ を行なうのに幅１００μ（５）必要である。
一方、１６Ｗのデータを送る一フレームは、フラグ８ビ
ツト、チェックシーケンス１６ビツトとして、２８８ビ
ツト、伝送速度をＩＭｂｐｓとすれば、例の場合でデー
タ循環に必要な時間は約２０％、・２Ｍｂｐｓでは約３
５％短縮できる。
ツト、チェックシーケンス１６ビツトとして、２８８ビ
ツト、伝送速度をＩＭｂｐｓとすれば、例の場合でデー
タ循環に必要な時間は約２０％、・２Ｍｂｐｓでは約３
５％短縮できる。
次に１本発明の他の実施例を第４図に示す。Ｃは伝送系
の監視フラグである。第２図のように、伝送信号は伝送
コントローラ７に一担入ってニボ−）ＲＡＭ８に入り、
ニポー）ＲＡＭ８から伝送 ”コント−ローラ７に
よシ送信回路を経て送シ出される。このような構成であ
るため、受信信号が処理されず、そのまま送信されるよ
うな故障は考えられない。むしろ、ステーションのダウ
ンや伝送路の断線等の故障が考えられる。この時、次の
ステーションでは、情報がこない。監視フラグＣは、こ
のような故障に対し、中央に前段のステーションが異常
である事を通知するための７ラグである。
の監視フラグである。第２図のように、伝送信号は伝送
コントローラ７に一担入ってニボ−）ＲＡＭ８に入り、
ニポー）ＲＡＭ８から伝送 ”コント−ローラ７に
よシ送信回路を経て送シ出される。このような構成であ
るため、受信信号が処理されず、そのまま送信されるよ
うな故障は考えられない。むしろ、ステーションのダウ
ンや伝送路の断線等の故障が考えられる。この時、次の
ステーションでは、情報がこない。監視フラグＣは、こ
のような故障に対し、中央に前段のステーションが異常
である事を通知するための７ラグである。
通常、監視７ラグＣは中央からの送信時Ｏに設定し、各
ステーション毎に１を加えた値を送信するものとする。
ステーション毎に１を加えた値を送信するものとする。
ステーション数が四つあれば、中央に戻ってきた時、監
視フラグは４になっている。
視フラグは４になっている。
受信信号がなくなった時ステーションは一定時間紅つと
監視フラグをリセットし、ニポートＲＡＭ８に入ってい
る前回値を用いて送信する。次段以降のステーションの
処理は通常時と同一である。
監視フラグをリセットし、ニポートＲＡＭ８に入ってい
る前回値を用いて送信する。次段以降のステーションの
処理は通常時と同一である。
中央Ｋｊ！つた時、監視７２グＣの値から異常を起こし
たステーションを識別できる。
たステーションを識別できる。
本発明によれば、各ステーションでの処理が全く同じに
なる。従来、自分のステーションが何番目であるかを設
定する必要がある。例えば、二番目のステーションでは
ＣＰＵは８２のエリアに１三番目だったら８３のエリア
に読み書きする事が必要であるが、本発明では、誓き込
むエリアが８５、読み出すエリアが８１と決まっており
、各Ｘ？−ジョンは同一処理ですむ。
なる。従来、自分のステーションが何番目であるかを設
定する必要がある。例えば、二番目のステーションでは
ＣＰＵは８２のエリアに１三番目だったら８３のエリア
に読み書きする事が必要であるが、本発明では、誓き込
むエリアが８５、読み出すエリアが８１と決まっており
、各Ｘ？−ジョンは同一処理ですむ。
〔発明の効果〕
本発明によれば、各ステーションにおいて、データを変
換するための時間を送受信動作中に行なえるため伝送効
率が上がる。また、各ステーションで行なう処理が共通
にできるという効果がある９
換するための時間を送受信動作中に行なえるため伝送効
率が上がる。また、各ステーションで行なう処理が共通
にできるという効果がある９
第１図は全体構成とその処理の説明図、第２図の夾五例
の伝送フォーマット図である。 １・・・送信装置、２・・・受信装置、３・・・端末の
ステーション、３１・・・１番ステーション、３２・・
・２番ステーション、３３・・・３番ステーション、３
４・・・４番ステーション、４１・・・中央からの信号
、４２・・・１番ステーションの出力信号、４３・・・
２番ステーションの出力信号、４４・・・３番ステーシ
ョンの出力信号、４５・・・４番ステーションの出力信
号、５・・・受信回路、６・・・送信回路、７・・・伝
送フン） ｏ −ラ、８・・・ニポートＲλＭ１８１〜
８５・・・ニボートＲＡＭの分割されたエリア、９・・
・ＣＰＵＸ ｌＯ・・・外部回路、１１・・・外部回路
。
の伝送フォーマット図である。 １・・・送信装置、２・・・受信装置、３・・・端末の
ステーション、３１・・・１番ステーション、３２・・
・２番ステーション、３３・・・３番ステーション、３
４・・・４番ステーション、４１・・・中央からの信号
、４２・・・１番ステーションの出力信号、４３・・・
２番ステーションの出力信号、４４・・・３番ステーシ
ョンの出力信号、４５・・・４番ステーションの出力信
号、５・・・受信回路、６・・・送信回路、７・・・伝
送フン） ｏ −ラ、８・・・ニポートＲλＭ１８１〜
８５・・・ニボートＲＡＭの分割されたエリア、９・・
・ＣＰＵＸ ｌＯ・・・外部回路、１１・・・外部回路
。
Claims (1)
- １、中央のマスター伝送制御装置と、これと隔てて設置
された複数の端末伝送制御装置がリング状に結ばれた構
成の伝送系での伝送方法において、前記マスター伝送制
御装置は、接続されている順に、前記各伝送制御装置の
データを並べて送信し、前記各伝送制御装置では、予め
、送るべきデータを準備しておき、データを受信した時
、先頭の一定量のデータを送らないで代わりに同じデー
タ数の送信すべきデータをデータ部の後に追加して送信
し、送信中に送らなかつた先頭のデータを処理する事を
特徴とするデータ伝送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18636184A JPS6165643A (ja) | 1984-09-07 | 1984-09-07 | デ−タ伝送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18636184A JPS6165643A (ja) | 1984-09-07 | 1984-09-07 | デ−タ伝送方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6165643A true JPS6165643A (ja) | 1986-04-04 |
Family
ID=16187026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18636184A Pending JPS6165643A (ja) | 1984-09-07 | 1984-09-07 | デ−タ伝送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6165643A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63211862A (ja) * | 1987-02-27 | 1988-09-02 | Canon Inc | フアクシミリ装置 |
| JPS63211863A (ja) * | 1987-02-27 | 1988-09-02 | Canon Inc | 通信装置 |
-
1984
- 1984-09-07 JP JP18636184A patent/JPS6165643A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63211862A (ja) * | 1987-02-27 | 1988-09-02 | Canon Inc | フアクシミリ装置 |
| JPS63211863A (ja) * | 1987-02-27 | 1988-09-02 | Canon Inc | 通信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4366478A (en) | Signal transmitting and receiving apparatus | |
| US4733390A (en) | Data transmission system | |
| US4888728A (en) | Multipoint link data-transmission control system | |
| US4939735A (en) | Information handling system having serial channel to control unit link | |
| US4345325A (en) | Message-interchange circuitry for microprocessors linked by synchronous communication network | |
| US5724343A (en) | Device for communications between a plurality of functional modules installed in a local unit and an ARINC 629 type external bus | |
| US4823305A (en) | Serial data direct memory access system | |
| JPS6165643A (ja) | デ−タ伝送方法 | |
| US4586162A (en) | Bit pattern check circuit | |
| US6301264B1 (en) | Asynchronous data conversion circuit | |
| US5603049A (en) | Bus system servicing plural module requestors with module access identification known to system user | |
| US5379395A (en) | Semiconductor integrated circuit for central processor interfacing which enables random and serial access to single port memories | |
| US4745581A (en) | LSI system of a structure requiring no additional address signals to incorporate additional status registers into the system | |
| JPH0548017B2 (ja) | ||
| JPS5860842A (ja) | 航空機用光デ−タバスシステム | |
| JPS58225756A (ja) | 直列デ−タ通信装置 | |
| JPS6153985B2 (ja) | ||
| EP0063140A1 (en) | Data communication bus structure | |
| SU1478221A1 (ru) | Станци локальной сети | |
| SU1462328A1 (ru) | Устройство дл сопр жени ЦВМ с лини ми св зи | |
| SU1807490A1 (en) | Device for controlling digital communication channels | |
| US6289387B1 (en) | Remote module control system for controlling module disposed at remote place which accommodates line/trunk circuit and control method thereof | |
| JPH11122275A (ja) | シリアル通信システム | |
| JPS62175849A (ja) | 入出力制御装置 | |
| JPS59139426A (ja) | バスインタ−フエ−ス |