JPS6166442A - データを符号化する方法およびインターフエイス装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔利用分野〕 不発明は、データ符号化および圧縮の分野に関するもの
であり、更に詳しくいえば、テータ処理装＊にインター
フェイスする九めのデータ符号化技術およびデータ復号
技術に関するものでるる。

〔従来の技術〕

電気通信産業が始って以来アナログ伝送が電気通信産業
において主流となっていｔ０信号は、時間の関数として
連続的に変えられるるる物理量（友とえば電圧）により
送られていた。デジタル電子工学およびコンピュータの
出現により、デジタル伝送がいくつかの重要な面でアナ
ログ伝送エフ優れていることがまもなく理解されてきた
。たとえば、アナログ回Ｗ！は伝送線における減衰全補
償する増幅器全必要とする。しかし、アナログ装置は生
じた減衰？正確には補償できず、と＜ｒｃｒｍ波数によ
り減衰度が異なる鳩舎に減衰？正確に補償することはで
きない。減衰による誤差が累積すると、多数の増幅器全
通る長距離の呼がかなりの歪を受けるようになる。これ
に対して、デジタル技術では可能な値がＯと１でろるか
ら、デジタル再生器に弱くなつ穴入米信号を元の値に正
確に戻丁ことができる。し次がって、デジタル再生器に
は減衰にする誤差が累積する問題に起きない。ま次、音
声１．データ、音楽、テレビジョン、ビデオ、電話など
のデジタル伝送を全て一緒に多重化して、装置を一層効
率良く使用できる。既存の線路音用いて非常に高いデー
タ速度が可能でろｐ、デジタルコンピュータおよび集積
回路のコストに低下全貌けている。

デジタル端局に接続されている電話加入者が呼を行う場
合、その電話加入者のａ−カルループから出た信号は、
通常のアナログ信号である。そのアナログ信号は、端局
においてＣ０ＤＥＣ（符号器／復号器）により標本化さ
れ、デジタル化されて７ビツトま友は８ビツトの数ケ発
生する。ナイキストの理論から、４ＫＨｚの帯域幅から
の情報を全て捕える友めには８０００標本／′秒（１２
５マイクロ秒／標本）で十分でろることが示されている
から、典型的にはＣ０ＤＥＣは１秒間に８０００個の標
本全抽出する。この技術は、一般にパルス符号器ｖ＃（
ＰＣＭ）　　と呼ばれている。

ろる種類のデータ処理装置ｔｉカ為ら他の種類のデータ
処理装置へデータ葡転送するためは、電気通信機器用に
各種のプロトコル規格が開発されている。

したがって、現在は両立不能な独々の方式が世界中で使
用されている。広く使用されている。１つの方式はベル
システムＴ−１搬送規格（ＢｅｌｌＳ７ｓｔｅｍ　Ｔ−
１ｃａｒｒｉｅｒ　　５ｔａｎｄａｒｄ）　　でめる０
仮で説明する工うは、Ｔ−１搬送規格は、−緒に多重化
される２４チヤネルの音声チャネル？取扱うことができ
る。典型的には、アナログ信号は、時分割多重化技術（
ＴＤＭ、丁なわち、ＴｉｍｅＤｉｖｉｓｉｏｎ　Ｍｕｌ
ｔｔｐｌｅｘ　）　　’ｔｒ：用いて多重化さ詐る。そ
の結果得られたアナログ信号流は、２４個の別々のＣＤ
ＤＥＣではなく、１個のＣＤＤＥＣへ送られてデジタル
出力ｒｃ１とめらｎる。２４チヤネルの各チャネルは、
８ビットをその出力流に挿入することを許される。それ
らのビットのうちの７ビツトはデータで、残りの１ビツ
トは制御用で８９．５６０００ビット／秒（ＢＰＳ）の
データと、８０００ＢＰＳ　の１５号情報を生ずる。

Ｔ−１規格においては、フレームは、２４Ｘ８＝１９２
ビツト、プラス、フレーミングのためｏ１個の別のビッ
トで構奴されて、１２５マイクロ秒ごとにより３ビット
七発生する。これに工９、Ｔ−１システムに対して１．
５４４メガビット／秒（Ｍｂｐａ）の総合データ速匿が
やられる。１９３番目のビットはフレーム同期のために
使用される。通常は、同期がとれていることｔ確認する
几め國、受信機にフレームビット全部に調べる。受信機
が同期外れとなると、受信機はフレームビットノ櫂メー
ンを定食して再び同期をとる。

最近のベルシステムＴ−１規格（）（ブリケーシヨン８
２４１１．１９８３年９月）には、再生デジタル機器お
よび回路の機能にとって適切なタイミングで回復するた
めには、電気通信システムに結合されているデータ処理
装置により、るる櫨のパルス密度要求が満されなければ
ならないことが述べられている。データ処理装置は、１
行に論理Ｏ全１５個工９チェ伝送してはならず、ρ為り
、８Ｘ（Ｎ＋１）ビット〔Ｎは１〜２３に等しくできる
〕の各時間窓においては少くともＮ個の論理１が存在し
なければならない。言い換えると、ベルシステム回線を
用いてデジタルデータを送信しようとするユーザーは、
データ流中に最少限の論理１が存在する工うにしなけれ
ばならない。デジタル化した廿声を伝送するためには、
デジタル化した音、声の各チャネルごとに鐘下位ビット
（ＬＳＢ）（ビット８）七変えることに工９最少数の論
理１を容易に設けることができる。デジタル音声標本に
対するこの小言い修正にｌジ、受信機器に１５行わｎる
音声再構底に知覚できるほどの違いが生ずることはない
。しρ為し、デジタル化された音声信号七表すデータで
は々〈て、銀行勘定を表子データや宇宙関係のデータ、
識別符号などが伝送される場合には、ベル規格に従って
論理１を挿入することに１ってデータがどのように変吏
されても、大きな損害か発生することになる。

〔発明の概要〕

本発明は、後で説明する工うは、ペルＴ−１搬送システ
ムとの間で送受信を行う几めのデータ端末装置に対して
ユーザーがインターフェイスできるようにする方法とｖ
ｃ置？、提供するものでるる。

本発明は、伝送されるデータがベルシステムに適合する
ようにし、しρ・も復号後に受信端末におけるデータが
元のデータと一致する工うにするデータ符号化技術とデ
ータ圧縮技術？提供するものでろるＯ 本発明全ペルＴ−１ｍ送規格に関連して説明するが、本
発明はベル電気通信システムに対する単なるインターフ
ェイス？はるかにこえた有用性を有するものであること
が当業者なられかるでろろう。たとえば、データの符号
化と、圧縮お工び伝送後の復号を求められる各種の用途
に本発明を使用できる。

本発明は、データ処理お工び電気通信装置へのインター
フェイスに使用する次めにとくに利用でれるデータ符号
器／復号方法金用いるインターフェイス装置ｙ＋−提供
するものである。本発明の装置に入力されたデータは、
チャネル番号（１〜Ｎ〕により識別される複数の逐次チ
ャネルに組織される。各データチャネルは複数のビット
ｖ含む。本発明は、入力データのうち、所定のビット値
（たとえば全部０）全含んでいるチャネル金検出し、検
出されたそれらのチャネルのチャネル番号をデジタル記
憶ｖｃｔに格納する。それ力・ら、検出されたそれらの
チャネルはデータ流から削除され、各データチャネル中
の残りの入力されたデータは、第１のデータチャネルに
以前に格納されているデータが、記憶装置に格納さ九て
いるチャネルの数だけずらされてデータチャネルに挿入
される。それから、記憶装置に以前に格納さｎ７ｔチャ
ネル誉号を、漬込りにより作らｆｌ−た空きデータチャ
ネルに挿入する。その符号化されたデータ流は、たとエ
ハぺ＃Ｔ−１搬送システムを通じて送られ、受信データ
処理装置に結合されている本発明の別のｇ＆置により受
信される。この実施例においては、本発明の符号器は、
チャネルを構成する８ビツトのが全て一理θ″′ｅめる
チャネルを検出する。本発明は、ベルＴ−１搬送規格の
混乱が避けらｎる工うは、それらの０チヤネルを効果的
に除去するものでるる。

符号化されたデータが受信されると、本発明の復号６は
、データチャネルに以前に挿入されたチャネル番号で検
出し、そｎらのチャネル番号？チャネルアドレスバッフ
ァ艮格納する。それから、復号ｆＦは、データチャネル
に格納されているチャネル番号を削除し、受信データが
第１のデータチャネルから始ってデータチャネルに逐次
挿入されるようは、残りのチャネル内のデータを桁送り
する。それから、本発明の復号器は、チャネルアドレス
バッファに格納されているチャネル番号ＩＣより識別さ
れているデータチャネルを探し、格納されているチャネ
ル番号により識別されたチャネルのために空きチャネル
が作られるようは、データチャネル内の探されたテータ
奮再び桁送りする。

以前に定められた所定の値（たとえば０〕が、チャネル
アドレスバッファに格納されているチャネル番号により
識別された今は空のデータチャネル内に挿入される。

したがって、本発明により、電気通信システムのパルス
密反の要求を顧尿することなしは、電気通信ネットワー
クを通じて任意の組合せのビットを伝送できる。を気通
信システムまたはその他のシステムのプロトコルの乱れ
ｉ＊！！をするビットハターン全選択的に識別して、伝
送前に除去でき、他のデータ処理装置で使用するために
本発明の復号部分により元のデータ流上再構成できる。

〔記号および術語〕

以下の詳細な説明は、王として、データ電子工学を用い
るデータビットについてのアルゴリズム表現お工び記号
表現を用いて行うものでるる。それらのアルゴリズムに
よる記述および表現は、データ処理の分野における専門
家が業績の内容をその分野の他の専門家へ最も効率良く
伝える文めに用いられる手段でろる。

アルゴリズムは、この明細書においては、一般に認めら
れているようは、希望の結果へ導くそれ自身エフ成るス
テップ列でるる。それらのステップには、物理量の物理
的な操作が必要とされる。

通常は、それらの物理量な格納、転送、組合せ、比較、
お工びその他の操作會行うことができる電気信号また扛
磁気信号の形七とるが、必ずしもそうする必要はない。

それらの信号音１　ビット、値、エレメント、記号（ｓ
ｙｍｂｏｌｓ）、キャラクタ、術Ｍ（ｔｅｒｍｓ）　、
番号などで呼ぶことは、王として一般的に使用されてい
るという理由で、時には便利なことが判明している。し
かし、適切な物理量に組合せるそれらの名称お工びそれ
に類似の名称扛、それらの物理量につけられる単に便利
な名札でるること紫記憶しておくべきである。

更は、実行さｎる操作は、加算、比較、桁送り、削除、
挿入のようは、人間により興行さｎる精神的な作業に一
般的に関連する用語でしばしば呼ばれる。本発明上構成
するここで説明する操作のいずれも、はとんどの場合に
人間のそのような機能は必要としない。操作はデジタル
電子工学にぶり興行される機械操作でめる。方法操作（
ｍｅｔｈｏｄｏｐｅｒａｔｉｏｎｓ）　　お１びデジタ
ル装置を操作する方法と、計算法自体′１文は処理方法
自体の区別に注意丁べきでめる。

本発明は、それらの方法操ｆ’ｌ冥行する装置にも関す
るものでろる。このｖｃｔは求めらｎている目的のため
にとくに作られ４ｆｃはコンピュータに格納されている
コンピュータプログラムにより選択的に作動させらｎた
り再構成される、汎用コンピュータを備えることができ
る。ここに提示するアルゴリズムは本発明の好適な冥θ
出例における特定の装置を参照して部分的に記述するも
のであるが、必ずしも特定のコンピュータまたに特定の
装置に本来関連するものではない。とくは、本発明には
、各種の汎用機全使用しようとするものでるる一方で、
所要の方法手順ヲ実行するために工り特殊な装置ｒ構成
する方が一層便利なこともめる。それら種々の機器のた
めに求められる構造は、以下の説明から明らかとなるで
めろう。

〔夾緬例〕

以下、図面金参照して本発明の詳細な説明する。

まず第１図？参照する。データ端末装！（以後ｒＬ）Ｔ
ＥＪと配子）２０と、ＤＴＥ２５との間でデータ全伝送
するための電気通信装置が示されている。

図示の１うは、ＤＴＥ２０力・ら発生されたデータが、
本発明のインターフェイス装置ｔ３５１Ｚ）符号器部３
０に一合される。後で説明する工うは、符号器部３０に
ニジ受信されたデータは適切に符号化され、電気通信装
置線４０に沿って送られる。その線４０に適切な中継器
４３を含む。実除には、符号化されたデータの様式がベ
ルＴ−１搬送電気通信システムに適合する二うは、符号
器ｓ３０は入来データを符号化お工び圧縮する。符号化
されて圧縮されたデータは、本発明のインターフェイス
装置３５の復号器部５０により受信される。その復号器
部５０は、ＤＴＥ２Ｇにより与えられた元のデータへ復
号し、再構成する。再構成されたデータは、ＤＴＥ２５
での使用のためにＤＴＥ２５へ与えらｎる。同様は、Ｄ
ＴＥ　２５により発生されたデータは、符号器部３０に
エリ符号化されてから、ＤＴＥ２Ｇ　　に結合されてい
るインターフェイス装置へ送らｎる。し几がって、本発
明のインターフェイス装置の機能は、データの伝送に使
用する電気通信システムに適合する工うにデータ全符号
化することでるる。

８２図に示す工うは、ベルＴ−１ｉ送システムのような
電気通信システムは、人の声を表子デジタル化さｔ′Ｌ
ｆｃアナａグ信号七伝送する几めに当初開発されたもの
でるる。電圧、振幅等の工うなアナログ信号パラメータ
は、所定の間隔ｔおいて標本化され、測定された特定の
パラメータの値が８ビット列により記述される。各標本
は一般に「チャネル」に格納される。時分割多重化（Ｔ
ＤＭ）装置においては、標本チャネルを一緒に多重化す
ることにより１本の線で数多くの通話を行うことができ
る。友とえば、ベルＴ−１搬送システムにおいては、各
チャネルがデジタル化されたアナログ信号の１つの標本
全格納するようは、２４チヤネルの音声チャネルが一緒
に多重化される。標本化速度は非常に高いから、受信用
の電気通信装置は、次とえばチャネル番号５のアナログ
音声の１つの標本を表子データ全逐次受信することに＝
９、アナログ信号を再＃を成できる。言い換えると、２
４チヤネルの全ての受信チャネルごとに１回だけ測定さ
れｆｃ振幅、電圧等を表子別のデジタル化されｔ標本？
受信機が得る。後で説明する工うは、Ｔ−１システムを
基にし７を最近の電気通信は、２８８チヤネルノ「スー
パーフレーム」を利用する。そのスーパーフレームに全
ての２４チヤネルのフレームビットにより記述される。

第３図に示されている工うは、ＤＴＥからデータを与え
られたインターフェイス装置３５は、典型的にｒｉＴＴ
Ｌ″Ｃ′めって、非零復帰アなわちノンリターン・ツウ
・ゼロ（ＮＲＺ）論理様式でるる。

インターフェイス装［３５の符号器３０ｔｆ、データの
電気的特性を双極性様式に変換する。そのデータは電気
通信ネットワークにより伝送できる。

同様は、受信しｔ双極性データは復号器ｓ５０により復
号され、ＴＴＬお工びＮＲＺの電気的４！！Ｐ性をＶす
るデータに再び変換される。ＴＴＬ　と双極信号の間の
変換は、一般的に行われているから、ここではその電気
的特性の変換の詳細については省略する。

次に第４ａ−お工び第４ｂ図を参照して本発明の符号化
方法を説明する。先に説明し土工うは、ベルＴ−１搬送
システムは全てか論理Ｏのチャネルを含むことｔ禁止す
る。アナログ音声信号がデジタル化される場合には、デ
ータ標本の最下位ビット（ＬＳＢ）ｉ、音声の％Ｉｌｌ
目立って劣化させることなしは、論理ｌにさせることが
できる。しかし、データｔｔ気通信システムｒ介して伝
送させる場合には、データチャネルにおいて論理ｌに強
制的にすることによりデータが損われることになる。第
４＆図に示す工うは、ＤＴＥ２０に工９人力されたデー
タは、図示の様式でインターフェイス装置３５の符号器
部３０により受信される。

「クリヤ・チャネル・スーパーフレーム（ｃｌｅａｒｃ
ｈａｎｎｅｌ　ｓｕｐｅｒｆｒａｍｅ）　Ｉ　　（時に
はＣＣ３Ｆ　と配子ことがめる）として知られているも
ので、９６のデータチャネルが設けられる。各データチ
ャネルは、デジタルデータすなわちデジタル化された音
声標本を表子８ビット語全備える。Ｔ−１ｗＩ送プロト
コルに従って、２４チヤネルにフレームビット（ＦＢ）
が与えられる。受信装置？入来フレームに同期できるよ
うは、それらのビットの論理状５帳は予め定められる。

この明細書およびそれに含まれている例はベルＴ−１搬
送システムの次めのプロトコルに向けられているのでお
るが、本発明ハ、ベルＴ−ＩＷＪ送システムの之めのデ
ータの符号化音はるかにこえるＭ用性金有し、各種のイ
ンターフェイス用途に使用できる。先に説明し友ようは
、現在のＴ−１搬送規格は、伝送されるデータの全ての
チャネルに論理１が冥効的に存在することを必要とする
。

本発明のインターフェイス装置３５の符号器３０に入力
されるデータは、ランダムアクセスメモリ（ＲＡＭ）に
格納され、それから、ビットの所定の値が格納されてい
るデータチャネル金求めて走査される。ベルＴ−１搬送
システムにおいては、８ビツトの論理Ｏｋ含んでいるデ
ータチャネルが識別される。第４ａ図に示さｔしている
例においては、データチャネル６．９．９５が、全部論
理ｃｔ含んでいるものとして符号器３０により検出され
る。

チャネル番号（アドレス）、丁なわち、［６」。

ｒ９Ｊ　、ｒ９５Ｊが、符号器３０内のＲＡＭ場所に格
納される。これについてに後で詳しく説明する。

所定のビット値を含んでいるデータチャネルのチャネル
番号がＲＡＭに格納されると、それらのデータチャネル
は入力されたデータから削除される。

いいかえると、第４ａ図に示されている例においては、
データチャネル６．９．９５は、例えばデータチャネル
５．７が隣接する工うは、データ流から単に削除される
。第４ｂ図に示されている工うは、符号器部３０は、第
１のデータチャネルに以前に挿入されてい次データが、
ＲＡＭに格納しｍチャネルの数だけすらされるように、
残りのデータチャネルに含まれているデータ全頁に桁送
りする。それから、ＲＡＭに既に格納のチャネルアドレ
スが、上記の桁送り過程ＶＣ１り作られ次空きデータチ
ャネルに挿入される。第４ｂ図に示されている例におい
ては、２進様式のチャネルアドレス８，９．９５が、デ
ータチャネル１，２．３にそれぞれ与えられる。したが
って、人力されたデータの９６の各チャネル・スーパー
フレームについて、符号器３ＱＶｒ−１９送られ次符号
化さｎ次データは、夾際のデータの前に伝送さｎるチャ
ネルアドレス金含む。

符号器３０がチャネルアドレス全データチャネルに格納
する際の様式が第５図に示されている。

図示の例では、チャネルアドレス６が、８ビツトの２進
表現でチャネル番号１に格納される。チャネルアドレス
、この場合にはチャネル番号６、全識別するためにビッ
トＯ〜６が留保さｉｌｌ　　ビット７にチャネルフラッ
グとして留保される。ここで説明している実施例におい
ては、論理１のチャネルフラッグは、以後のチャネルが
チャネルアドレス数金含んでいること全示し、論理Ｏは
以後のチャネルにはもうチャネルアドレスが含まれず、
それにはデータが含１ｎでいることを示す。与えられた
例における第５図のチャネル３は、論理０が格納されて
いるビット番号７を含むから、次のチャネルお工び以後
のチャネルが伝送さ几たデータを含んでいることを示す
。したがって、不発明の符号化方法は、最初は全部論理
０．’Ｊｔはその他の所定のビットパターンで光されて
いた伝送さ６次チャネルに一致するチャネルアドレス？
裕納するために、伝送され＊ｃｃｓＦ　Ｉ７）最初のデ
ータチャネルを利用する。後で説明する工うは、本発明
のチャネルフラッグを使用することにより、復号ｌ己５
０は、チャネルアドレス金含んでいるチャネルとデータ
金倉んでいるチャネル？記述できる。

本発明の符号化法は、第４因に示されている９６テヤネ
ルＣＣ３Ｆ内の２４の各チャネルフレーム全記述するフ
レームビットのビットパターンの変更も行う。９６の各
チャネルＣＣ３Ｆ　ｃｔために４つのフレームビットか
めるから、谷フレームヒツトはクリヤチャネルスーパー
フレーム内に２４チヤネルのブロック會記述する。ペル
Ｔ−１ｍ送システムにおいては、各フレームピッ）（１
〜１２）の論理状態は、所定の順序に便ってセットされ
る。

標本基準フレームビットパターンが第６図に示されてい
る。このパターンにおいて、最初のビットは論理ｌにセ
ットされ、フレームビット番号１２は論理０にセットさ
れる。中間のフレームビットへに第６図に示されている
ところにしたがって論理状態が与えられる。本発明の符
号化法は、各スーパーフレーム内の指定されたフレーム
ビットの論理状態の変更を含む。インターフェイス装［
３５の符号６３０は、標準フレームビットパターンに示
されているフレームビットの論理状態力らその論理状１
［−反転させることにより、フレームビット番号４，８
．１２全選択的に変更する。いいかえると、第６図全参
照して、フレームビット番号４の論理状態が反転される
（丁なわち、論理Ｏが論理１へ〕。同様は、フレームビ
ット８と１２の論理状梗吃逆にされる。任意の特定なス
ーパーフレームにおいてフレームビット番号１全チヤネ
ル１に先行させることができるが、その位置は任意でる
り、そのフレームビット１はスーパーフレーム内の任意
のチャネルに先行でき、以後のフレームビットは第６囚
に示されているパターンに従って論理状態七有すること
に気がつくでろろう。所定のビットハターンが検出され
る（この例では全部論理Ｏ）工うなＣＣ３Ｆチヤネル１
〜９６における１つま７ｊはそれ以上のビラトラ符号器
４０が識別する時は、標準フレームビットパターンの論
理状態の変更が行われる。

次に第７図を参照して本発明の復号方法上説明する。第
４図〜第６図に示されている方法に従ってデータが符号
器３０により符号化されると、そのデータは電気通信シ
ステムにより伝送され、対応するインターフェイス装置
にニジ受信される。

そのインターフェイス装置は受信ＤＴＥ２５に結合され
る。送信ＤＴＥ２Ｇ　　Ｋ工ｐ与えらｎた元のデータへ
の再構成をする九めは、符号化されｍデータは、インタ
ーフェイス装置３５の復号器部５０へ入力されて、それ
に格納される。復号器５０は、各受信チャネルの内容を
逐次走査して、論理Ｏ′に有するチャネルフラッグの存
在？検出する。論理Ｏ状ｍｋ有するチャネルフラッグが
存在するととは、先行チャネル上官む全てのチャネルが
、データではなくてチャネルアドレスを含んでいること
を示す。それらのチャネルアドレスは、第７図に示す工
うは、チャネルアドレスバッファに格納され、ＣＣ３Ｆ
内のデータチャネルに以前に格納されているチャネルア
ドレスは削除され、各データチャネル内のデータが漬込
りされて、復号器５０により受けらｎたデータが、第１
のデルタチャネルに始って、逐次格納さ九る工うにする
。

そ２′Ｌカら、アドレスバッファに格納されているチャ
ネルに対して空きチャネルが作られるようは、チャネル
アドレスバッファに以前に格納されたチャネルアドレス
により識別されたデータチャネル内のデータ全復号器５
０が漬込りする。第７図に示す例においては、復号器５
０はチャネル１，２．３？格納アドレスチヤネルとして
識別している。

チャネル番号１，２．３の内容はチャネルアドレスバッ
ファ内に格納されている。そｎらは図示のようにチャネ
ルアドレスｒ６Ｊ、ｒ９ＪＪ’９５Ｊでめる。そｆｌり
ｋら、以前にチャネル１，２．３に与えられたチャネル
アドレスが削除され、受信データが最初のデータチャネ
ル（丁なわち、チャネル番号１）η島ら始って逐次挿入
されるようは、チャネル番号４から始するデータが桁送
りされる。それから、チャネルアドレスバッファにより
識別されたデータチャネル（丁なわち、チャネル６１９
゜９５）内のデータ全桁送りするから、それらのチャネ
ルの適切な場所に「空きチャネル」が作られる。それか
ら、復号器５０が、チャネルアドレスバッファに格納さ
れているチャネル番号によりＲ別された、い１１−２空
いているチャネルに所定のビット値を挿入する。この例
では、チャネル６．９．９５に論理０が挿入される。そ
の結果としてチャネル１〜９６の中にるるデータは、Ｄ
ＴＥ２０Ｖｃエク符号器３０に入力されたデータ列と同
じデータ列を表す。復号されたデータは受信ＤＴＥへ与
えらｎて、それにより利用さ九る。

要約すると、本発明の復号方法は、チャネルアドレス？
格納するデータチャネルＴｉ［初に識別し、そｆ１２）
−らそれらのチャネルアドレス全チャネルアドレスバッ
ファに格納する。次は、残りのデータがＣＣ３Ｆの最初
のデータチャネル會初めとして逐次格納されるようは、
残りのデータが桁送りされる。復号器５０のチャネルア
ドレスバラ２アに格納されているチャネルアドレスによ
り識別されたチャネルはクリヤされ、以前ＩＣ識別さｆ
′Ｌ７ｔチャネルアドレスのために空きチャネルが作ら
ｎるようは、以前に格納されたデータがクリヤされる。

それから、チャネルアドレスバッファにより識別された
いまは臣いているチャネルに所定のビット値が挿入され
る。しかし、復号器５０によってそれらのチャネルに所
定の任意のビットパターン金挿入できることがわかるで
ろろう。したがって、復号器５０のデータ出力がＤＴＥ
２０の符号器部３０に入力されたデータに正しく一致す
る工うは、入力されたデータが復号される。ま友、元の
標準フレームビットパターン（第６図参照）が、復号器
５０により出力さｆ′Ｌ′ｆｃ復号されたデータのフレ
ームを記述する工うは、復号器５０にフレームビット４
，８．１２の極性を反転する。

次に第８図と第９図の流ｎ図と會参照して符号器３０の
好適な笑は例について説明する。符号器３０の特定の構
造と動作順序を示しているが、本発明の方法は各種の構
成のハードフェアを用いて実現できることがわかるでる
ろう。しｆｃがって、第８図に示され、第９図を＃照し
て説明する符号器は、本発明の符号化法を妄現するため
の１つの可能性を嵌子ものでろる。

符号器３０により符号化アベきデータにＮＲＺ様式で入
力シフトレジスタ１０へ入力さｎる。入力さ才したチャ
ネルの８ビット全部がＰｆｒ足のビット値（この実−例
では全Ｓ舖理０）の場合には、データフリップフロップ
７２が七ッ卜される。それ７０為ら、このデータは入力
レジスタ１１の中に保持され、次の８ビツトチヤネルが
シフトレジスタ７０に入力される。ランダムアクセスメ
モＩＪ　（ＲＡＭ）Ｔ６が、入力レジスタ７１ヘバス１
８により結合されている。そのバスへ入力されたデータ
が送られる。各スーパーフレームを格納する比めに使用
されるＲＡＭ７Ｂ　は、入力バッファお工び出力バッフ
ァの２つの部分に分けらｎる。各バッファはチャネルア
ドレス部とテヤネルデータ部に分けられる。ＲＡＭ７６
　　の入力バッファと出力バッファがトグル型の工うに
して用いられて、以前の処理サイクルでＣＣ３Ｆ　ｉ入
力させる友めに用いらｎるメモリ部が、次の処理サイク
ルで、格納されているチャネルアドレスとチャネルデー
タを出力するために用いら九る工うにする。し友がって
、次のチャネルがシフトレジスタＴＯに入力されている
間は、現在のチャネルが処理される。処理すべきチャネ
ルが所定値（この例では全部０〕のビット全部む場合に
は、クリヤチャネルスーパーフレーム内のチャネルアド
レスがチャネルアドレス挿入カウンタ９２にエリ与えら
れ、ＲＡＭ７６のチャネルアドレス領域に格納される。

い−まの例でそのチャネルが全部０全含んでいないとす
ると、データは、ＲＡＭ７６のチャネルデータ領域の、
入カテヤネルデータカウンタ９０により与えらｆ′Ｌ′
ｆｃＲ，赫１アドレスの所は、同一に格納される。所定
のビット値（たとえば全部０）’ｋＷする第１のチャネ
ルが入力されると、フレームビットフラッグ保持器８０
がセットされて、逆極性の７レーミングピツトを送る。

そのフレーミングビットは、第６１七参照して先に説明
し土工うにして、通常速られる。

フレーミンクビットの極性の変化は、そのフレーミング
ビットフラッグの後の最初のバイトがチャネルアドレス
でめること葡復号器５０へ知らせるために用いられる。

所定のビット値（この実施例でに論理０）を有するチャ
ネルが次に入力されると、各チャネルの８番目のビット
が論理１ｒｃセツトされて格納され、次のバイトがチャ
ネルアドレスであることｋ（１号器へ知らせる。ＲＡＭ
７６のそれぞｎの領域へのチャネルアドレスとチャネル
データとの逐次格納は、ＣＣ３Ｆが全てＲＡＭに格納さ
れる１で秩けられる。最後のチャネル（チャネル９６）
の処理中は、格納さ′ｔ′した最後のテヤネルアドレス
がＲＡＭ７６　：Ｅ−ら読出されて、チャネルアドレス
レジスタ８４に格納される。チャネルアドレスの８番目
のビットがリセットされ、この修正さｆ′したチャネル
アドレスがＲＡＭ７Ｂ　　の適切な場所に書き戻される
。この８番目のビットが０でるると、それが最後のチャ
ネルアドレスでめることを復号器５０に示すから、送信
される以後のバイトがチャネルデータだｆｆ？含むこと
金示す。

次の処理サイクルが生ずると、ＲＡＭ７６のうち、入力
バッファとしてそれまで使用されていｔ部分が、出力バ
ッファとして使用される。それらのチャネルアドレスは
最初に出力すべき８ビツトパイトチあり、各チャネルア
ドレス（もし存在するならば）Ｈ，ＲＡＭ７Ｂから読出
されて出力シフトレジスタ８６にロードされ、電気通信
システムに沿って復号器５０へ向って漬込りにより出力
される。

チャネルデータは最後に出力される８ピツトノくイトで
ろる。データの各チャネル（もし存在するならば）は、
ＲＡＭ　７６２）−ら読出されて出力シフトレジスタ８
６にロードされ、復号器５０へ漬込りにより出力される
。前記し几修正後のフレームビットパターン（第６図）
とフラッグビットとを、出力された符号化されたスーパ
ーフレーム中に符号器３０が挿入できるようにする几め
は、マルチプレクサ１０Ｇ　が用いられる。

図示の工うは、符号器３０は、符号器回路内に全部で４
個のカウンタ全屈いる。ＲＡＭ７６のどの部分に特定の
ＲＡＭバッファ部が曹込まれるかをそれぞれ制御する入
力チャネルアドレスカウンタ８Ｂと入力チャネルデータ
カウンタ９０との２つのカウンタがめる。チャネルアド
レス挿入カウンタ９２が、どのチャネルアドレスが、ク
リヤチャネルスーパーフレームの指定されているチャネ
ルへ格納アベきバッファのナヤネルアドレス領域ニ書込
まれるかヲみ１％、る。どの８ビツトバイト（すなわち
、チャネルアドレス′！友ニナヤネルデータ）？電気通
信システムに沿って復号器５０へ送るで）ｔみまもるｔ
めは、出力チャネルカウンタ９４が使用される。

次は、第１０図と第１１図の流れ図とを参照して復号器
５Ｇの好適な貢織例について説明する。

復号器５０の構造と動作手順について説明するが、本発
明の方法は各種のハードウェア設計音用いて冥現できる
ことがわかるでろろう。し次がって、符号器３０の場合
の工うは、第１０図に示され、第１０図お工び第１１図
を参照して説明する復号器は、本発明の復号方法ｔ″＊
ｍする１つの可能な構成だけｔ表子ものである。

符号化された直列データは不発明のインターフェイス装
置３５の復号器５０に工９受けられて、入力シフトレジ
スタ１０１　へＮＲＺ様式で入力される。各８ビツトの
受信されたチャネルは、入力シフトレジスタ１０１　か
ら入力レジスタ１０２へ伝えられそこで保持される。ま
几、フレームビットフラッグ保持器１０４が更新される
（クリヤチャネルスーパーフレームの初めにおけるフレ
ームビットが、第６図に示されている基準フレームビッ
トとは逆極性であれば、セットされる）。次のチャネル
が漬込りに工９人力されている間は、入力レジスタ１０
２　内の現在のチャネルが処理さ九る。ＲＡＭ１０Ｂ　
がバス１０８により入力レジスタ１０２　へ結合さ、れ
る。そのバス１０８へは符号化された受信データが送ら
れる。符号器３０の中の１うは、各ＣＣ３Ｆ　’に格納
するｍめに用いられるＲＡＭ１０６　は入力バッファと
出力バッファの２つの主な部分に分けられる。以前の処
理サイクルでクリヤチャネルスーパーフレーム全入力す
るために使用され７ｔＲＡＭ部分が、次の処理サイクル
においてゼロデータとチャネルデータ？出力するために
用いられる工うは、入力バッファと出力バッファはトグ
ルのＬうにして用いられる。同様は、ＲＡＭのうち、以
前の処理サイクルでゼロデータおよびチャネルデータ七
出力するために使用さ′れ之部分は、次の処理サイクル
で新しいＣＣ３Ｆｔ入力するために用いられる。

ＣＣ３Ｆの初めのフレームビットフラッグが真でるると
すると（正常なフレームビット極性とは逆でるるとする
と）、最初に処理されるチャネルがＲＡＭ１０６　　内
のチャネルアドレスノくツファに格納すれる。フレーム
ビットフラッグが偽でろると（正常なフレームビット極
性と同じでｂると）、最初に処理されるチャネルがＲＡ
Ｍ１０６のチャネルデータバッファに格納される。最初
に受信された８ビツトチヤネルがチャネルアドレスを表
子ものとすると、受けたチャネルバイトのチャネルフラ
ッグ（８番目のビット）が０でろると判定される１で、
以往の全てのチャネルアドレスがチャネルアドレスバッ
ファに格納される。００判定が生じると、入力されたＣ
Ｃ３Ｆ　中にそれ以上のチャネルがないとすると、受信
される以往のチャネル定義に工９ナヤネルデータ七含ま
なげｎばならずＲＡＭ１０６　のチャネルデータバッフ
ァに格納される。

次の処理サイクルが生ずると、ＲＡＭのうち人力バッフ
ァとして用いらＡ７Ｃｍ分が出力バッファとして使用さ
れる。出力アベき現在のチャネル番号が、出力バッファ
甲の現在のチャネルアドレスと同じでるるカ為否か全利
足するために比較器１１０が用いらｎる。もし同じでろ
れば、受信ＤＴＥ２５へ送るためにＯのバイトが出力シ
フトレジスタ１１２にロードされる。それら２つのバイ
トが同じでないと、出力バッファ中の現在のチャネルデ
ータバイトが送信、のために出力シフトレジスタ１１２
　にロードさｎる。出力シフトレジスタ１１２内のデー
タバイト（全て０か、ＤＴＥ２０　Ｅ−ら受は几そのま
１のデータ）が、漬込りにより出力される。この工うに
して、全部０のチャネルが、符号器３０へ漬込りに工９
人力される前にＤＴＥ２０により与えられた元の位置に
再び＠’ｘｒ”れる。したがって、復号器５０２）−ら
送られたデータは、符号器３０に漬込ｐに工９人力され
たデータと同じでるる。元の基準（第６図）フレームビ
ットパターンとフラッグビットｋ、復号器により出力さ
れる復号されたスーパーフレーム中に挿入する之めｅζ
、マルチプレクサ１２４が復号器５０に工９用いられる
。

第１Ｏ図に示す工うは、復号器回路には全部で４個のカ
ウンタがめる。ＲＡＭ１０６　内のノ（ツファのどの部
分が続出さ九るかｔ制御する２つのカウンタ（出力チャ
ネルアドレスカウンタ１１４　と出力チャネルデータカ
ラ／り１１６）がろる。出力アドレスとり出しカウンタ
１２０は、現在のチャネル番号のどれｔ出力すべきかを
記録する〃≧ら、比較器１１０によるチャネルアドレス
の比較全行うことができる。ＲＡＭ１０６の入力バッフ
ァにどのバイト’に格納すべきか（丁なわち、そｎはチ
ャネルアドレス１友はチャネルデータとして利用丁べき
現仕入力されたデータでるる）ｒ記録する次めは、入カ
テヤネルカクンタ１２２が用いられる。

しｆｃがって、データ処理および電気通信装置に使用す
るのにとくに有用な装置と方法について説明し文。本発
明をベルＴ−１搬送規格に関連して説明したか、本発明
はペルＴ−１電気通信システムに対する単なるインター
フェイス奮はるη）にこえるＭ用ａｋＮすることが尚業
者はわかるでろろう０

【図面の簡単な説明】

第１図は電気通信システムにおける本発明の配置上＊す
線図、第２図はアナログ１６号のデジタル化を示す線図
、第３図に典型的な電気通信システムへ結合され定時に
不発明により入力お裏び出力さｎる電気信号の種類全示
す線図、第４ａ図および第４ｂ図は本発明の符号化法全
示す図、第５図は本発明のチャネルアドレスの符号化と
、不発明の符号化法により与えられるチャネルフラッグ
のセラトラ示す図、第６図は本発明の方法に従う基準フ
レームビットパターンと修正されたフレームビットパタ
ーン會示す図、第７図は本発明により用いらｎる符号化
法勿示す図、第８図に不発明の符号化法？実地するデー
タ符号器のブロック図、第９図は第８図の符号器に工り
冥施きれる本発明の符号化法全示す流れ図、第１０図は
不発明の符号化法に用いる復号器のブロック図、第１１
図に第１Ｏ図に示す復号器に工９利用さｎる動作全示ア
流れ図でわる。 ３０・・・・符号器、５０・・・・復号器、７０・＃魯
・入力シフトレジスタ、７１・・・・入力レジスタ、γ
２・・・・入力データフリップフロップ、８０・・・−
ビットフラッグ保持器、９０會・・・入力チャネルデー
タカウンタ、８８書−〇−人カテヤネルーアドレスカラ
ンタ、９２・・・・チャネルアドレス挿入カウンタ、９
４・會・φ出力チャネルカウンタ、１００，１２４　　
・・・・マルチプレクサ、１０１　・ｏｅｅ人カシフト
レジスタ、１０２・・・・入力レジスタ、１１４１１・
・・出力チャネルアドレスカウンタ、１１６　ＩＩ・・
・出力チャネルデータカウンタ、１２０　・・・・出力
アドレス取９出レカウンタ、１２２　・拳・ｅ人カテヤ
ネルカウンタ。 特許出願人　　グエリリンク・コーポレーション代理人
　山川政樹（は〃１２名） ４夕ｊ で孕３ ．１１　　　　　　　　　　　　　　　０テ〒ネ／し ４孕７

Claims (24)

【特許請求の範囲】
1. （１）それぞれ複数個（Ｘ）のビットを含むデータであ
   つて、チャネル番号（１・・・Ｎ）により識別される複
   数の逐次チャネルに組織化されるデータを、第１のデー
   タ処理装置から第２のデータ処理装置へ送るために符号
   化する方法において、 （ａ）前記データ内のチャネルのうち所定のビット値を
   含むチャネルを検出し、そのチャネルのチャネル番号を
   第１の記憶手段に格納する過程と、（ｂ）前記所定のビ
   ット値を含む前記データチャネルを前記データから削除
   する過程と、 （ｃ）前記第１のデータチャネルに以前に格納されたデ
   ータが、前記第１の記憶手段に格納されているチャネル
   の数だけずらされて、あるデータチャネルに格納される
   ように、前記各データチャネル内の残りのデータを桁送
   りする過程と、 （ｄ）この桁送り過程によりあけられた空のデータチャ
   ネルの中に、以前に前記第１の記憶手段に格納されてい
   たチャネル番号を挿入する過程とを備え、それにより、
   前記第２のデータ処理装置へ送るために前記データは符
   号化されることを特徴とするデータを符号化する方法。
2. （２）特許請求の範囲第１項記載の方法であつて、前記
   第２のデータ処理装置によりデータが受けられ、前記桁
   送り過程により作られた空のデータチャネル内に前記第
   １のデータ処理装置により以前に挿入されたチャネル番
   号を検出し、それらのチャネル番号をチャネルアドレス
   に格納する過程と、前記データチャネル内の前記チャネ
   ル番号を削除し、受けたデータが、前記第１のデータチ
   ャネルを初めとして、データチャネルに逐次格納される
   ように、前記残りのチャネル内の前記データを桁送りす
   る過程と、 前記チャネルアドレスバッファに格納されているチャネ
   ル番号により識別されたチャネルのために空きチャネル
   が作られるように、前記チャネル番号により識別される
   データチャネル内のデータを桁送りする過程と、 前記チャネルアドレスバッファに格納されている前記チ
   ャネル番号により識別された前記いま空いているチャネ
   ルに前記所定のビット値を挿入する過程と を備える方法を用いて前記第２のデータ処理装置により
   データを復号することにより、そのデータは、前記第１
   のデータ処理装置へ与えられた元のデータに一致するこ
   とを特徴とする方法。
3. （３）特許請求の範囲第１項記載の方法であつて、前記
   データは複数のデータチャネルを備える複数の逐次フレ
   ームに組織化され、前記各フレームはフレームビットに
   より記述されることを特徴とする方法。
4. （４）特許請求の範囲第３項記載の方法であつて、前記
   フレームビットの論理状態は所定のビット状態シーケン
   スを備えることを特徴とする方法。
5. （５）特許請求の範囲第４項記載の方法であつて、前記
   フレームビットの前記所定のビツトシーケンスを変更す
   る過程を含むことを特徴とする方法。
6. （６）特許請求の範囲第５項記載の方法であつて、前記
   所定のフレームビットシーケンスは各逐次フレームビッ
   トごとに論理状態 １０００１１０１１１００ を備えることを特徴とする方法。
7. （７）特許請求の範囲第６項記載の方法であつて、前記
   変更する過程はフレームビット４、８、１２の状態を変
   更することを含むことを特徴とする方法。
8. （８）特許請求の範囲第７項記載の方法であつて、変更
   された前記フレームビットシーケンスは各逐次フレーム
   ビットごとに論理状態 １００１１１００１１０１ を備えることを特徴とする方法。
9. （９）特許請求の範囲第５項記載の方法であつて、前記
   方法の過程（Ｄ）は、チャネルフラッグを前記チャネル
   番号とともに前記空のデータチャネルに挿入することを
   更に含み、前記チャネルフラッグの論理状態は、以後の
   データチャネルがチャネル番号を含んでいるかどうかを
   示すことを特徴とする方法。
10. （１０）特許請求の範囲第９項記載の方法であつて、前
    記所定のビット値は論理０を含むことを特徴とする方法
    。
11. （１１）それぞれ複数個（Ｘ）のビットを備え、チャネ
    ル番号（１・・・Ｎ）により識別される複数の逐次チャ
    ネルに組織化されるデータを第１のデータ処理装置から
    第２のデータ処理装置へ送るために符号化する符号器を
    含むインターフェイス装置において、この符号器は、 前記データチャネルを入力および格納するための入力手
    段と、 所定のビット値を含んでいる前記データ内のチャネルを
    検出し、前記チャネルのチャネル番号を第１の記憶装置
    に格納するために前記入力手段に結合される第１の検出
    手段と、 前記所定のビット値を含んでいる前記チャネルを前記デ
    ータから削除する削除手段と、 前記第１のデータチャネルに以前に格納されたデータが
    、前記第１の記憶装置に格納されているチャネルの数だ
    けずらされてデータチャネルに格納されるように、前記
    各データチャネル内の残りの前記データを桁送りするた
    めに前記削除手段に結合される第１の桁送り手段と を備え、この桁送り手段は、前記第１の記憶装置に以前
    に格納されたチャネル番号を、作られた空のデータチャ
    ネルに更に挿入し、それにより前記第２のデータ処理装
    置へ送るために前記データを符号化することを特徴とす
    るインターフェイス装置。
12. （１２）特許請求の範囲第１１項記載の装置であつて、
    前記第１の記憶装置は前記データと前記チャネルアドレ
    ス番号を格納するためのランダムアクセスメモリを含む
    ことを特徴とする装置。
13. （１３）特許請求の範囲第１２項記載の装置であつて、
    符号化すべき前記データはシフトレジスタに入力され、
    前記検出手段は前記所定のビット値を有するチャネルを
    検出するためにデータフリップフロップを含むことを特
    徴とする装置。
14. （１４）特許請求の範囲第１３項記載の装置であつて、
    前記ランダムアクセスメモリは前記データと前記チャネ
    ルアドレスを格納するための入力バッファ部と出力バッ
    ファ部に分割されることを特徴とする装置。
15. （１５）特許請求の範囲第１４項記載の装置であつて、
    どのバッファ部に前記データおよびチャネルアドレスを
    格納するかを制御するために前記ランダムアクセスメモ
    リに結合される入力チャネルデータカウンタと入力チャ
    ネルアドレスカウンタを含むことを特徴とする装置。
16. （１６）特許請求の範囲第１５項記載の装置であつて、
    前記符号化されたデータを直列様式で前記第２のデータ
    処理装置に桁送りするために前記ランダムアクセスメモ
    リとマルチプレクサに結合される出力シフトレジスタを
    含むことを特徴とする装置。
17. （１７）特許請求の範囲第１６項記載の装置であつて、
    前記マルチプレクサは修正されたフレームビットを前記
    符号化されたデータの逐次フレームの間に挿入すること
    を特徴とする装置。
18. （１８）それぞれ複数個（Ｘ）のビットを備え、チャネ
    ル番号（１・・・Ｎ）により識別される複数の逐次チャ
    ネルに組織化されるデータを第１のデータ処理装置から
    第２のデータ処理装置へ送るために符号化する符号器を
    含むとともに、前記第２のデータ処理装置に結合される
    復号器を含むインターフェイス装置において： 前記符号器は： 前記データチャネルを入力および格納するための入力手
    段と、 所定のビット値を含んでいる前記データ内のチャネルを
    検出し、前記チャネルのチャネル番号を第１の記憶装置
    に格納するために前記入力手段に結合される第１の検出
    手段と、 前記所定のビット値を含んでいる前記チャネルを前記デ
    ータから削除する削除手段と、 前記第１のデータチャネルに以前に格納されたデータが
    、前記第１の記憶装置に格納されているチャネルの数だ
    けずらされてデータチャネルに格納されるように、前記
    各データチャネル内の残りの前記データを桁送りするた
    めに前記削除手段に結合される第１の桁送り手段と を備え、この桁送り手段は、前記第１の記憶装置に以前
    に格納されたチャネル番号を、作られた空のデータチャ
    ネルに更に挿入し、それにより前記第２のデータ処理装
    置へ送るために前記データを符号化するものであり： 前記復号器は： 前記符号化されたデータを前記第１のデータ処理装置か
    ら受けてそのデータを格納する受信手段と、 前記符号器の前記桁送り手段により作られたデータチャ
    ネルに前記第１のデータ処理装置によつて以前に挿入さ
    れたチャネル番号を検出するため、および前記チャネル
    番号をチャネルアドレスバッファに格納するため、なら
    びに、受けたデータを前記第１のデータチャネルを初め
    として、データチャネルに逐次格納されるように前記残
    りのチャネル内の前記データを桁送りするために、前記
    受信手段に結合される第２の検出手段と、 前記チャネルアドレスバッファに格納されている前記チ
    ャネル番号により識別されたチャネルのために空のチャ
    ネルが作られるように、前記格納されているチャネル番
    号により識別されるデータチャネル内に配置されている
    データを桁送りするために前記検出手段に結合される第
    ２の桁送り手段と、 前記チャネルアドレスバッファに格納されている前記チ
    ャネル番号により識別されるいまは空のチャネルに前記
    所定のビット値を挿入するために前記桁送り手段に結合
    される挿入手段と を備えるものであり： それにより前記データは復号されて、前記第１のデータ
    処理装置に与えられた元のデータに一致することを特徴
    とするインターフェイス装置。
19. （１９）特許請求の範囲第１８項記載の装置であつて、
    前記符号器は前記データと前記チャネルアドレス番号を
    格納するためのランダムアクセスメモリを含むことを特
    徴とする装置。
20. （２０）特許請求の範囲第１９項記載の装置であつて、
    前記ランダムアクセスメモリは前記データと前記チャネ
    ルアドレスを格納するための入力バッファ部と出力バッ
    ファ部に分割されることを特徴とする装置。
21. （２１）特許請求の範囲第２０項記載の装置であつて、
    前記復号器は、前記符号化されたデータを直列様式で前
    記第２のデータ処理装置に桁送りするために前記ランダ
    ムアクセスメモリとマルチプレクサに結合される出力シ
    フトレジスタを含むことを特徴とする装置。
22. （２２）特許請求の範囲第２１項記載の装置であつて、
    前記マルチプレクサはフレームビットを前記復号された
    データの逐次フレームの間に挿入し、前記フレームは複
    数のデータチャネルを備えることを特徴とする装置。
23. （２３）特許請求の範囲第２２項記載の装置であつて、
    前記ランダムアクセスメモリのどの部分が読出されるか
    を制御するために、前記ランダムアクセスメモリに結合
    されるチャネルアドレスカウンタとチャネルデータカウ
    ンタを前記復号器は含むことを特徴とする装置。
24. （２４）特許請求の範囲第２３項記載の装置であつて、
    前記第２のデータ処理装置へ出力すべき現在のチャネル
    番号が前記出力バッファ内の現在のチャネルアドレスと
    同じかどうかを判定するために前記復号器は比較器を含
    むことを特徴とする装置。