JPH02274126A - 通信方法、並びに並列可変長符号化回路及び並列可変長復号化回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （目　次〕 概要 産業上の利用分野 従来の技術 バッファメモリ負荷分散型並列可変長符号化回路（第８
図） バッファメモリ負荷分散型並列可変長復号化回路（第９
図） 発明が解決しようとする課題 課題を解決するだめの手段 作用 実施例 バッファメモリ負荷分散型並列可変長符号化回路（第２
図） バッファメモリ負荷分散型並列可変長復号化回路（第７
図） 発明の効果 ［概　要］ 異なる発生確率分布を有する信号を伝送する方法並びに
その符号化回路及び復号化回路の改良に関し、 バッファメモリの占有速度の均等化、絶対遅延時間の短
縮化等を達成することを目的とし、所定周期期間内に異
なるｎ個の発生確率分布の全部、又は一部に有する入力
データ列を夫々異なる所定の順序で収容した入力データ
列シーケンスを所要数並列に発生し、該並列入力データ
列シーケンスの発生確率分布に対応して入力データ列に
対する可変長符号化を並列に施して得られた非同期デー
タを送信し、受信側では、並列受信非同期データシーケ
ンスがえに保有する発生確率分布に応答して夫々受信非
同期データに対する可変長復号化を並列に施して所定周
期期間内に各発生確率分布の復号データ列を収容した復
号データ列シーケンスを並列に発生し、各符号データ列
シーケンス内の同一発生確率分布の符号データ列を同一
発生確率分布出力へ出力させて構成した。

［産業上の利用分野〕 本発明は、異なる発生確率分布を有する信号の通信方法
、並びにパンファメモリ負荷分散型並列可変長符号化回
路及びバッファメモリ負荷分散型並列可変長復号化回路
に関する。

近年、従来の電信電話交換網はｌ５ＤＮ（ディジタル統
合サービス網）への移行が進められている。このｌ５Ｄ
Ｎにおいては、各種メディア（電話、画像等）の伝送が
可能となる。そのうちの１つとして画像伝送には放送品
質画像信号のＴＶ中継や、ＴＶ会議、ＴＶ電話などの各
種動画像も含まれる。これらの動画像は、他の伝送メデ
ィアに比して単位時間当たりに伝送しなければならない
情報量が格段に多い、即ち高速な伝送が必要となるため
、勢いその経済的伝送が要求されるところとなる。この
要求を満たす１つの技術的手段として、高能率符号化装
置が開発されつつある。この種の装置では、高符号化効
率を追求しており、そのために可変長符号化復号化が用
いられることが多い。しかし、その装置において処理す
る信号が上述のように非常に高速な信号であるから、可
変長符号化復号化における信号処理は非常に高速な処理
が必要になって来る。

〔従来の技術〕

従来の可変長符号化復号化回路においては、低速な回路
素子を並列的に用いることによって、その可変長符号化
復号化回路に対し要求される高速な信号処理を満たそう
としている。その回路例を第８図に示す。画像信号の発
生確率分布Ｐｉ　　（ｉ＝１．・・・、ｎ）毎にディジ
タル化された所定データ長の入力データ列対応に、可変
長符号化回路ＣＩが設けられる。これらの可変長符号化
回路Ｃ６の構成は、可変長符号化部ＶＷＬＣ，及び多重
化回路ＭＰＸ、から成る。その可変長符号化部ＶＷＬＣ
工は、そこへの入力データ列を符号長情報（ＶＷＬｉ　
）及び符号情報（ＶＷＬＤりへ変換するテーブルを有し
、入力データ列の符号長情報及び符号情報への変換を行
なう。これら画情報（ＶＷＬ、及びＶＷＬＤｉ　）を受
ける多重化回路ＭＰＸ、は変換された可変長の情報列に
応答して固定情報単位、例えば８ビット或いは１６ビツ
トの固定長ワード（書込みデータ単位）の非同期データ
Ｗ　Ｄ　ｚ及び該非同期データＷＤ、に同期した書込み
クロックＷＣＫ、を出力する。非同期データＷＤ、は書
込みクロックＷＣＫ、に応答したバッファメモリＢＭ、
に書き込まれ、そのバッファメモリＢＭ、内のデータを
伝送するネットワークの伝送装置から与えられる読出し
クロックＲＣＫ、によって読み出される。こうして、各
相毎の入力データ列は、可変長符号化されて伝送される
。

又、従来のバッファメモリ負荷分散型並列可変長復号化
回路は第９図に示すような構成であり、伝送されて来た
非同期データＢＭＤ、はバッファメモリＢＭ−Ｒ８に蓄
積されつつ、読出しクロックＲＣＫ−Ｒｉで読み出され
る。読み出された非同期データＢＤ−Ｒｉは符号長情報
Ｖ、ＷＬ−Ｒ。

に応答する分離回路ＤＭＰＸｉにおいて符号情報（第４
図参照）に分離されて可変長復号化部ＶＷＬＣ−Ｒｉへ
入力される。可変長復号化部ＶＷＬＣ−Ｒｉにおいては
、そこに設けられている復号化テーブルを前記符号情報
の分離に用いた符号長情報及び符号情報で索引して復号
データ列（即ち、符号化において入力されて来た入力デ
ータ列）Ｄ盈を、入力される符号情報及び符号長情報毎
に出力する。

〔発明が解決しようとする課題〕

上述従来の可変長符号化回路は、画像信号の経済的伝送
要求の一端を担うことにはなるが、なお、次のような技
術的に解決せねばならない課題を抱えている。

上述のような発生確率密度分布のデータ列の各々が対応
可変長符号化回路へ入力されると、その可変長符号化回
路から出力されるデータの発生頻度に偏りが生ずる。こ
れはその発生頻度の高いデータを入力されるバッファメ
モリの占有速度が高くなることになり、そのバッファメ
モリにオーバフローが発生し易い状態となる。

このオーバフローを防止せんとしてバッファメモリ容量
を太き（すれば、そこにおける絶対遅延時間の増大は不
可避となり、伝送のリアルタイム性が失われる。又、そ
のだめのハードウェアもコスト高とならざるを得ない。

又、従来のバッファメモリ負荷分散型並列可変長復号化
回路においても、そのバッファメモリＢＭ−Ｒｉへ入力
される非同期データの入力頻度に偏りが生ずることから
符号化の場合と同様の問題が生ずる。

本発明は、斯かる技術的課題に鑑みて創作されたもので
、バックアメモリの占有速度の均等化、絶対遅延時間の
短縮化等を達成し得る異なる発生確率分布を有する信号
の通信方法並びにバッファメモリ負荷分散型並列可変長
符号化回路及びバッファメモリ負荷分散型並列可変長復
号化回路を提供することをその目的とする。

〔課題を解決するための手段］ 本発明における第１の発明は、所定周期期間内にｎ個の
発生確率分布の全部、又は一部を有する入力データ列を
夫々異なる所定の順序で収容した入力データ列シーケン
スを所要数並列に発生し、該並列入力データ列シーケン
スの各々の中の各別の入力データ列に対し、各入力デー
タ列シーケンス毎の発生確率分布に対応して入力データ
列に対する可変長符号化を並列に施して得られた非同期
データを送信し、その非同期データの受信に際して得ら
れる前記並列入力データ列シーケンス対応に応答して受
信非同期データに対する可変長復号化を並列に施して所
定周期期間内に前記可変長符号化時の入力データ列シー
ケンス内に収容した入力データ列とは逆順の復号データ
列を収容した復号データ列シーケンスを並列に発生し、
該並列復号データ列シーケンスの各々に含まれる同一発
生確率分布についての復号データ列を同一発生確率分布
出力へ順次に送出する方法であり、第２の発明は、第１
図（そのｌ）に示すように、異なるｎ個の発生確率分布
Ｐ＝　　（ｉ＝１．２．　　・・・、ｎ）を有する信号
についての各発生確率分布全部毎の所定データ長の入力
データ列を、夫々異なる所定の順序で発生確率分布全部
について収容した入力データ列シーケンスをｎ個の並列
に発生させるデータ入力手段ｌと、前記ｎ個の出力毎に
その出力に接続され、前記所定の順序で入力されるｎ個
の入力データ列識別信号ＭＯＤＥｉに応答して対応入力
データ列に対し可変長符号化を施して非同期データ及び
該非同期データに同期した書込みクロックを出力する可
変長符号化回路２．と、該可変長符号化回路毎にその出
力に接続され、前記書込みクロックに応答して前記非同
期データを書き込むバッファメモリ４、とから成り、そ
のバッファメモリ４ｉの読出しは、そこへ与えられる読
出しクロックによって行なわれるようにして構成される
。

第３の発明は、第１図（その２）に示すように、ｎ個の
発生確率分布Ｐｉ（ｉ＝１．２．　　・・・ｎ）を有す
る信号についての各発生確率分布毎の所定データの入力
データ列のシーケンスに応答して所定周期期間毎にｎ個
の発生確率分布の入力データ列対応の非同期データの各
々を夫々異なる所定の順序で含む非同期データシーケン
スをｎ個並列に発生して伝送された並列の非同期データ
シーケンスの入力毎に、書込みクロックに応答して前記
入力からの各受信非同期データを書込むバッファメモリ
５．と、バッファメモリ５８の出力に接続され、前記可
変長符号化における入力データ列識別情報とは逆順で同
数の順次に与えられる受信非同期データ識別情報ＭＯＤ
Ｅ−Ｒｉに応答して対応受信非同期データに対し可変長
復号化を施して所定回３ｉ１３４１間内に符号化時の入
力データ列の順序とは逆順となっている復号データ列を
順次に発生する複数の可変長復号化回路３、と、該複数
の可変長復号化回路３．の各出力に対応入力に接続し、
該各自力に対応入力に接続し、該各自力に出力されて来
る復号データ列シーケンス内の同一発生確率分布につい
ての復号データ列を同一発生確率分布出力へ順次に出力
させるデータ出力手段８とから成り、各復号回路系へ入
力される異なる発生確率分布の非同期データを同一発生
確率分布の復号データ列シーケンスとして復号化するよ
うにして構成される。

［作　用］ 異なるｎ個の発生確率分布を有する信号についての、各
発生確率分布対応の所定データ長の入力データ列の各々
は、所要数（例えば、ｎ）の可変長符号化回路２五へ所
定周期期間毎に、夫々異なる所定の順序を保って入力さ
れる。これは、データ入力手段１によって行なわれる。

その可変長符号化回路２ｉへは、データ入力手段１によ
って入力されて来る各入力データ列シーケンスに対応し
た入力データ列識別信号に応答して、それぞれの入力デ
ータ列対応の従来方式に基づく可変長符号化処理が入力
データ列に施された非同期データ及びこれに同期した書
込みパルスが、可変長符号化回路２ｉから出力される。

その非同期データは、書込みパルスに応答するバッファ
メモリ４１へ書き込まれる。

上述の如き入力データ列の入力を各可変長符号化回路に
対して生ぜしめられるから、そこから出力されるデータ
の発生頻度に偏りはなくなる。従って、メモリバッファ
４、の占有速度も均等化される。これは、絶対遅延時間
の短縮等に役立つ。

バッファメモリ４ｉから読み出された非同期データの各
々はネットワークを介して送信される。

送信された非同期データの、受信に際して得られる前記
並列入力データ列シーケンス対応の、並列非同期データ
シーケンス内の各非同期データに対する従来方式に基づ
く可変長復号化処理が、前記入力データ列識別情報とは
逆順で同数の、順次に与えられる受信非同期データ列識
別情報に応答して施され、可変長符号化時の入力データ
列シーケンス内に収容された入力データ列とは逆順の復
号データ列を収容した復号データ列シーケンスが、可変
長復号化回路５ムから所定周期期間毎に出力される。

こうして出力される復号データ列シーケンスの各々に含
まれる同一発生確率分布を有する復号データ列は、出力
データ手段８によって同一発生確率分布出力へ順次に出
力される。

この可変長復号化においても、パンノアメモ９５表への
入力非同期データは均等化されるので、可変長符号化と
同様の作用効果が得られる。

〔実施例］ 第２図は本発明の一実施例を示す。この図において、６
は接続切替回路で、これは異なるｎ個の発生確率分布Ｐ
＝　　（ｉ＝１．２．　　・・・、ｎ）で生ずる画像信
号（事象）の、各発生確率分布毎の所定データ長の入力
データ列り、を、ｎ個の切換指示信号〔ｎ個の一定周期
（例えば、１フレーム（ｌライン）周期）］毎に予め決
められた可変長符号化回路２ｐ　　（ｐはｉのうちの１
つ）へ入力させる。可変長符号化回路２□は、可変長符
号化部２２、及び多重化回路２４ｉを有する。可変長符
号化部２２、はｎ個のテーブル（以下、２６．とじて参
照する。）を有し、接続切替回路６から入力データ列５
ＤＰ（Ｐは上述の如き予め決められた順序となっている
入力データ列の各々を表す。

その数はｎ、又はｎ以外のｍ）と同期して入力されるテ
ーブル切換制御信号ＭＯＤＥｉでテーブル２６、を選択
し、そのテーブル２６．を入力データ列り、で索引して
符号長情報ＶＷＬ、及び符号情報ＶＷＬＤ、を出力する
。可変長符号化部２２、は、ＲＯＭ、ＲＡＭ、或いはＰ
　Ｌ　Ｄ　（Ｐｒｏｇｒａｓａｂｌｅ　　Ｌｏｇｉｃ　
　Ｄｅｖｉｃｅ）を有して構成される。多重化回路２４
．は、符号長情報ＶＷＬ、及び符号情報ＶＷＬＤｉを受
は取り、固定データ単位、例えば固定長ワード（８ビッ
ト或いは１６ビツト）の非同期データＷＤ、及び該非同
期データＷＤ、に同期した書込みクロックＷＣＫ、を　
出力する。多重化回路２４！の両川力はバッファメモリ
４ｉへ入力される。

上述の回路構成の下における可変長符号化について説明
する。

接続切替回路６の各入力、即ち信号の各発生確率分布Ｐ
ｉ対応の入力データ列は、従来方式において可変長符号
化回路Ｃ１（第８図参照）へ入力されたと同様に対応入
力端子へ入力される一方、その切替制御信号５ＨＩＦＴ
は、第３図の（１）に示されるように順回形式で（サイ
クリックに）与えられる。この切替制御信号による接続
切替回路６における切替方式は、第３図の（１１，Ｉ２
・・・、Ｉ７）及び（０，、Ｏ□、・・・、０７）に示
すように、切換制御信号ｆ　（１＝１．２、・・、ｎの
１つ）において入力データ列Ｄ、が接続切替回路６より
ＳＤＪ　（ｊ＝１．２．　　・・・ｎのうちの１つ）と
して出力されたとすると、次の切換制御信号ｆｆ＋１に
おいてはＳ　Ｄ　Ｂ　＊　＋　１　　として出力される
ように、切換制御信号ρが切換制御信号ｎへ進むにつれ
て入力データ列り、の各々は順次、切換制御信号２対応
の可変長符号化部２２ｂ　　（ｋ＝１．２．　　・・＋
、ｎのうちの１つ）へ入力される、即ち分散配分される
。従って、切換制御信号乏において、例えば入力データ
列Ｄ１１がＳＤＩ　　（＝０１’）として出力されたと
すると、切換制御信号ｎにおける入力データ列Ｄｎｆｉ
は５Ｄｎ（＝Ｄ１詐）として出力される。

このような分散して配分された各々の入力データ列（入
力データ列シーケンス）を入力される可変長符号化部２
２１へは、それら入力データ列の各々に対応するテーブ
ル切替制御信号列ＭＯＤＥｉが入力される。かくして、
その可変長符号化回路２、において、上述切替方式で順
次に生ずる発生確率分布の入力データ列の各々に対し、
上述した従来方式の下で可変長符号化処理が行なわれる
。

例えば、可変長符号化回路２．への入力データ列として
、第４図のような６３レベルに分割された入力データレ
ベルのうちの０レベル、−３レベル、３レベル、０レベ
ル、−５９レベルの入力データレベルが入力データ列に
入力されたとすると、可変長符号化部２２．から第５図
の（Ａ）に示すような符号長情報及び符号情報が出力さ
れる。そして、第５図の（Ａ）に示すような出力が多重
化回路２４．へ入力されると、多重化回路２４．から第
５図のＣＢ）に示すような出力、即ち固定長ワードの非
同期データ及びこの非同期データに同期した書込みクロ
ックが発生される。なお、非同期データ（第５図の（Ｂ
））として多重化されなかった符号長情報１２に対する
符号情報のうちの残部は次の非同期データの中へ多重化
される。これらの出力（非同期データ及び書込みクロッ
ク）はバッファメモリ４、へ入力されてそこに非同期デ
ータが書き込まれる。このようなバッファメモリ４、の
書込みは、多重化回路２４．から出力がある度毎に生ぜ
しめられる。そして、バッファメモリ４．からの読出し
は、従来と同様にネットワークの伝送装置から与えられ
る読出しクロックＲＣＫ、によって行なわれる。ＢＭＤ
、はその出力を示す。

上述の如く、各可変長符号化回路へ与えられる入力デー
タ列はすべての発生６１１分布の入力データ列とされる
から、従来方式のような可変長符号化回路の出力データ
の発生頻度に偏りなくなり、均等となる。従って、各バ
ッファメモリ４．の占有速度も均等化され−で、そこに
オーバフローが生ずることはなくなる（第６図参照）７
それによって、絶対遅延時間も短縮化されるし、バッフ
ァメモリの回路規模も縮小されてその低コスト化となる
。

第７図は本発明のバッファメモリ負荷分散型並列可変長
復号化回路の一実施例を示す。この図において、５．（
ｉは第２図と同じ、）は上述のようにして送信側から送
信された非同期データＢＭＤ８毎のバッファメモリＢＭ
−Ｒｉである。その各バッファメモリＢ　Ｍ　−Ｒｉ、
は非同期データＢＭＤ、の書込みのための書込みクロッ
クＷＣＫ−Ｒ３をネットワークから与えられる。３．は
可変長復号化回路であり、分離回路３４．及び可変長復
号化部３２□から成る。分離回路３４．は当該分離回路
３４．から入力される読出しクロックＲＣＫ−Ｒｉに応
答してバッファメモリ５．から読み出された非同期デー
タＲＤ−Ｒｉの分離処理を可変長復号化部３２．から与
えられる符号長情報■ＷＬ−Ｒｉに従って行ない符号情
報ＤＭＰＸＤ。

を出力する。可変長復号化部３２．は、上述の可変長符
号化において用いられたｎ個の切換制御信号の順序を逆
順にしたｎ個の切換制御信号ＭＯＤＥ−Ｒｉで選択され
るｎ個の復号化テーブルを有する。各復号化テーブルの
索引は、分離した符号情報及びそこへ入力される対応符
号長情報で行なわれ、符号化したデータ列（符号化前の
入力データ列対応であって、ｎ個の発生確率分布のうち
の一つ）を出力する。７は接続切替回路で、上述の可変
長復号化においてその接続切替回路の切替と逆順になる
切替を生ぜしめる切替指示信号５ＨＩＦＴ−Ｒがその切
替制御入力へ与えられる。又、そのｎ個の切替入力には
、１つずつ可変長復号化回路の出力が接続され、ｎ個の
切替出力には、それぞれ前記発生確率分布毎の復号デー
タ列が出力される。このバッファメモリ負荷分散型並列
可変長復号化回路の動作を以下に説明する。

ネットワークから受信される非同期データＢＭＤ、は、
同様にネットワークから与えられる書込みクロックＷＣ
Ｋ−Ｒｉでバッファメモリ５□へ書き込まれる。その非
同期データＢＭＤ、は続出しクロックＲＣＫ　　Ｒｔで
読み出され、分離回路３４、において入力される符号長
情報ＶＷＬ−Ｒ８に従い符号情報ＤＭＰＸＤｉが出力さ
れる。

そして、この分離された符号情報ＤＭＰＸＤｉは可変長
復号化部３２．に入力され、可変長復号化部３２□にお
いて、該符号情報ＤＭＰＸＤ、の分離に用いられた符号
長情報ＶＷＬ−Ｒｉと共に符号化においてその可変長符
号化回路へ入力された入力データ列順序とは逆順となっ
ている１つの復号データ列を、符号情報ＤＭＰＸＤ、の
入力毎に出力する。

このようにして、各可変長復号化回路３．から順次に出
力されて来る（ｎ個の発生確率分布すべてを含む）復号
データ列シーケンスは接続切替回路７の対応入力へ与え
られる。その接続切替回路７の切替制御入力へは、上述
のような切替指示信号Ｓ）ｌ　Ｉ　ＦＴ−Ｒが供給され
ているから、その各切替出力には、発生確率分布毎の復
号データ列が順次に出力される。

上述のところから明らかなように、バッファメモリ５．
へ入力される非同期データは均等化されているので、符
号化の場合と同様、絶対遅延時間の短縮化に役立ち、受
信のリアルタイム性の向上が図れるし、受信の低廉性が
得られる。

なお、上述の実施例の接続切換回路６における切換制御
は、その切換順序の順序性がその繰返し毎に保たれてい
るならば、その切換順序は上述のものと異なるものであ
ってもよい。又、必ずしも、可変長符号化回路に発生確
率分布全部についての符号化処理を行なわないような、
入力データ列の切換順序の順序性で、可変長符号化回路
への入力を生じさせてもよい。勿論、この場合には、上
述のようなｎ個のテーブルを可変長符号化回路に設けな
くてもよい。

〔発明の効果〕

以上述べたように本発明によれば、可変長符号化回路か
ら出力される出力データの発生頻度は均等化されてバッ
ファメモリの占有速度も均等化されるので、絶対遅延時
間の短縮化が図れ、バッファメモリの回路規模の縮小化
及び低廉性が得られる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明符号化回路の一実施例を示す図、第３図
は切替制御信号及び接続切替回路の動作を示す図、 第４図は可変長符号変換例を示す図、 第５図は多重化動作例を示す図、 第６図バッファメモリの占有例を示す図、第７図は本発
明復号化回路の一実施例を示す図、第８図は従来のパン
ツアメモリ負荷分散型並列可変長符号化回路を示す図、 第９図は従来のバッファメモリ負荷分散型並列可変長復
号化回路を示す図である。 第１図及び第２図において、 １はデータ入力手段（接続切替回路６）、２表は可変長
符号化回路、 ３１は可変長復号化回路、 ４ｉ、５．はバッファメモリ、 ８はデータ出力手段（接続切替回路７）である。 ト発萌の＆１−賢ブ０９り図 第１図（ｔの１） ！＆θ月の湧Ｊ里ブｂ２、り図 第１図（イ句２） 専（長符号（像画 第４図 多　吏　イヒ・　←　イ′Ｆ　例 第５図 ｆｂ）　、Ｆ４ル ／ｌ’・１７γメＬグと盲刑 第 図 ｆ尻律≦のノ＼゛・７７メ仁り負殉ｄ′Ｘ−型、ｆ幻天
グ僚４’ｐＹ号イ屯路第８図

Claims (3)

【特許請求の範囲】
1. （１）所定周期期間内にｎ個の発生確率分布を有する信
   号についての発生確率分布の全部、又は一部についての
   入力データ列を夫々異なる所定の順序で収容した入力デ
   ータ列シーケンスを所要数並列に発生し、 該並列入力データ列シーケンスの各々の中の各別の入力
   データ列に対し、各入力データ列シーケンス毎の入力デ
   ータ列識別情報に対応して発生確率分布の入力データ列
   に対する可変長符号化を並列に施して得られた非同期デ
   ータを送信し、その非同期データの受信に際して得られ
   る前記並列入力データ列シーケンス対応の並列非同期デ
   ータシーケンスの各非同期データに対し前記入力データ
   列識別情報とは逆順で同数の、順次に与えられる受信非
   同期データ列識別情報に応答して受信非同期データに対
   する可変長復号化を並列に施して所定周期期間内に前記
   可変長符号化時の入力データ列シーケンス内に収容した
   入力データ列とは逆順の復号データ列を収容した復号デ
   ータ列シーケンスを並列に発生し、 該並列復号データ列シーケンスの各々に含まれる同一発
   生確率分布についての復号データ列を同一発生確率分布
   出力へ順次に送出することを特徴とする発生確率分布を
   異にする信号の通信方法。
2. （２）異なるｎ個の発生確率分布Ｐ＿ｉ（ｉ＝１、２、
   ・・・、ｎ）を有する信号についての各発生確率分布毎
   の所定データ長の入力データ列を、夫々異なる所定の順
   序で発生確率分布全部について収容した入力データ列シ
   ーケンスをｎ個並列に発生させるデータ入力手段（１）
   と、 前記ｎ個の出力毎にその出力に接続され、前記所定の順
   序で入力されるｎ個の入力データ列識別信号ＭＯＤＥ＿
   ｉに応答して対応入力データ列に対し可変長符号化を施
   して非同期データ及び該非同期データに同期した書込み
   クロックを出力する可変長符号化回路（２＿ｉ）と、 該可変長符号化回路毎にその出力に接続され、前記書込
   みクロックに応答して前記非同期データを書き込むバッ
   ファメモリ（４＿ｉ）とを設け、該バッファメモリ（４
   ＿ｉ）の読出しは、そこへ与えられる読出しクロックに
   よって行なわれることを特徴とする並列可変長符号化回
   路。
3. （３）ｎ個の発生確率分布Ｐ＿ｉ（ｉ＝１、２、・・・
   、ｎ）を有する信号についての各発生確率分布毎の所定
   データ長の入力データ列のシーケンスに応答して、所定
   周期期間毎にｎ個の発生確率分布の入力データ列対応の
   非同期データの各々を、夫々に異なる所定の順序でｎ個
   並列に発生して、送信された並列の非同期データシーケ
   ンスの入力毎に、 書込みクロックに応答して前記入力からの各受信非同期
   データを書込むバッファメモリ（５＿ｉ）と、 バッファメモリ（５＿ｉ）の出力に接続され、前記可変
   長符号化における入力データ列識別情報とは逆順で同数
   の順次に与えられる受信非同期データ列識別情報ＭＯＤ
   Ｅ−Ｒ＿ｉに応答して、対応受信非同期データに対し可
   変長復号化を施して所定周期期間内に符号化時の入力デ
   ータ列の順序とは逆順となっている復号データ列を順次
   に発生する複数の可変長復号化回路（３＿ｉ）と、 該複数の可変長復号化回路（３＿ｉ）の各出力に対応入
   力に接続し、該各出力に出力されて来る復号データ列シ
   ーケンス内の同一発生確率分布についての復号データ列
   を同一発生確率分布出力へ順次に出力させるデータ出力
   手段（８）とを設け、各復号回路系へ入力される異なる
   発生確率分布の非同期データを同一発生確率分布の復号
   データ列シーケンスとして復号化することを特徴とする
   並列可変長復号化回路。