JPS6167319A - 自動周波数制御方式 - Google Patents
自動周波数制御方式Info
- Publication number
- JPS6167319A JPS6167319A JP18890384A JP18890384A JPS6167319A JP S6167319 A JPS6167319 A JP S6167319A JP 18890384 A JP18890384 A JP 18890384A JP 18890384 A JP18890384 A JP 18890384A JP S6167319 A JPS6167319 A JP S6167319A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- voltage
- circuit
- output
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、ＦＭ送受信装置、テレビノヨン信号送受信装
置などに使用されるＦＭ変調器やＦＭ復調器の自動周波
数制御方式に関する。
置などに使用されるＦＭ変調器やＦＭ復調器の自動周波
数制御方式に関する。
従来のこの種自動周波数制御方式（以下ＡＦＣ方式と言
う）は、第５図のＦＭ復調器に適用した例に示すように
、変調された入力信号ａを一方の入刃側より受信し、そ
の周波数１１を異なる周波数ｆ２の信号に変換する周波
数変換回路１０１と１周波数変換回路１０１の出力側に
接続され、その出力信号の周波数ｆ２と基準周波数ｆｏ
との差に比例した大きさの電圧を弁別する周波数弁別
回路１０２と１周波数弁別回路１０２の出力Ｃを分岐し
て、これを増幅する直流増幅回路１０３と、直流増幅回
路１０３の出力ｄを低域Ｅ波器１０４を通して入力側に
制御信号として与え、出力を上記周波数変換回路１０１
の他方の入力として加える電圧制御発振回路（以下、
ＶＣＯと言う）１０５とにより構成されたＦＭ復調器に
適用されている。
う）は、第５図のＦＭ復調器に適用した例に示すように
、変調された入力信号ａを一方の入刃側より受信し、そ
の周波数１１を異なる周波数ｆ２の信号に変換する周波
数変換回路１０１と１周波数変換回路１０１の出力側に
接続され、その出力信号の周波数ｆ２と基準周波数ｆｏ
との差に比例した大きさの電圧を弁別する周波数弁別
回路１０２と１周波数弁別回路１０２の出力Ｃを分岐し
て、これを増幅する直流増幅回路１０３と、直流増幅回
路１０３の出力ｄを低域Ｅ波器１０４を通して入力側に
制御信号として与え、出力を上記周波数変換回路１０１
の他方の入力として加える電圧制御発振回路（以下、
ＶＣＯと言う）１０５とにより構成されたＦＭ復調器に
適用されている。
このようなＦＭ復調器では、変調された入力信号ａが周
波数変換回路１０１に印加され、 ＶＣＯ１０５の出力
信号ｇと合成される。この周波数変換回路１０１の出力
信号すの周波数ｆ２は、入力信号ａの周波数ｆｌとＶＣ
Ｏ１０５の出力信号ｇの周波数１６との和、または差と
なる。ここでは。
波数変換回路１０１に印加され、 ＶＣＯ１０５の出力
信号ｇと合成される。この周波数変換回路１０１の出力
信号すの周波数ｆ２は、入力信号ａの周波数ｆｌとＶＣ
Ｏ１０５の出力信号ｇの周波数１６との和、または差と
なる。ここでは。
差の周波数を周波数変換回路１０１の出力信号すの周波
数ｆ２とする。このようにして、取出された信号すは周
波数弁別回路１０２に印加され、信号すの周波数１２と
基準周波数ｆ０との差に比例した電圧Ｃが分岐されて直
流増幅回路１０３に与えられ、ここで増幅されて信号ｄ
として出力される。この信号ｄの電圧は、雑音を抑圧す
るための低域戸波器１０４を介してＶＣＯ１０５に加え
られる。このようにして、基準周波数ｆｏに対して一定
の差の周波数となるようにＶＣＯ１０５の発振周波数ｆ
６が制御される。
数ｆ２とする。このようにして、取出された信号すは周
波数弁別回路１０２に印加され、信号すの周波数１２と
基準周波数ｆ０との差に比例した電圧Ｃが分岐されて直
流増幅回路１０３に与えられ、ここで増幅されて信号ｄ
として出力される。この信号ｄの電圧は、雑音を抑圧す
るための低域戸波器１０４を介してＶＣＯ１０５に加え
られる。このようにして、基準周波数ｆｏに対して一定
の差の周波数となるようにＶＣＯ１０５の発振周波数ｆ
６が制御される。
ところで、このようなＡＦＣ方式を構成する場合。
その回路の時定数としては、入力信号の下限の周波数に
追従させないために、十分大きくする必要がある。一般
に、低域Ｐ波器の時定数は１秒〜１０秒を必要としてい
る。このため、電源投入直後の時間に対するＶＣＯ１０
５に加わる低域戸波器１０４の検出電圧ｅは第６図に示
すような特性になり 、 ＶＣＯ１０５の発振周波数ｆ
６が正常に達するまでの時間応答が遅いという欠点があ
った。更に、電源投入直後のＶＣＯ１０５の発振周波数
ｆ６が正常に達するまでの過程において、 ＶＣＯ１０
５の発振周波数が周波数弁別回路１０２の弁別特性の領
域を越えたところから立上り、 ＶＣＯ１０５の発振周
波数の可変幅が広すぎた場合には、別の周波数で安定し
てしまい２本来のＡＦＣ回路として動作しなくなるとい
う不都合があった。
追従させないために、十分大きくする必要がある。一般
に、低域Ｐ波器の時定数は１秒〜１０秒を必要としてい
る。このため、電源投入直後の時間に対するＶＣＯ１０
５に加わる低域戸波器１０４の検出電圧ｅは第６図に示
すような特性になり 、 ＶＣＯ１０５の発振周波数ｆ
６が正常に達するまでの時間応答が遅いという欠点があ
った。更に、電源投入直後のＶＣＯ１０５の発振周波数
ｆ６が正常に達するまでの過程において、 ＶＣＯ１０
５の発振周波数が周波数弁別回路１０２の弁別特性の領
域を越えたところから立上り、 ＶＣＯ１０５の発振周
波数の可変幅が広すぎた場合には、別の周波数で安定し
てしまい２本来のＡＦＣ回路として動作しなくなるとい
う不都合があった。
本発明の目的は、上記従来の欠点を除去し、電源投入直
後の立上り時においても２時間応答を速め、かつ動作に
対して信頼性を高めることのできる自動周波数制御方式
を提供することにあＺｏ〔発明の構成〕 本発明の１つは、変調された入力信号を別に設けた電圧
制御発振手段の出力により周波数変換する手段と、該周
波数変換手段の出力をうけ、該出力信号の周波数と基準
周波数との差に対応する電圧を出力する周波数弁別手段
とを有し、該周波数弁別手段の出力を前記電圧制御発振
手段の制御入力とする復調器の自動周波数制御方式にお
いて。
後の立上り時においても２時間応答を速め、かつ動作に
対して信頼性を高めることのできる自動周波数制御方式
を提供することにあＺｏ〔発明の構成〕 本発明の１つは、変調された入力信号を別に設けた電圧
制御発振手段の出力により周波数変換する手段と、該周
波数変換手段の出力をうけ、該出力信号の周波数と基準
周波数との差に対応する電圧を出力する周波数弁別手段
とを有し、該周波数弁別手段の出力を前記電圧制御発振
手段の制御入力とする復調器の自動周波数制御方式にお
いて。
前記周波数弁別手段と前記電圧制御発振手段の電圧制御
入力側との間に、制御電圧を所定のレベルの範囲内に制
限し、電源投入時においても予め設定された固定的な制
御電圧を発生する直流バイアス手段を設けたことを特徴
とする。
入力側との間に、制御電圧を所定のレベルの範囲内に制
限し、電源投入時においても予め設定された固定的な制
御電圧を発生する直流バイアス手段を設けたことを特徴
とする。
本発明の他の１つは、入力信号により変調される電圧制
御変調発振手段と、該電圧制御変調発振手段の出力をう
け、該出力信号の周波数と基準周波数との差に対応する
電圧を出力する周波数弁別手段とを有し、該周波数弁別
手段の出力を前記電圧制御変調発振手段の制御入力とす
る変調器の自動周波数制御方式において、前記周波数弁
別手段と前記電圧制御変調発振手段の電圧制御入力側と
の間に、制御電圧を所定のレベルの範囲内に制限し、電
源投入時においても予め設定された固定的な制御電圧を
発生する直流バイアス手段を設けたことを特徴とする。
御変調発振手段と、該電圧制御変調発振手段の出力をう
け、該出力信号の周波数と基準周波数との差に対応する
電圧を出力する周波数弁別手段とを有し、該周波数弁別
手段の出力を前記電圧制御変調発振手段の制御入力とす
る変調器の自動周波数制御方式において、前記周波数弁
別手段と前記電圧制御変調発振手段の電圧制御入力側と
の間に、制御電圧を所定のレベルの範囲内に制限し、電
源投入時においても予め設定された固定的な制御電圧を
発生する直流バイアス手段を設けたことを特徴とする。
次に１本発明について実施例を挙げ２図面を参照して詳
細に説明する。
細に説明する。
第１図は２本発明をＦＭ復調器に適用した場合の第１の
実施レリの構成を示すブロック図である。
実施レリの構成を示すブロック図である。
この図において２周波数１１の変調された入力信号ａは
周波数変換回路１１によシ周波数変換され。
周波数変換回路１１によシ周波数変換され。
周波数ｆ２の信号すとなって出力される。周波数弁別回
路１２に入力された信号すは周波数弁別回路１２から出
力電圧Ｃとなって得られる。出力電圧Ｃは分岐されて直
流増幅回路１３に入力される。
路１２に入力された信号すは周波数弁別回路１２から出
力電圧Ｃとなって得られる。出力電圧Ｃは分岐されて直
流増幅回路１３に入力される。
直流増幅回路１３で増幅された電圧ｄは、低域戸波回路
１４から出力電圧ｅ′となって直流バイアス回路１６に
入力される。直流バイアス回路１６からは、信号すの周
波数を安定に保つように出力電圧りが送出され、 ＶＣ
Ｏ１５に入力される。ｖＣＯ１５の出力は周波数変換回
路１１の他方の入力として与えられる。
１４から出力電圧ｅ′となって直流バイアス回路１６に
入力される。直流バイアス回路１６からは、信号すの周
波数を安定に保つように出力電圧りが送出され、 ＶＣ
Ｏ１５に入力される。ｖＣＯ１５の出力は周波数変換回
路１１の他方の入力として与えられる。
この実施例において、直流バイアス回路１６は第２図に
見られるように構成されている。この回路で、ＸＩ 、
Ｘ２はダイオード、Ｒ１へＲ４は抵抗を示す。ｖｌは端
子Ｔ１およびＴ２に加えられる直流電源電圧＋Ｖ２およ
び■３はそれぞれｖｌが抵抗Ｒ１、Ｒ２及びＲ３、Ｒ４
によって分圧された電圧であ’） ＋ Ｖ ２ ＜ Ｖ
３の条件を備えている。
見られるように構成されている。この回路で、ＸＩ 、
Ｘ２はダイオード、Ｒ１へＲ４は抵抗を示す。ｖｌは端
子Ｔ１およびＴ２に加えられる直流電源電圧＋Ｖ２およ
び■３はそれぞれｖｌが抵抗Ｒ１、Ｒ２及びＲ３、Ｒ４
によって分圧された電圧であ’） ＋ Ｖ ２ ＜ Ｖ
３の条件を備えている。
又２通常、ＸＩおよびＸ２は互に逆バイアスになるよう
に接続されており、それぞれの逆方向インピーダンスは
極めて高く、低域Ｆ波回路１４０時定数がその逆方向イ
ンピーダンスに対して無視しうるように選定することが
できる。このように構成された回路では、電源投入直後
における出力電圧りは、第３図のグラフに示すように瞬
時に■２にまで立上、Ｑ 、 ＶＣＯ１５に入力される
。したがって、電源投入時において、バイアス電圧ｖ２
及びＶ３の選定によ５ ＶＣＯ１５が正常な発振周波数
１６に達する電圧になるまでの時間応答をきわめて速く
することができる。また、適当にｖ２と■３を選定すれ
ば、 ＶＣＯ１５に加えられる制御電圧りの範囲を制限
することができ、これによってｖＣ０１５の発振周波数
ｆ６の制御範囲が制限される。
に接続されており、それぞれの逆方向インピーダンスは
極めて高く、低域Ｆ波回路１４０時定数がその逆方向イ
ンピーダンスに対して無視しうるように選定することが
できる。このように構成された回路では、電源投入直後
における出力電圧りは、第３図のグラフに示すように瞬
時に■２にまで立上、Ｑ 、 ＶＣＯ１５に入力される
。したがって、電源投入時において、バイアス電圧ｖ２
及びＶ３の選定によ５ ＶＣＯ１５が正常な発振周波数
１６に達する電圧になるまでの時間応答をきわめて速く
することができる。また、適当にｖ２と■３を選定すれ
ば、 ＶＣＯ１５に加えられる制御電圧りの範囲を制限
することができ、これによってｖＣ０１５の発振周波数
ｆ６の制御範囲が制限される。
したがって、この範囲を周波数弁別回路１２の周波数弁
別範囲内に選定すれば、 ＡＦＣ回路としての動作を安
定化することができる。
別範囲内に選定すれば、 ＡＦＣ回路としての動作を安
定化することができる。
第４図は２本発明をＦＭ変調器に適用した場合の第２の
実施例の構成を示すブロック図である。
実施例の構成を示すブロック図である。
この図において、第１図に見られる要素と同一の機能を
有する要素にはそれぞれ同じ符号を付しである。この例
において、変調入力信号ｉは電圧制御変調発振回路１７
の入力側に加えられ、ここで発振する高周波が入力信号
ｌにより変調され、変調された出力信号ｊとして出力側
に送出される。
有する要素にはそれぞれ同じ符号を付しである。この例
において、変調入力信号ｉは電圧制御変調発振回路１７
の入力側に加えられ、ここで発振する高周波が入力信号
ｌにより変調され、変調された出力信号ｊとして出力側
に送出される。
この出力信号Ｊは分岐されて、その１つが周波数弁別回
路１２に与えられる。周波数弁別回路１２により周波数
弁別された出力はＣとして得られ。
路１２に与えられる。周波数弁別回路１２により周波数
弁別された出力はＣとして得られ。
直流増幅回路１３に入力される。直流増幅回路１３で直
流増幅された電圧ｄは、低域Ｆ波回路１４で高周波成分
が除去されたのち、出力電圧ｅ′として送出され、直流
バイアス回路１６に入力される。直流バイアス回路１６
からは出力電圧りが送出され、これが電圧制御変調発振
回路１７の電圧制御回路に制御電圧として与えられる。
流増幅された電圧ｄは、低域Ｆ波回路１４で高周波成分
が除去されたのち、出力電圧ｅ′として送出され、直流
バイアス回路１６に入力される。直流バイアス回路１６
からは出力電圧りが送出され、これが電圧制御変調発振
回路１７の電圧制御回路に制御電圧として与えられる。
なお。
直流バイアス回路１６は、第１図の実施例の場合と同様
に、第２図に示す回路で構成されている。
に、第２図に示す回路で構成されている。
上記のように構成された回路では、第１図の実施例の場
合と同様にバイアス電圧ｖ２及びＶ３の選定により、電
源投入直後に際して電圧制御変調発振回路１７から送出
される変調された出力信号ｊの周波数１９が正常な周波
数に達するまでの時間応答をきわめて速くすることがで
きる。また。
合と同様にバイアス電圧ｖ２及びＶ３の選定により、電
源投入直後に際して電圧制御変調発振回路１７から送出
される変調された出力信号ｊの周波数１９が正常な周波
数に達するまでの時間応答をきわめて速くすることがで
きる。また。
電圧制御変調発振回路１７の電圧制御回路に加えられる
制御電圧りの変化範囲を■２およびＶ３によシ制限する
ことによって、電圧制御変調発振回路１７の発振周波数
ｆ９の制御範囲が制限される。
制御電圧りの変化範囲を■２およびＶ３によシ制限する
ことによって、電圧制御変調発振回路１７の発振周波数
ｆ９の制御範囲が制限される。
したがって、この範囲を周波数弁別回路１２の周波数弁
別範囲内に選定すれば、 ＡＦＣとしての動作を安定化
することができる。
別範囲内に選定すれば、 ＡＦＣとしての動作を安定化
することができる。
以上の説明により明らかなように１本発明によれば、電
源投入時におけるＡＦＣ回路としての時間応答を速め、
変調器、または復調器に適用する発振周波数が正常値に
達する時間を短かくすることができると同時に１周波数
弁別範囲内でのみＡＦＣ動作を行なわぜることかできる
から、 ＡＦＣ回路としての動作の安定性および信頼性
を向上すへく得られる効果は大きい。
源投入時におけるＡＦＣ回路としての時間応答を速め、
変調器、または復調器に適用する発振周波数が正常値に
達する時間を短かくすることができると同時に１周波数
弁別範囲内でのみＡＦＣ動作を行なわぜることかできる
から、 ＡＦＣ回路としての動作の安定性および信頼性
を向上すへく得られる効果は大きい。
第１図は本発明による第１の実施例の構成を示すブロッ
ク図、第２図は、第１図の実施例における直流バイアス
回路の具体例を示す回路図、第３図は、第１図の実施例
における電源投入時の経過時間とＶＣＯの制御電圧りと
の関係を示すグラフ。 第４図は本発明による第２の実施例の構成を示すブロッ
ク図、第５図は従来のＡＦＣ回路の構成例を示すブロッ
ク図、第６図は、第５図の従来例における電源投入時の
経過時間とＶＣＯの制御電圧ｅとの関係を示すグラフで
ある。 図において、１１は周波数変換回路、１２は周波数弁別
回路、１３は直流増幅回路、１４は低域戸波回路、１５
は電圧制御発振回路、１６は直流バイアス回路、１７は
電圧制御変調発振回路である。 第２図 第３図 ノア 第４図 序５図 躬６図
ク図、第２図は、第１図の実施例における直流バイアス
回路の具体例を示す回路図、第３図は、第１図の実施例
における電源投入時の経過時間とＶＣＯの制御電圧りと
の関係を示すグラフ。 第４図は本発明による第２の実施例の構成を示すブロッ
ク図、第５図は従来のＡＦＣ回路の構成例を示すブロッ
ク図、第６図は、第５図の従来例における電源投入時の
経過時間とＶＣＯの制御電圧ｅとの関係を示すグラフで
ある。 図において、１１は周波数変換回路、１２は周波数弁別
回路、１３は直流増幅回路、１４は低域戸波回路、１５
は電圧制御発振回路、１６は直流バイアス回路、１７は
電圧制御変調発振回路である。 第２図 第３図 ノア 第４図 序５図 躬６図
Claims (1)
- 【特許請求の範囲】 １、変調された入力信号を別に設けた電圧制御発振手段
の出力により周波数変換する手段と、該周波数変換手段
の出力をうけ、該出力信号の周波数と基準周波数との差
に対応する電圧を出力する周波数弁別手段とを有し、該
周波数弁別手段の出力を前記電圧制御発振手段の制御入
力とする復調器の自動周波数制御方式において、前記周
波数弁別手段と前記電圧制御発振手段の電圧制御入力側
との間に、制御電圧を所定のレベルの範囲内に制限し、
電源投入時においても予め設定された固定的な制御電圧
を発生する直流バイアス手段を設けたことを特徴とする
自動周波数制御方式。 ２、入力信号により変調される電圧制御変調発振手段と
、該電圧制御変調発振手段の出力をうけ、該出力信号の
周波数と基準周波数との差に対応する電圧を出力する周
波数弁別手段とを有し、該周波数弁別手段の出力を前記
電圧制御変調発振手段の制御入力とする変調器の自動周
波数制御方式において、前記周波数弁別手段と前記電圧
制御変調発振手段の電圧制御入力側との間に、制御電圧
を所定のレベルの範囲内に制限し、電源投入時において
も予め設定された固定的な制御電圧を発生する直流バイ
アス手段を設けたことを特徴とする自動周波数制御方式
。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18890384A JPS6167319A (ja) | 1984-09-11 | 1984-09-11 | 自動周波数制御方式 |
| BR8504471A BR8504471A (pt) | 1984-09-11 | 1985-09-11 | Sistema de controle automatico de frequencia para demodulador e modulador de frequencia |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18890384A JPS6167319A (ja) | 1984-09-11 | 1984-09-11 | 自動周波数制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6167319A true JPS6167319A (ja) | 1986-04-07 |
Family
ID=16231896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18890384A Pending JPS6167319A (ja) | 1984-09-11 | 1984-09-11 | 自動周波数制御方式 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS6167319A (ja) |
| BR (1) | BR8504471A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56131266A (en) * | 1980-03-18 | 1981-10-14 | Hitachi Ltd | Afc circuit |
-
1984
- 1984-09-11 JP JP18890384A patent/JPS6167319A/ja active Pending
-
1985
- 1985-09-11 BR BR8504471A patent/BR8504471A/pt unknown
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56131266A (en) * | 1980-03-18 | 1981-10-14 | Hitachi Ltd | Afc circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| BR8504471A (pt) | 1986-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2729028B2 (ja) | Ｆｍ搬送波の復調方法および復調回路 | |
| US4117422A (en) | Circuit for compensating vco nonlinearities in frequency modulated phase-locked loops and method thereof | |
| US4097805A (en) | Frequency-synthesizer type transceiver | |
| JPS6349935B2 (ja) | ||
| KR100746143B1 (ko) | Ｐｌｌ 회로 및 무선 통신 단말기기 | |
| JPS6167319A (ja) | 自動周波数制御方式 | |
| US3593182A (en) | Afc system for microwave energy sources | |
| JP3326286B2 (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| US4634999A (en) | RF oscillator frequency stabilizing circuit using self-mixing with reference frequency | |
| US6546060B1 (en) | Direct modulating FSK transmitter for MCA | |
| JPH02111123A (ja) | 可変周波発振器の同期化回路 | |
| EP0713306A1 (en) | VCO-based frequency modulation system and method | |
| JP3365965B2 (ja) | Ｆｍ変調回路 | |
| JPH0644203Y2 (ja) | Ｄｃｐ装置用送信機 | |
| JPS5928741A (ja) | 自動周波数制御回路 | |
| JP3038641B2 (ja) | 電力偏差補正方法及び電力偏差補正装置 | |
| KR970005395B1 (ko) | 위상동기루프회로 | |
| JP3460861B2 (ja) | 自動送信電力制御回路 | |
| KR860000270B1 (ko) | Pll 회로 | |
| JP2570748B2 (ja) | 通信装置 | |
| SU584262A1 (ru) | Преобразователь частоты с фазовой автоподстройкой | |
| JPS5450262A (en) | Fm modulator | |
| JPH09224057A (ja) | Ｆｓｋ変調回路 | |
| JPH05252058A (ja) | 無線送信機 | |
| JPH0630452B2 (ja) | マイクロ波受信装置 |