JPS5928741A - 自動周波数制御回路 - Google Patents
自動周波数制御回路Info
- Publication number
- JPS5928741A JPS5928741A JP57138321A JP13832182A JPS5928741A JP S5928741 A JPS5928741 A JP S5928741A JP 57138321 A JP57138321 A JP 57138321A JP 13832182 A JP13832182 A JP 13832182A JP S5928741 A JPS5928741 A JP S5928741A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- circuit
- voltage
- sweep
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010408 sweeping Methods 0.000 claims abstract description 6
- 238000001514 detection method Methods 0.000 claims description 24
- 230000010355 oscillation Effects 0.000 claims description 19
- 239000013078 crystal Substances 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000009412 basement excavation Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/12—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a scanning signal
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は自動周波数制御回路（ＡＦＣ回路と略記する）
、特に受信機等に使用され周波数弁別回路の特性に比較
して広い周波数範囲にわたって周波数を掃引し、入力信
号を捕そく受信することのできるＡＦＣ回路に関する。
、特に受信機等に使用され周波数弁別回路の特性に比較
して広い周波数範囲にわたって周波数を掃引し、入力信
号を捕そく受信することのできるＡＦＣ回路に関する。
ヘテロダイン式受信機において、鋸歯状波等を利用して
局部発振器を掃引し、この発振周波数で受信信号を周波
数変換し、この変換信号が中間周波信号として現れたと
き、局部発振器の掃引を停止させると同時にＡ、 Ｆ
Ｃループを構成するようにしたＡＦＣ回路は既に知られ
ておシ、例えば特公昭５５−１４５８１号および特公昭
５６−３０９７１号公報に示されている。これら回路は
いずれも局部発振器の発信周波数の掃引を停止および開
始させるための制御信号として、中間周波信号器の検波
出力を利用するかＡＦＣルーズの引き込みｌ時性を用い
ている。
局部発振器を掃引し、この発振周波数で受信信号を周波
数変換し、この変換信号が中間周波信号として現れたと
き、局部発振器の掃引を停止させると同時にＡ、 Ｆ
Ｃループを構成するようにしたＡＦＣ回路は既に知られ
ておシ、例えば特公昭５５−１４５８１号および特公昭
５６−３０９７１号公報に示されている。これら回路は
いずれも局部発振器の発信周波数の掃引を停止および開
始させるための制御信号として、中間周波信号器の検波
出力を利用するかＡＦＣルーズの引き込みｌ時性を用い
ている。
微弱信号を受信する受信機に用いられるＡＦＣでは、雑
音の影響を低減するため周波数弁別器の帯域幅は狭くす
ることが望ましく、例えば水晶フィルタを用いた狭帯域
の周波数弁別器が用いられ、ＡＦＣルーズのループ帯域
幅もできるだけ低く選ぶことが必要である。周波数弁別
回路の前段に設けられる中間周波増幅器の帯域幅は、温
度ｌ特性による安定度を考慮し水晶フィルタを用いた上
述の周波数弁別器の帯域幅よ〕は広く設計されるので、
この出力を増幅して掃引を停止させる制御信号に利用す
ると雑音の影響を受は易く動作が不安定となシ、更に掃
引の停止点がＡＦＣルーズの引き込み範囲外となる恐れ
がある。これを避けるためＫは周波数弁別器と同等の安
定度を有する水晶フィルタを用いて帯域幅をｆｌｔｆｌ
限することが考えられるが、周波数弁別回路のほかに安
定度のよい水晶フィルタを余分に必要とする欠点がある
。更にＡ ＦＣの動作点が中心周波数付近にある場合は
中間周波信号は上述の水晶フィルタの通過帯域にあり検
波出力は雑音の影響が少ないが、ＡＦＣの動作点が中心
からずれて周波数弁別曲線のビークに近い場合には中間
周波信号は水晶フィルタの通過帯域外となり信号の減友
のため雑音の影響を大きく受け、信号の消失を判定して
局部発振器の掃引を開始させる切換え動作が不安定とな
る欠点がある。
音の影響を低減するため周波数弁別器の帯域幅は狭くす
ることが望ましく、例えば水晶フィルタを用いた狭帯域
の周波数弁別器が用いられ、ＡＦＣルーズのループ帯域
幅もできるだけ低く選ぶことが必要である。周波数弁別
回路の前段に設けられる中間周波増幅器の帯域幅は、温
度ｌ特性による安定度を考慮し水晶フィルタを用いた上
述の周波数弁別器の帯域幅よ〕は広く設計されるので、
この出力を増幅して掃引を停止させる制御信号に利用す
ると雑音の影響を受は易く動作が不安定となシ、更に掃
引の停止点がＡＦＣルーズの引き込み範囲外となる恐れ
がある。これを避けるためＫは周波数弁別器と同等の安
定度を有する水晶フィルタを用いて帯域幅をｆｌｔｆｌ
限することが考えられるが、周波数弁別回路のほかに安
定度のよい水晶フィルタを余分に必要とする欠点がある
。更にＡ ＦＣの動作点が中心周波数付近にある場合は
中間周波信号は上述の水晶フィルタの通過帯域にあり検
波出力は雑音の影響が少ないが、ＡＦＣの動作点が中心
からずれて周波数弁別曲線のビークに近い場合には中間
周波信号は水晶フィルタの通過帯域外となり信号の減友
のため雑音の影響を大きく受け、信号の消失を判定して
局部発振器の掃引を開始させる切換え動作が不安定とな
る欠点がある。
このことは例えば周波数弁別回路を構成している水晶フ
ィルタを用いた２組の狭帯域検波回路の一方の出力を掃
引を開始させる制御信号として使用する場合も同様であ
る。又、ＡＩ”Ｃループの引き込み特性を用いて掃引の
停止を制御する場合にはＡＦＣループの応動１時性が問
題であり、ループ帯域幅の狭いＡＦＣ回路では掃引速度
を遅くする必要がある。特に、周波数弁別器の帯域幅が
狭く、高い周波数帯の信号を受信するＡＦＣ回路では周
波数掃引幅が周波数弁別器の帯域幅に比較して広くなる
ので掃引速度を極端に遅くしなければなら彦いと言う欠
点がある。
ィルタを用いた２組の狭帯域検波回路の一方の出力を掃
引を開始させる制御信号として使用する場合も同様であ
る。又、ＡＩ”Ｃループの引き込み特性を用いて掃引の
停止を制御する場合にはＡＦＣループの応動１時性が問
題であり、ループ帯域幅の狭いＡＦＣ回路では掃引速度
を遅くする必要がある。特に、周波数弁別器の帯域幅が
狭く、高い周波数帯の信号を受信するＡＦＣ回路では周
波数掃引幅が周波数弁別器の帯域幅に比較して広くなる
ので掃引速度を極端に遅くしなければなら彦いと言う欠
点がある。
本発明の目的は上述の諸欠点を除去し、微弱信号を受信
する場合にも雑音の影響が少なく、掃引速度をループ帯
域幅にかかわらず大きく選ぶことのできるＡＦＣ回路を
提供することである。
する場合にも雑音の影響が少なく、掃引速度をループ帯
域幅にかかわらず大きく選ぶことのできるＡＦＣ回路を
提供することである。
本発明のＡＦＣ回路は、制御電圧によシ発振周波数が変
化する電圧制御発振器（ＶＣＯと略記する）と、入力信
号を前記ｖ９０の出力と混合して周波数を変換する周波
数変換器と、この出力側に接続され中心周波数からの偏
移に対応した出力電圧を発生する周波数弁別器とを備え
、前記周波数弁別器の出力から直流および低周波成分を
通過するループフィルタを介して前記ｖＣＯに前記制御
電圧を帰還して構成されるＡＦＣ回路において、前記ｖ
ＣＯの発振周波数を掃引する掃引信号を発生するサーチ
発振器と、前記ループフィルタの入力または出力側に挿
入され前記制御電圧を増幅する増幅器を帰還ループに含
み発振の開始によって前記ＡＦＣ回路が引き込み状態か
らはずれたことを検知し前記ＶＣＯの発振周波数の掃引
を開始させる検知発振器と、前記ループフィルタの入力
側に接続され前記ｖＣＯの発振周波数を掃引したときそ
の周波数が前記ＡＦＣＮ路の引き込み範囲に入ったこと
を検出し前記■ＣＯの発振周波数の掃引を停止させる制
御回路とをや１うえることによって構成される。
化する電圧制御発振器（ＶＣＯと略記する）と、入力信
号を前記ｖ９０の出力と混合して周波数を変換する周波
数変換器と、この出力側に接続され中心周波数からの偏
移に対応した出力電圧を発生する周波数弁別器とを備え
、前記周波数弁別器の出力から直流および低周波成分を
通過するループフィルタを介して前記ｖＣＯに前記制御
電圧を帰還して構成されるＡＦＣ回路において、前記ｖ
ＣＯの発振周波数を掃引する掃引信号を発生するサーチ
発振器と、前記ループフィルタの入力または出力側に挿
入され前記制御電圧を増幅する増幅器を帰還ループに含
み発振の開始によって前記ＡＦＣ回路が引き込み状態か
らはずれたことを検知し前記ＶＣＯの発振周波数の掃引
を開始させる検知発振器と、前記ループフィルタの入力
側に接続され前記ｖＣＯの発振周波数を掃引したときそ
の周波数が前記ＡＦＣＮ路の引き込み範囲に入ったこと
を検出し前記■ＣＯの発振周波数の掃引を停止させる制
御回路とをや１うえることによって構成される。
次に図面を参照して本発明の詳細な説明する。
第１図は本発明の一実施例のブロック図であり、制御電
圧により発振周波数が変化するＶＣＯｌと、ＶＣＯＩの
出力を入力信号１１と混合する周波数変換器２と、周波
数の備かに異る水晶フィルタ３１及び３２を用いた２組
の狭帯域検波回路め検波出力を差動増幅器３３で増幅し
て中心周波数からの偏移に対応した出力電圧を発生する
周波数弁別器３と、周波数弁別器３の出力のうち直流お
よび低周波成分を通過するループフィルタ４と、ＶＣＯ
ｌの発掘周波数を掃引する正弦波掃引信号を発生するサ
ーチ発県器５と、周波数弁別器３に含まれループフィル
タ４の入力側に挿入され制御電圧を増幅する差動増幅！
Ｓ３３を帰還ループに含む検知発振器６と、ループフィ
ルタ４の入力側に接続されサーチ発振器５を制御してｖ
Ｃｏｌの掃引を停止させる制御回路７どから構成されて
いる。サーチ発振器５は制御回路７からの制御信号によ
って、一定振幅の正弦波掃引信号を発振して出力回路を
閉じその出力を送出してＶＣＯ４の掃引を開始したシ、
発振を停止すると共に出力回路を開いて掃引を停止した
シするよう制御される。検知発振器６は帰還ループに含
まれる差動増幅器３３が帰還ループとしての利得を有す
るときは一定の周波数で発振し、利得が低下すると発振
を停止するようｔＭ成された発振器であって、発振周波
数がループフィルタ４０通過帯域になるよう選ばれてい
るため、ＡＦＣが引き込み状態にある場合にはＡ ＦＣ
ルーズによる負ツ？１）還がかかシ差動増幅器３３の帰
還ループとしての実効利得が低下して発振が停止し、Ａ
ＦＣが引き込み状態からはずれると負帰還がａｔｑ ＜
なυ利得が上昇するので発振を開始する。
圧により発振周波数が変化するＶＣＯｌと、ＶＣＯＩの
出力を入力信号１１と混合する周波数変換器２と、周波
数の備かに異る水晶フィルタ３１及び３２を用いた２組
の狭帯域検波回路め検波出力を差動増幅器３３で増幅し
て中心周波数からの偏移に対応した出力電圧を発生する
周波数弁別器３と、周波数弁別器３の出力のうち直流お
よび低周波成分を通過するループフィルタ４と、ＶＣＯ
ｌの発掘周波数を掃引する正弦波掃引信号を発生するサ
ーチ発県器５と、周波数弁別器３に含まれループフィル
タ４の入力側に挿入され制御電圧を増幅する差動増幅！
Ｓ３３を帰還ループに含む検知発振器６と、ループフィ
ルタ４の入力側に接続されサーチ発振器５を制御してｖ
Ｃｏｌの掃引を停止させる制御回路７どから構成されて
いる。サーチ発振器５は制御回路７からの制御信号によ
って、一定振幅の正弦波掃引信号を発振して出力回路を
閉じその出力を送出してＶＣＯ４の掃引を開始したシ、
発振を停止すると共に出力回路を開いて掃引を停止した
シするよう制御される。検知発振器６は帰還ループに含
まれる差動増幅器３３が帰還ループとしての利得を有す
るときは一定の周波数で発振し、利得が低下すると発振
を停止するようｔＭ成された発振器であって、発振周波
数がループフィルタ４０通過帯域になるよう選ばれてい
るため、ＡＦＣが引き込み状態にある場合にはＡ ＦＣ
ルーズによる負ツ？１）還がかかシ差動増幅器３３の帰
還ループとしての実効利得が低下して発振が停止し、Ａ
ＦＣが引き込み状態からはずれると負帰還がａｔｑ ＜
なυ利得が上昇するので発振を開始する。
（Ｉｔりて発振の起氾ｌを検出することによってＡ Ｆ
Ｃはずれを検知することができる。本実２Ｉ色ｆｌｉ
では発振出力を検波してイ４？た検知出力１２で制御回
路７を！ＩＦ！＋かじ、、 １ＵＩｊ御イ８号１３によ
ってサーチ発振器５を発振させＶＣＯＩのｊ泊引金開始
妊ゼーると共に検知発振器６の帰還ループを開いて発ハ
ｉを停止させるよう構成されている。ｉｔ’制御回路７
はＶＣＯ１の掃引がびに始され、周波数変換器２の出力
１４０周波数が周波数弁別器３のＳカーブ特はの正負の
両ピーク間の直線）航囲に入り、１つ周波数弁別器３の
出力穎、圧１５とＶＣＯ１の帰引イｇ号電圧１６とが等
しくなった時点で制御１６号１３の出力レベルを反転し
、ＶＣＯ１のト１■）引を停止させると共に検知発振器
６の帰還ループを閉じるよう構成されている。
Ｃはずれを検知することができる。本実２Ｉ色ｆｌｉ
では発振出力を検波してイ４？た検知出力１２で制御回
路７を！ＩＦ！＋かじ、、 １ＵＩｊ御イ８号１３によ
ってサーチ発振器５を発振させＶＣＯＩのｊ泊引金開始
妊ゼーると共に検知発振器６の帰還ループを開いて発ハ
ｉを停止させるよう構成されている。ｉｔ’制御回路７
はＶＣＯ１の掃引がびに始され、周波数変換器２の出力
１４０周波数が周波数弁別器３のＳカーブ特はの正負の
両ピーク間の直線）航囲に入り、１つ周波数弁別器３の
出力穎、圧１５とＶＣＯ１の帰引イｇ号電圧１６とが等
しくなった時点で制御１６号１３の出力レベルを反転し
、ＶＣＯ１のト１■）引を停止させると共に検知発振器
６の帰還ループを閉じるよう構成されている。
第２図は躬１（〆１に示した１ｕ制御回Ｐａ ７の一実
ｈｉｍ例のブロック図であって、ＶＣＯＩＯ掃引（ｇ号
電圧１６を工ψｌ Ｉｌ’ＳｊするｔＪ２ イ’１７１
増幅器７１と、その出力を二分しその一方を遅延２せ両
省を比較して掃引波形の傾きを判定し掃引電圧が上昇中
は二値信号のＬレベルとなシ下降中はＨレベルとなる傾
斜判定回路７２と、周波数弁別器３の出力１５の波形を
その甘ま増幅し高周波雑音成分を除去する能動型の低域
フィルタ７３と、入力電圧（低域フィルタ７３の出力）
が−１５Ｖを割ったときにＬレベルのパルス信号を発生
し出力１５がＳカーブ特性の下方ピークに達したことを
判定するピーク判定回路７４と、入力電圧が一２Ｖを越
えたときＬレベルのパルス信号を発生しＳカーブの直線
領域の上限を設定する上限設定回路７５と、入力電圧が
一１３Ｖを割ったときＬレベルパルスを発生し８カーブ
の直線領域の下限を設定する下限設定回路７６と、緩衝
増幅器７１の出力と低域フィルタ７３の出力とを比較し
前者が大きい場合Ｌレベル小さい場合にＨレベルとなυ
両者が等しいときに出力レベルの反転が起こる一致検出
回路７７と、上限設定回路７５のＬレベルパルスが一定
時Ｍ（３０ｍｓ）以上継続したときにＬレベルのパルス
を出力するパルス幅弁別回路７８と、これらの出力を論
理処理して制御信号１３を発生するアンド回路７９゜ナ
ンド回路８０．７リノプフロノブ８１及び８２から成る
論理回路とから構成されている。なお、７リノプフロソ
プ８１の端子ｖＬはＬレベルの電源に接続されている。
ｈｉｍ例のブロック図であって、ＶＣＯＩＯ掃引（ｇ号
電圧１６を工ψｌ Ｉｌ’ＳｊするｔＪ２ イ’１７１
増幅器７１と、その出力を二分しその一方を遅延２せ両
省を比較して掃引波形の傾きを判定し掃引電圧が上昇中
は二値信号のＬレベルとなシ下降中はＨレベルとなる傾
斜判定回路７２と、周波数弁別器３の出力１５の波形を
その甘ま増幅し高周波雑音成分を除去する能動型の低域
フィルタ７３と、入力電圧（低域フィルタ７３の出力）
が−１５Ｖを割ったときにＬレベルのパルス信号を発生
し出力１５がＳカーブ特性の下方ピークに達したことを
判定するピーク判定回路７４と、入力電圧が一２Ｖを越
えたときＬレベルのパルス信号を発生しＳカーブの直線
領域の上限を設定する上限設定回路７５と、入力電圧が
一１３Ｖを割ったときＬレベルパルスを発生し８カーブ
の直線領域の下限を設定する下限設定回路７６と、緩衝
増幅器７１の出力と低域フィルタ７３の出力とを比較し
前者が大きい場合Ｌレベル小さい場合にＨレベルとなυ
両者が等しいときに出力レベルの反転が起こる一致検出
回路７７と、上限設定回路７５のＬレベルパルスが一定
時Ｍ（３０ｍｓ）以上継続したときにＬレベルのパルス
を出力するパルス幅弁別回路７８と、これらの出力を論
理処理して制御信号１３を発生するアンド回路７９゜ナ
ンド回路８０．７リノプフロノブ８１及び８２から成る
論理回路とから構成されている。なお、７リノプフロソ
プ８１の端子ｖＬはＬレベルの電源に接続されている。
第３図は第２図の回路の動作を示すタイムチャートであ
シ、掃引信号入力が無くｖＣ０１０制御電圧が直流基準
電圧のとき、周波数変換器２の出力１４の周波数が周波
数弁別器３の中心周波数と一致する場合の各部波形を示
したもので、Ａ〜Ｎは第２図の対応する文字で示す各点
の波形を表している。実線で示した各部波形は時刻１．
でＶＣＯの掃引が行われていて、 ｔ４でＶＣＯの掃
引が停止されＡＦＣＯ引き込みが完了する場合の波形を
、破線はｔ４で引き込みが完了しなかった場合の波形を
参考までに示したものである。又、一点鎖線で示す波形
は引き込みの完了後にＡＦＣがはずれた場合にＶＣＯの
掃引を開始するまでの論理回路の動作を示している。Ａ
及びＢの波形は緩衝増幅器７１及び低域フィルタ７３の
実効利得が等しく選ばれているので、それぞれ周波数弁
別器・３の出力電圧１５及びＶＣＯ１の掃引信号電圧１
６の波形と両者の相互関係をその１ま示している。Ｂの
電圧が上昇中は傾斜判定回路７２からＬレベルの出力が
出て、ｔ２でＡとＢとの電圧が一致しても制御出力Ｎは
変化せずＶＣＯの掃引は停止しない。
シ、掃引信号入力が無くｖＣ０１０制御電圧が直流基準
電圧のとき、周波数変換器２の出力１４の周波数が周波
数弁別器３の中心周波数と一致する場合の各部波形を示
したもので、Ａ〜Ｎは第２図の対応する文字で示す各点
の波形を表している。実線で示した各部波形は時刻１．
でＶＣＯの掃引が行われていて、 ｔ４でＶＣＯの掃
引が停止されＡＦＣＯ引き込みが完了する場合の波形を
、破線はｔ４で引き込みが完了しなかった場合の波形を
参考までに示したものである。又、一点鎖線で示す波形
は引き込みの完了後にＡＦＣがはずれた場合にＶＣＯの
掃引を開始するまでの論理回路の動作を示している。Ａ
及びＢの波形は緩衝増幅器７１及び低域フィルタ７３の
実効利得が等しく選ばれているので、それぞれ周波数弁
別器・３の出力電圧１５及びＶＣＯ１の掃引信号電圧１
６の波形と両者の相互関係をその１ま示している。Ｂの
電圧が上昇中は傾斜判定回路７２からＬレベルの出力が
出て、ｔ２でＡとＢとの電圧が一致しても制御出力Ｎは
変化せずＶＣＯの掃引は停止しない。
Ｂの電圧が１２で下降域に入ると傾斜判定回路７２の出
力ＣはＨレベルとなり、Ａの電圧がピーク判定回路７４
の設定電圧−１５Ｖに対応するａ点および下限設定回路
７６の設定電圧−１３Ｖに対応するｂ点を越えてからＢ
の電圧と一致したとき、一致検出回路７７の出力Ｆに現
れるノくルスの立上υでフリップフロップ８２の出力Ｎ
すなわち１間御信号１３をＨレベルからＬレベルに変え
てＶＣＯの掃引を停止する。ＡとＢとの一致点が上限設
定回路７５の設定電圧−２■に対応する０点を越えてい
るか、あるいは越えていなくても０点に近く周波数が安
定するまでに０点を越え、３Ｑｍｓ以上上限設定回路７
５０出力りが継続した場合には、パルス幅弁別回路７８
の出力ＧＶＣＬレベルのノくルスｄが発生し、点腺で示
すように論理回路７９〜８２の各出力Ｍ、Ｊ、に、Ｎを
リセット［〜て掃引状態に戻す。掃引信号電圧と周波数
弁別器の出力電圧がＳカーブの中心周波数で一致せず、
Ｂに示すように２点以上で交さする場合には、一致検出
回路７７の出力Ｆにはｅのようなパルスが発生するが、
ｔ３では制御信号Ｎは変化せず掃引を継続し、ｂ点
と０点との間の一致点で変化し掃引を停止するようにな
っている。一点鎖線で示す各論理回路の出力Ｊ 、に、
Ｈの波形はＡＦＣ回路が正常動作中にＡＦＣはずれが発
生し、検知発振器６の検知出力１２が１５時点に■に加
えられた場合のリセット動作を示している。本実施例の
制御回路では掃引の停止がＳカーブ特性の直線範囲内で
Ａ及びＢの電圧が一致した時点で行われるのでＡＦＣル
ーズの引き込みが早く確実に行われる％徴がある。
力ＣはＨレベルとなり、Ａの電圧がピーク判定回路７４
の設定電圧−１５Ｖに対応するａ点および下限設定回路
７６の設定電圧−１３Ｖに対応するｂ点を越えてからＢ
の電圧と一致したとき、一致検出回路７７の出力Ｆに現
れるノくルスの立上υでフリップフロップ８２の出力Ｎ
すなわち１間御信号１３をＨレベルからＬレベルに変え
てＶＣＯの掃引を停止する。ＡとＢとの一致点が上限設
定回路７５の設定電圧−２■に対応する０点を越えてい
るか、あるいは越えていなくても０点に近く周波数が安
定するまでに０点を越え、３Ｑｍｓ以上上限設定回路７
５０出力りが継続した場合には、パルス幅弁別回路７８
の出力ＧＶＣＬレベルのノくルスｄが発生し、点腺で示
すように論理回路７９〜８２の各出力Ｍ、Ｊ、に、Ｎを
リセット［〜て掃引状態に戻す。掃引信号電圧と周波数
弁別器の出力電圧がＳカーブの中心周波数で一致せず、
Ｂに示すように２点以上で交さする場合には、一致検出
回路７７の出力Ｆにはｅのようなパルスが発生するが、
ｔ３では制御信号Ｎは変化せず掃引を継続し、ｂ点
と０点との間の一致点で変化し掃引を停止するようにな
っている。一点鎖線で示す各論理回路の出力Ｊ 、に、
Ｈの波形はＡＦＣ回路が正常動作中にＡＦＣはずれが発
生し、検知発振器６の検知出力１２が１５時点に■に加
えられた場合のリセット動作を示している。本実施例の
制御回路では掃引の停止がＳカーブ特性の直線範囲内で
Ａ及びＢの電圧が一致した時点で行われるのでＡＦＣル
ーズの引き込みが早く確実に行われる％徴がある。
上述した第２図に示す実施例の制御回路では、掃引信号
が下降域にあるとき、Ｓカーブ特性の直線範囲で掃引信
号電圧と周波数弁別器の出力電圧とが一致したときｖＣ
ＯＯ掃引を停止するよう構成されているが、ピーク判定
回路７４の設定電圧を下方のピークでなく上方のピーク
に設定して、掃引信号電圧の上昇域で引込むようにする
こともできる。又、必ずしも掃引信号電圧と周波数弁別
器の出力電圧が一致し／こときにｖＣＯの掃引を停止し
なくてもよく、単に周波数弁別器の出力電圧の発生を検
出して掃引を停止させるような制御回路を用いても差支
えない。この場合制御回路は掃引信号電圧１６の入力を
必要としない。第１図の実施例では検知発振器６はルー
プフィルタ４０入力側の増幅器３３を帰還ループに含ん
で構成されているが、ループフィルタ４の出力側に増幅
器を挿入し、これを帰還ループに含んで構成してもよい
。又、検知発信器６の検知出力１２は制御回路７を介し
てサーチ発振器を制御よるようになっているが直接制御
するようにしてもよい。又、サーチ発振器は正弦波発振
器としたが、三角波または鋸歯状波を用いることもでき
る。更に、実施例ではサーチ発振器と検知発振器は別々
の発振器を用いているが、両者を同一発振器とし、ＡＦ
Ｃはずれによって発振した信号を掃引信号として使用し
、自動的にＶＣＯＯ掃引が開始されるようにしてもよい
。
が下降域にあるとき、Ｓカーブ特性の直線範囲で掃引信
号電圧と周波数弁別器の出力電圧とが一致したときｖＣ
ＯＯ掃引を停止するよう構成されているが、ピーク判定
回路７４の設定電圧を下方のピークでなく上方のピーク
に設定して、掃引信号電圧の上昇域で引込むようにする
こともできる。又、必ずしも掃引信号電圧と周波数弁別
器の出力電圧が一致し／こときにｖＣＯの掃引を停止し
なくてもよく、単に周波数弁別器の出力電圧の発生を検
出して掃引を停止させるような制御回路を用いても差支
えない。この場合制御回路は掃引信号電圧１６の入力を
必要としない。第１図の実施例では検知発振器６はルー
プフィルタ４０入力側の増幅器３３を帰還ループに含ん
で構成されているが、ループフィルタ４の出力側に増幅
器を挿入し、これを帰還ループに含んで構成してもよい
。又、検知発信器６の検知出力１２は制御回路７を介し
てサーチ発振器を制御よるようになっているが直接制御
するようにしてもよい。又、サーチ発振器は正弦波発振
器としたが、三角波または鋸歯状波を用いることもでき
る。更に、実施例ではサーチ発振器と検知発振器は別々
の発振器を用いているが、両者を同一発振器とし、ＡＦ
Ｃはずれによって発振した信号を掃引信号として使用し
、自動的にＶＣＯＯ掃引が開始されるようにしてもよい
。
以上詳細に説明したように、本発明のＡＦＣ回路は、Ｖ
ＣＯの周波数掃引の起動・停止の制御に中間周波信号の
検波出力を用いず、起動の制御に検知発振器を、停止の
制御にループフィルタの前に接続され周波数弁別器の出
力を検出する制御回路を使用しているため、狭帯域の周
波数弁別器を用い、広い範囲を掃引して微弱電波の自動
引き込みを行うループ帯域幅の狭いＡＦＣ回路において
も、雑音の影響を増加させず、一定の掃引速度を確保で
き、余分の狭帯域フィルタを必要としない効果がある。
ＣＯの周波数掃引の起動・停止の制御に中間周波信号の
検波出力を用いず、起動の制御に検知発振器を、停止の
制御にループフィルタの前に接続され周波数弁別器の出
力を検出する制御回路を使用しているため、狭帯域の周
波数弁別器を用い、広い範囲を掃引して微弱電波の自動
引き込みを行うループ帯域幅の狭いＡＦＣ回路において
も、雑音の影響を増加させず、一定の掃引速度を確保で
き、余分の狭帯域フィルタを必要としない効果がある。
第１図は本発明の一実施例のブロック図、第２図は第１
図の制御回路の一実施例のブロック図、第３図は第２図
の回路の動作を説明するタイムチヤードである。 １・・・・・・電圧制御発振器（ＶＣＯ）、２・・・・
・・周波数変換器、３・・・・・・周波数弁別器、４・
・・・・・ループフィルタ、５・・・・・・サーチ発振
器、６・・・・・・検知発振器、７・・・・・・制御回
路、３１．３２・・・・・・水晶フィルタ、３３・・・
・・・差動増幅器、７１・・・・・・緩衝増幅器、７２
・・・・・・傾斜判定回路、７３・・・・・・低域フィ
ルタ、７４・・・・・・ピーク判定回路、７５・・・・
・・上限設定回路、７６・・・・・・下限設定回路、７
７・・・・・・−散積出回路、７８・・・・・・パルス
幅弁別回路。
図の制御回路の一実施例のブロック図、第３図は第２図
の回路の動作を説明するタイムチヤードである。 １・・・・・・電圧制御発振器（ＶＣＯ）、２・・・・
・・周波数変換器、３・・・・・・周波数弁別器、４・
・・・・・ループフィルタ、５・・・・・・サーチ発振
器、６・・・・・・検知発振器、７・・・・・・制御回
路、３１．３２・・・・・・水晶フィルタ、３３・・・
・・・差動増幅器、７１・・・・・・緩衝増幅器、７２
・・・・・・傾斜判定回路、７３・・・・・・低域フィ
ルタ、７４・・・・・・ピーク判定回路、７５・・・・
・・上限設定回路、７６・・・・・・下限設定回路、７
７・・・・・・−散積出回路、７８・・・・・・パルス
幅弁別回路。
Claims (1)
- 制御電圧により発振周波数が変化する電圧制御発振器と
、入力信号を前記電圧制御発振器の出力と混合して周波
数を変換する周波数変換器と、この出力側（て接続され
中心周波数からの偏移に対応した出力電圧を発生ずる周
波数弁別器とを備え、前記周波数弁別器の出力から直流
および低周波成分を通過するループフィルタを介して前
記電圧制御発振器に前記制御電圧を帰還して構成される
自動周波数制御回路において、前記電圧制御発４辰器の
発振周波数を掃引する掃引信号を発生するサーチ発振器
と、前記ループフィルタの入力寸たけ出力側に挿入され
前記制御電圧を増幅する増幅器を帰還ループに含み発振
の開始によって前記自動周波数制御回路が引き込み状態
からはずれたことを検知し前記電圧制御発振器の発振周
波数の掃引を開始させる検知発振器ど、前記ループフィ
ルタの入力側に接続され前記電圧制御発振器の発振周波
数を掃引したときその周波数が前記自動周波数制御回路
の引き込み範囲に入ったことを検出し前記電圧制御発振
器の発振周波数の掃引を停止さピーる制御回路とを備え
たことを４￥徴とする自動周波数制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57138321A JPS5928741A (ja) | 1982-08-09 | 1982-08-09 | 自動周波数制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57138321A JPS5928741A (ja) | 1982-08-09 | 1982-08-09 | 自動周波数制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5928741A true JPS5928741A (ja) | 1984-02-15 |
Family
ID=15219163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57138321A Pending JPS5928741A (ja) | 1982-08-09 | 1982-08-09 | 自動周波数制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5928741A (ja) |
-
1982
- 1982-08-09 JP JP57138321A patent/JPS5928741A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4205272A (en) | Phase-locked loop circuit for use in synthesizer tuner and synthesizer tuner incorporating same | |
| KR100682000B1 (ko) | 무선 통신 시스템 | |
| JPS627728B2 (ja) | ||
| JPS5917727A (ja) | フェ−ズロックル−プの帯域幅制御回路 | |
| US4546329A (en) | Frequency synthesizers adaptive loop filter with compensation for transients | |
| US6154097A (en) | PLL oscillating circuit including oscillating circuit with mutual conductance controlled | |
| US6794946B2 (en) | Frequency acquisition for data recovery loops | |
| US7023249B1 (en) | Phase locked loop with low phase noise and fast tune time | |
| US6366144B2 (en) | Loop filtering apparatus for reducing frequency lock-up time and phase noise of a phase locked loop for use in a mobile terminal | |
| JP2858023B2 (ja) | サンプル・ホールド位相検波器及びその制御方法 | |
| JPS5928741A (ja) | 自動周波数制御回路 | |
| US6008693A (en) | FM-sound demodulator for TV sound signals and method of detecting sound carriers | |
| US5836000A (en) | Phase locked loop having automatic free running frequency adjustment | |
| JPS5821862B2 (ja) | 位相同期回路 | |
| EP0418862A2 (en) | Frequency modulation circuit using VCO | |
| JPH02111123A (ja) | 可変周波発振器の同期化回路 | |
| JPH04139917A (ja) | Ｐｌｌ回路 | |
| JPH09121158A (ja) | 周波数シンセサイザチューナ | |
| JPH07260923A (ja) | レーダ装置用送信源 | |
| JPS6167319A (ja) | 自動周波数制御方式 | |
| JPS5926124B2 (ja) | 位相同期回路 | |
| KR200291723Y1 (ko) | 튜너의비트주파수방지장치 | |
| KR920001869A (ko) | 업컨버젼을 이용한 라디오파 수신회로 | |
| JP2004208218A (ja) | Ａｍ検波装置 | |
| KR930015358A (ko) | Pll회로 |