JPS616772A - Picture processor - Google Patents

Picture processor

Info

Publication number
JPS616772A
JPS616772A JP59127908A JP12790884A JPS616772A JP S616772 A JPS616772 A JP S616772A JP 59127908 A JP59127908 A JP 59127908A JP 12790884 A JP12790884 A JP 12790884A JP S616772 A JPS616772 A JP S616772A
Authority
JP
Japan
Prior art keywords
registers
image processing
image
solid
state image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59127908A
Other languages
Japanese (ja)
Inventor
Kunitoshi Aono
邦年 青野
Haruyasu Yamada
山田 晴保
Kenichi Hasegawa
謙一 長谷川
Toshiki Mori
俊樹 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59127908A priority Critical patent/JPS616772A/en
Publication of JPS616772A publication Critical patent/JPS616772A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Editing Of Facsimile Originals (AREA)

Abstract

PURPOSE:To improve the processing efficiency with the small number of hardware by simultaneously outputting picture element signals of lines which are adjacent each other from plural reading registers in a solid state image pickup element to obtain local area data. CONSTITUTION:The solid state image pickup element 21 includes photodetecting elements 22-25, transfer registers 26-29 and plural reading registers 30-32 and the registers 30-32 are connected in series. The picture signals of three adjacent lines are simultaneously outputted from the reading registers 30-32 and inputted to a processor 42 through shift registers 33-41 to execute picture processing.

Description

【発明の詳細な説明】 産業上の利用分野一 本発明は画像処理装置、特に局所処理型画像処理装置に
関するものである。
DETAILED DESCRIPTION OF THE INVENTION FIELD OF INDUSTRIAL APPLICATION The present invention relates to an image processing device, particularly a local processing type image processing device.

従来例の構成とその問題点 一般に、画像処理においては、2次元配列された画像デ
ータを対象とするものであり、現在の逐次型コンピー−
ターでは不得意とする演算処理の〆 ・ ひとつである。また、画像処理には多大な演算時間と記
憶容量が必要となる。そこで、画像処理の高速化の為に
種々の画像処理装置が提案されているO 各種の画像処理装置の中で、局所処理型画像処理装置は
、比較的簡単に画像処理システムを構成できる事から、
最も良く開発が行なわれている。
Conventional configurations and their problems In general, image processing deals with two-dimensionally arranged image data, and the current sequential computer
This is one of the computation processes that computers are not good at. Further, image processing requires a large amount of calculation time and storage capacity. Therefore, various image processing devices have been proposed to speed up image processing.Among the various image processing devices, local processing type image processing devices are the most popular because they can relatively easily configure an image processing system. ,
Best developed.

本発明も、この局所処理型画像処理装置に類するもので
あり、以下、従来の局所処理型画像処理装置について説
明する。
The present invention is also similar to this local processing type image processing apparatus, and the conventional local processing type image processing apparatus will be described below.

一般に、局所処理型画像処理装置は、入力画像データか
らある適当な大きさの局所領域データを取シ出し、この
局所領域データに対して演算を行なうものであシ、局所
領域を対象画像全体に走査する事により全画面の画像処
理を行なうものである。
In general, a local processing type image processing device extracts local area data of a certain appropriate size from input image data and performs calculations on this local area data. Image processing of the entire screen is performed by scanning.

画像演算の中で平均化、数分操作、特徴抽出など局所処
理で実行されるものが多く、これらの処理は局所領域の
形や大きさによって複雑さを異にするが、一般に3×3
から16X16程度の局所領域を対象として画像処理が
行なわれている。
Many image operations are performed locally, such as averaging, multi-minute operations, and feature extraction.The complexity of these processes varies depending on the shape and size of the local area, but they are generally 3 x 3.
Image processing is performed on a local area of about 16x16.

第1図には、従来の局所処理型画像処理装置の1例を示
す。
FIG. 1 shows an example of a conventional local processing type image processing device.

第1図において、1はm x nに分割された入力画像
、2,3はそれぞれnビットのシフトレジスタ、4〜1
2は1ビツトのシフトレジスタ、13はプロセッサであ
る。1の入力画面から走査により、画像データが1画素
ずつ連続的に取り出されシフトレジスタ4に転送される
。また、シフトレジスタ7には2のnビットシフトレジ
スタにより、シフトレジスタ4に転送されるデータに対
して1ライン分遅れたデータが転送される。同様にシフ
トレジスタ10には前記2及び3のnビットシフトレジ
スタにより、2ライン分遅れたデータが転送される事に
なる。
In Figure 1, 1 is an input image divided into m x n, 2 and 3 are n-bit shift registers, and 4 to 1
2 is a 1-bit shift register, and 13 is a processor. Image data is successively extracted pixel by pixel by scanning from one input screen and transferred to the shift register 4. Further, data that is delayed by one line with respect to the data transferred to the shift register 4 is transferred to the shift register 7 by two n-bit shift registers. Similarly, data delayed by two lines is transferred to the shift register 10 by the second and third n-bit shift registers.

以上の様に1ライン分ずつ遅れだ画素データがシフトレ
ジスタ4,7.10に送られ、シフトレジスタ4,7.
10から、それぞれシフトレジス゛り5,8.10に、
また、シフトレジスタ6.8゜11からそれぞれシフト
レジスタ(3,9,12に、画像データが1画素ずつ転
送される。
As described above, pixel data delayed by one line is sent to shift registers 4, 7.10, and shift registers 4, 7.
From 10 to 10, the shift registers are 5, 8 and 10, respectively.
Further, image data is transferred from shift register 6.8°11 to shift registers (3, 9, 12) one pixel at a time.

以上の様な動作により入力画像から1画素ずつ取り出さ
れる画素データをシフトレジスタ4〜12で再構成し、
3×3近傍の局所領域データとして順次取り出す事がで
きる。
Through the operations described above, the pixel data taken out one pixel at a time from the input image is reconfigured by the shift registers 4 to 12,
It can be sequentially extracted as local area data in a 3×3 neighborhood.

以上の様にして、入力画像の走査により順次取り出され
る局所領域データに対してプロセッサ13で、順次信号
処理を行なう事により全画面の画像処理を行なう事がで
きる。
As described above, the processor 13 sequentially performs signal processing on the local area data sequentially extracted by scanning the input image, thereby making it possible to perform image processing for the entire screen.

以上、従来の局、所並列型画像処理装置の説明を行なっ
たが、入力画像1を得る手段としては、画像メモリやI
TVカメラ等が考えられ、これらの出力信号を、2〜1
2のシフトレジスタで遅延させる事により局所領域デー
タを再構成して取り出すものである。しかしながら、特
に2,3のnビットシフトレジスタ2,3においては、
1ライン分の画素数に相当する数のシフトレジスタが必
要であり、ハードウェア量が大きく画像処理システムの
簡略化の妨げとなっている。
The conventional local parallel image processing device has been described above, but as a means for obtaining the input image 1, the image memory and the I/O
TV cameras, etc. are considered, and these output signals are
The local area data is reconstructed and extracted by delaying it with the second shift register. However, especially in 2 and 3 n-bit shift registers 2 and 3,
The number of shift registers corresponding to the number of pixels for one line is required, and the amount of hardware is large, which hinders the simplification of the image processing system.

発明の目的 本発明は、この様な従来の問題に鑑み、少ないハードウ
ェア量で、局所領域データを取り出す事を可能とする画
像処理装置を提供する事を目的とする。
OBJECTS OF THE INVENTION In view of these conventional problems, it is an object of the present invention to provide an image processing device that makes it possible to extract local area data with a small amount of hardware.

発明の構成 本発明は、複数の読み出しレジスタを有する固体撮像素
子を画像入力手段として用い、前記固体撮像素子の複数
の読み出しレジスタより、互いに近接したラインの画素
の信号を同時に出力させ局所領域データを得る事により
、少ない・・−ドウエア量で、効率よく画像処理装置を
構成しうるものである。
Structure of the Invention The present invention uses a solid-state image sensor having a plurality of readout registers as an image input means, and simultaneously outputs signals of pixels in lines close to each other from the plurality of readout registers of the solid-state image sensor to obtain local area data. By obtaining this, an image processing device can be efficiently configured with a small amount of hardware.

実施例の説明 第2図は、本発明の一実施例における画像処理装置の一
実施例を示す。
DESCRIPTION OF EMBODIMENTS FIG. 2 shows an embodiment of an image processing apparatus according to an embodiment of the present invention.

第2図において、点線で囲んだ21は固体撮像素子を示
し、ここではフレーム・トランスファ一方式の固体撮像
素子を示すものであり22〜26はそれぞれ1列に配列
された受光素子、26〜29は前記受光素子にそれぞれ
接続された転送レジスタ、30は読み出しレジスタであ
る。
In FIG. 2, numeral 21 surrounded by a dotted line indicates a solid-state image sensor, here a frame-transfer type solid-state image sensor, 22 to 26 are light receiving elements arranged in one row, and 26 to 29 are transfer registers respectively connected to the light receiving elements, and 30 is a read register.

31.32は、30と同じ読み出しレジスタであり、3
3〜41はそれぞれ1画素分のシフトレジスタであり、
42はプロセッサである。
31.32 is the same read register as 30, and 3
3 to 41 are shift registers for one pixel each,
42 is a processor.

第2図の固体撮像素子21において、受光素子22〜2
5によシ光電変換された入力画像は、垂直走査周期で転
送レジスタ26〜29の中をそれぞれ転送され、1ライ
ンずつ順次、前記読み出しレジスタ30に転送される。
In the solid-state image sensor 21 shown in FIG.
The input image photoelectrically converted according to No. 5 is transferred through the transfer registers 26 to 29 at a vertical scanning period, and sequentially transferred line by line to the readout register 30.

読み出しレジスタ30の中に転送された1ライン分の画
素のデータは、読み出しレジスタ3Qが水平走査周期で
転送され、画像信号が走査により1画素づつ出力される
。以上は、フレーム・トランスファ一方式の固体撮像素
子の一般的な構成と動作であるが、本発明においては、
固体撮像素子が、複数の読み出しレジスタを有するもの
であり、第2図においては30の読み出しレジスタのほ
かに、さらに31,32の読み出しレジスタを有し、3
0,31.32がそれぞれ、直列に接続されるものであ
る。以上の様な構成を用いる事により、31の読み出し
レジスタからは、30の読み出しレジスタの出力より、
1ライン分遅延された画像信号が出力され、32の読み
出しレジスタからは同様に2ライン分遅延された画像信
号を得る事ができる。
One line of pixel data transferred to the readout register 30 is transferred to the readout register 3Q in a horizontal scanning cycle, and image signals are output pixel by pixel by scanning. The above is the general configuration and operation of a frame transfer type solid-state image sensor, but in the present invention,
The solid-state image sensor has a plurality of readout registers, and in addition to 30 readout registers in FIG. 2, it also has 31 and 32 readout registers,
0, 31, and 32 are connected in series, respectively. By using the above configuration, from the 31 read registers, from the output of the 30 read registers,
An image signal delayed by one line is output, and an image signal delayed by two lines can be obtained from the 32 readout registers.

この様にして、近接した3ラインの画像信号が30〜3
2の読み出しレジスタよシ同時に得る事ができ、この出
力信号を第1図に示した従来例と同様に、33〜41で
構成する3×3画素分のシフトレジスタマトリクスに入
力する事により、局所領域データを順次取シ出す事が可
能となシ、該局所領域データについて42のプロセッサ
で、順次信号処理を行なう事によシ全画面の画像処理を
行なう事ができる。
In this way, the image signals of three adjacent lines are
By inputting this output signal into a 3x3 pixel shift register matrix consisting of 33 to 41, similar to the conventional example shown in Fig. 1, local It is possible to sequentially extract area data, and image processing of the entire screen can be performed by sequentially performing signal processing on the local area data using 42 processors.

以上、本発明においては、局所領域データを取り出す為
に必要となる複数の1ライン分の遅延素子を、固体撮像
素子の読み出しレジスタで構成するものである。ここで
固体撮像素子においては、読み出しレジスタを複数個同
時に集積しても、素子数、チップサイズ等の増加率はほ
とんど無視する事ができ、1チツグ集積化は現状技術レ
ベルにおいて何ら問題はない。
As described above, in the present invention, a plurality of one-line delay elements required for extracting local area data are constructed from readout registers of a solid-state image sensor. In solid-state imaging devices, even if a plurality of readout registers are integrated at the same time, the rate of increase in the number of devices, chip size, etc. can be almost ignored, and one-chip integration poses no problem at the current technology level.

すなわち、局所領域データを得る為に用いられていた大
量のシフトレジスタを、容易に固体撮像素子の中に集積
する事が可能となり、ハードウェア量を大幅に削減する
事ができ、画像処理装置を簡略化できる。
In other words, it is now possible to easily integrate a large number of shift registers used to obtain local area data into a solid-state image sensor, and the amount of hardware can be significantly reduced, making it easier to use image processing equipment. Can be simplified.

なお、第2図において、固体撮像素子21は、フレーム
トランスファ方式であったが、ライン・トランスフッ方
式、インターライン・トランスファ方式等の固体撮像素
子を用いても構成できる事はいうまでもない。まだ33
〜41のシフトレジスタを、固体撮像素子の中に集積し
うる事は言うまでもない。
In FIG. 2, the solid-state image sensor 21 is of a frame transfer type, but it goes without saying that it can also be constructed using a solid-state image sensor of a line transfer type, an interline transfer type, or the like. Still 33
It goes without saying that up to 41 shift registers can be integrated into a solid-state image sensor.

発明の効果 以上の様に、本発明は複数の読み出しレジスタを有する
固体撮像素子を画像入力手段として用い、前記読み出し
レジスタより、近接したラインの画像データが同時に出
力される事により、局所領域データを得る為に多量に必
要とされていたシフトレジスタを不要とし、固体撮像素
子中に、該機能を容易に集積し、ハードウェア量の少な
い簡略なシステム構成の優れた画像処理装置を実現でき
るものである。
Effects of the Invention As described above, the present invention uses a solid-state image sensor having a plurality of readout registers as an image input means, and the readout registers simultaneously output image data of adjacent lines, thereby obtaining local area data. This eliminates the need for a large number of shift registers, which were required in order to obtain an image, and allows the function to be easily integrated into a solid-state image sensor, making it possible to realize an excellent image processing device with a simple system configuration and a small amount of hardware. be.

【図面の簡単な説明】[Brief explanation of the drawing]

−第1図は従来の画像処理装置の1実施例の構成図、第
2図は本発明の1実施例による画像処理装置の構成図で
ある。 21・・・・・・固体撮像素子、22〜26・・・・・
・受光素子、26〜29・・・・・・転送レジスタ、3
o〜32・・・・・・読み出しレジスタ、33〜41・
川・・シフトレジスタ、42・・・・・・プロセッサ。 代理人の氏名 弁理士 中 尾 敏 男 はが1名第1
- FIG. 1 is a block diagram of an embodiment of a conventional image processing apparatus, and FIG. 2 is a block diagram of an image processing apparatus according to an embodiment of the present invention. 21... Solid-state image sensor, 22-26...
・Light receiving element, 26-29...Transfer register, 3
o~32...Read register, 33~41.
River: Shift register, 42: Processor. Name of agent: Patent attorney Toshio Nakao (1st person)
figure

Claims (1)

【特許請求の範囲】[Claims] 複数の読み出しレジスタを有する固体撮像素子を画像入
力手段として用い、前記固体撮像素子の複数の読み出し
レジスタより、互いに近接した複数ラインの画素の信号
を同時に出力させ、局所領域画像データを得る事を特徴
とする画像処理装置。
A solid-state image pickup device having a plurality of readout registers is used as an image input means, and signals of pixels of multiple lines close to each other are simultaneously outputted from the plurality of readout registers of the solid-state image pickup device to obtain local area image data. Image processing device.
JP59127908A 1984-06-21 1984-06-21 Picture processor Pending JPS616772A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59127908A JPS616772A (en) 1984-06-21 1984-06-21 Picture processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59127908A JPS616772A (en) 1984-06-21 1984-06-21 Picture processor

Publications (1)

Publication Number Publication Date
JPS616772A true JPS616772A (en) 1986-01-13

Family

ID=14971629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59127908A Pending JPS616772A (en) 1984-06-21 1984-06-21 Picture processor

Country Status (1)

Country Link
JP (1) JPS616772A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6429066A (en) * 1987-07-24 1989-01-31 Nippon Chemicon Image sensor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6429066A (en) * 1987-07-24 1989-01-31 Nippon Chemicon Image sensor

Similar Documents

Publication Publication Date Title
US6069351A (en) Focal plane processor for scaling information from image sensors
Fossum Architectures for focal plane image processing
Kleihorst et al. Xetal: a low-power high-performance smart camera processor
EP1152472A3 (en) Image sensor pixel for global electronic shuttering
KR100477318B1 (en) Methods and circuits for intrinsic processing of image data within image sensing devices
JP2010136413A (en) High-speed visual sensor device
JP2002314062A (en) Solid-state imaging device and imaging system
CN101019413A (en) Dual panel pixel readout in an imager
US5926215A (en) Fast readout of a color image sensor
JPH10285472A (en) Solid-state imaging device
JP4335537B2 (en) Device for parallel data processing and camera system having the device
JPS616772A (en) Picture processor
Osman et al. Optimization of processor architecture for image edge detection filter
CN116055905B (en) Image sensor, camera module and electronic equipment
Abbo et al. A programmable smart-camera architecture
JP2793867B2 (en) Solid-state imaging device
JPS61153784A (en) Picture processing device
Yamashita et al. A CMOS imager with a programmable bit-serial column-parallel SIMD/MIMD processor
Schmitz et al. A programmable vision chip with pixel-neighborhood level parallel processing
EP0856990A2 (en) Frame transfer readout correction
Abbo et al. A low-power parallel processor IC for digital video cameras
JP4426666B2 (en) Pixel data transfer method for solid-state image sensor
JP3972645B2 (en) Solid-state image sensor
JP2002199281A (en) Image processing apparatus
JPS62155560A (en) Solid-state image pickup device