JPS616772A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPS616772A JPS616772A JP59127908A JP12790884A JPS616772A JP S616772 A JPS616772 A JP S616772A JP 59127908 A JP59127908 A JP 59127908A JP 12790884 A JP12790884 A JP 12790884A JP S616772 A JPS616772 A JP S616772A
- Authority
- JP
- Japan
- Prior art keywords
- registers
- image processing
- image
- solid
- state image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Editing Of Facsimile Originals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野一
本発明は画像処理装置、特に局所処理型画像処理装置に
関するものである。
関するものである。
従来例の構成とその問題点
一般に、画像処理においては、２次元配列された画像デ
ータを対象とするものであり、現在の逐次型コンピー−
ターでは不得意とする演算処理の〆 ・ ひとつである。また、画像処理には多大な演算時間と記
憶容量が必要となる。そこで、画像処理の高速化の為に
種々の画像処理装置が提案されているＯ 各種の画像処理装置の中で、局所処理型画像処理装置は
、比較的簡単に画像処理システムを構成できる事から、
最も良く開発が行なわれている。
ータを対象とするものであり、現在の逐次型コンピー−
ターでは不得意とする演算処理の〆 ・ ひとつである。また、画像処理には多大な演算時間と記
憶容量が必要となる。そこで、画像処理の高速化の為に
種々の画像処理装置が提案されているＯ 各種の画像処理装置の中で、局所処理型画像処理装置は
、比較的簡単に画像処理システムを構成できる事から、
最も良く開発が行なわれている。
本発明も、この局所処理型画像処理装置に類するもので
あり、以下、従来の局所処理型画像処理装置について説
明する。
あり、以下、従来の局所処理型画像処理装置について説
明する。
一般に、局所処理型画像処理装置は、入力画像データか
らある適当な大きさの局所領域データを取シ出し、この
局所領域データに対して演算を行なうものであシ、局所
領域を対象画像全体に走査する事により全画面の画像処
理を行なうものである。
らある適当な大きさの局所領域データを取シ出し、この
局所領域データに対して演算を行なうものであシ、局所
領域を対象画像全体に走査する事により全画面の画像処
理を行なうものである。
画像演算の中で平均化、数分操作、特徴抽出など局所処
理で実行されるものが多く、これらの処理は局所領域の
形や大きさによって複雑さを異にするが、一般に３×３
から１６Ｘ１６程度の局所領域を対象として画像処理が
行なわれている。
理で実行されるものが多く、これらの処理は局所領域の
形や大きさによって複雑さを異にするが、一般に３×３
から１６Ｘ１６程度の局所領域を対象として画像処理が
行なわれている。
第１図には、従来の局所処理型画像処理装置の１例を示
す。
す。
第１図において、１はｍ ｘ ｎに分割された入力画像
、２，３はそれぞれｎビットのシフトレジスタ、４〜１
２は１ビツトのシフトレジスタ、１３はプロセッサであ
る。１の入力画面から走査により、画像データが１画素
ずつ連続的に取り出されシフトレジスタ４に転送される
。また、シフトレジスタ７には２のｎビットシフトレジ
スタにより、シフトレジスタ４に転送されるデータに対
して１ライン分遅れたデータが転送される。同様にシフ
トレジスタ１０には前記２及び３のｎビットシフトレジ
スタにより、２ライン分遅れたデータが転送される事に
なる。
、２，３はそれぞれｎビットのシフトレジスタ、４〜１
２は１ビツトのシフトレジスタ、１３はプロセッサであ
る。１の入力画面から走査により、画像データが１画素
ずつ連続的に取り出されシフトレジスタ４に転送される
。また、シフトレジスタ７には２のｎビットシフトレジ
スタにより、シフトレジスタ４に転送されるデータに対
して１ライン分遅れたデータが転送される。同様にシフ
トレジスタ１０には前記２及び３のｎビットシフトレジ
スタにより、２ライン分遅れたデータが転送される事に
なる。
以上の様に１ライン分ずつ遅れだ画素データがシフトレ
ジスタ４，７．１０に送られ、シフトレジスタ４，７．
１０から、それぞれシフトレジス゛り５，８．１０に、
また、シフトレジスタ６．８゜１１からそれぞれシフト
レジスタ（３，９，１２に、画像データが１画素ずつ転
送される。
ジスタ４，７．１０に送られ、シフトレジスタ４，７．
１０から、それぞれシフトレジス゛り５，８．１０に、
また、シフトレジスタ６．８゜１１からそれぞれシフト
レジスタ（３，９，１２に、画像データが１画素ずつ転
送される。
以上の様な動作により入力画像から１画素ずつ取り出さ
れる画素データをシフトレジスタ４〜１２で再構成し、
３×３近傍の局所領域データとして順次取り出す事がで
きる。
れる画素データをシフトレジスタ４〜１２で再構成し、
３×３近傍の局所領域データとして順次取り出す事がで
きる。
以上の様にして、入力画像の走査により順次取り出され
る局所領域データに対してプロセッサ１３で、順次信号
処理を行なう事により全画面の画像処理を行なう事がで
きる。
る局所領域データに対してプロセッサ１３で、順次信号
処理を行なう事により全画面の画像処理を行なう事がで
きる。
以上、従来の局、所並列型画像処理装置の説明を行なっ
たが、入力画像１を得る手段としては、画像メモリやＩ
ＴＶカメラ等が考えられ、これらの出力信号を、２〜１
２のシフトレジスタで遅延させる事により局所領域デー
タを再構成して取り出すものである。しかしながら、特
に２，３のｎビットシフトレジスタ２，３においては、
１ライン分の画素数に相当する数のシフトレジスタが必
要であり、ハードウェア量が大きく画像処理システムの
簡略化の妨げとなっている。
たが、入力画像１を得る手段としては、画像メモリやＩ
ＴＶカメラ等が考えられ、これらの出力信号を、２〜１
２のシフトレジスタで遅延させる事により局所領域デー
タを再構成して取り出すものである。しかしながら、特
に２，３のｎビットシフトレジスタ２，３においては、
１ライン分の画素数に相当する数のシフトレジスタが必
要であり、ハードウェア量が大きく画像処理システムの
簡略化の妨げとなっている。
発明の目的
本発明は、この様な従来の問題に鑑み、少ないハードウ
ェア量で、局所領域データを取り出す事を可能とする画
像処理装置を提供する事を目的とする。
ェア量で、局所領域データを取り出す事を可能とする画
像処理装置を提供する事を目的とする。
発明の構成
本発明は、複数の読み出しレジスタを有する固体撮像素
子を画像入力手段として用い、前記固体撮像素子の複数
の読み出しレジスタより、互いに近接したラインの画素
の信号を同時に出力させ局所領域データを得る事により
、少ない・・−ドウエア量で、効率よく画像処理装置を
構成しうるものである。
子を画像入力手段として用い、前記固体撮像素子の複数
の読み出しレジスタより、互いに近接したラインの画素
の信号を同時に出力させ局所領域データを得る事により
、少ない・・−ドウエア量で、効率よく画像処理装置を
構成しうるものである。
実施例の説明
第２図は、本発明の一実施例における画像処理装置の一
実施例を示す。
実施例を示す。
第２図において、点線で囲んだ２１は固体撮像素子を示
し、ここではフレーム・トランスファ一方式の固体撮像
素子を示すものであり２２〜２６はそれぞれ１列に配列
された受光素子、２６〜２９は前記受光素子にそれぞれ
接続された転送レジスタ、３０は読み出しレジスタであ
る。
し、ここではフレーム・トランスファ一方式の固体撮像
素子を示すものであり２２〜２６はそれぞれ１列に配列
された受光素子、２６〜２９は前記受光素子にそれぞれ
接続された転送レジスタ、３０は読み出しレジスタであ
る。
３１．３２は、３０と同じ読み出しレジスタであり、３
３〜４１はそれぞれ１画素分のシフトレジスタであり、
４２はプロセッサである。
３〜４１はそれぞれ１画素分のシフトレジスタであり、
４２はプロセッサである。
第２図の固体撮像素子２１において、受光素子２２〜２
５によシ光電変換された入力画像は、垂直走査周期で転
送レジスタ２６〜２９の中をそれぞれ転送され、１ライ
ンずつ順次、前記読み出しレジスタ３０に転送される。
５によシ光電変換された入力画像は、垂直走査周期で転
送レジスタ２６〜２９の中をそれぞれ転送され、１ライ
ンずつ順次、前記読み出しレジスタ３０に転送される。
読み出しレジスタ３０の中に転送された１ライン分の画
素のデータは、読み出しレジスタ３Ｑが水平走査周期で
転送され、画像信号が走査により１画素づつ出力される
。以上は、フレーム・トランスファ一方式の固体撮像素
子の一般的な構成と動作であるが、本発明においては、
固体撮像素子が、複数の読み出しレジスタを有するもの
であり、第２図においては３０の読み出しレジスタのほ
かに、さらに３１，３２の読み出しレジスタを有し、３
０，３１．３２がそれぞれ、直列に接続されるものであ
る。以上の様な構成を用いる事により、３１の読み出し
レジスタからは、３０の読み出しレジスタの出力より、
１ライン分遅延された画像信号が出力され、３２の読み
出しレジスタからは同様に２ライン分遅延された画像信
号を得る事ができる。
素のデータは、読み出しレジスタ３Ｑが水平走査周期で
転送され、画像信号が走査により１画素づつ出力される
。以上は、フレーム・トランスファ一方式の固体撮像素
子の一般的な構成と動作であるが、本発明においては、
固体撮像素子が、複数の読み出しレジスタを有するもの
であり、第２図においては３０の読み出しレジスタのほ
かに、さらに３１，３２の読み出しレジスタを有し、３
０，３１．３２がそれぞれ、直列に接続されるものであ
る。以上の様な構成を用いる事により、３１の読み出し
レジスタからは、３０の読み出しレジスタの出力より、
１ライン分遅延された画像信号が出力され、３２の読み
出しレジスタからは同様に２ライン分遅延された画像信
号を得る事ができる。
この様にして、近接した３ラインの画像信号が３０〜３
２の読み出しレジスタよシ同時に得る事ができ、この出
力信号を第１図に示した従来例と同様に、３３〜４１で
構成する３×３画素分のシフトレジスタマトリクスに入
力する事により、局所領域データを順次取シ出す事が可
能となシ、該局所領域データについて４２のプロセッサ
で、順次信号処理を行なう事によシ全画面の画像処理を
行なう事ができる。
２の読み出しレジスタよシ同時に得る事ができ、この出
力信号を第１図に示した従来例と同様に、３３〜４１で
構成する３×３画素分のシフトレジスタマトリクスに入
力する事により、局所領域データを順次取シ出す事が可
能となシ、該局所領域データについて４２のプロセッサ
で、順次信号処理を行なう事によシ全画面の画像処理を
行なう事ができる。
以上、本発明においては、局所領域データを取り出す為
に必要となる複数の１ライン分の遅延素子を、固体撮像
素子の読み出しレジスタで構成するものである。ここで
固体撮像素子においては、読み出しレジスタを複数個同
時に集積しても、素子数、チップサイズ等の増加率はほ
とんど無視する事ができ、１チツグ集積化は現状技術レ
ベルにおいて何ら問題はない。
に必要となる複数の１ライン分の遅延素子を、固体撮像
素子の読み出しレジスタで構成するものである。ここで
固体撮像素子においては、読み出しレジスタを複数個同
時に集積しても、素子数、チップサイズ等の増加率はほ
とんど無視する事ができ、１チツグ集積化は現状技術レ
ベルにおいて何ら問題はない。
すなわち、局所領域データを得る為に用いられていた大
量のシフトレジスタを、容易に固体撮像素子の中に集積
する事が可能となり、ハードウェア量を大幅に削減する
事ができ、画像処理装置を簡略化できる。
量のシフトレジスタを、容易に固体撮像素子の中に集積
する事が可能となり、ハードウェア量を大幅に削減する
事ができ、画像処理装置を簡略化できる。
なお、第２図において、固体撮像素子２１は、フレーム
トランスファ方式であったが、ライン・トランスフッ方
式、インターライン・トランスファ方式等の固体撮像素
子を用いても構成できる事はいうまでもない。まだ３３
〜４１のシフトレジスタを、固体撮像素子の中に集積し
うる事は言うまでもない。
トランスファ方式であったが、ライン・トランスフッ方
式、インターライン・トランスファ方式等の固体撮像素
子を用いても構成できる事はいうまでもない。まだ３３
〜４１のシフトレジスタを、固体撮像素子の中に集積し
うる事は言うまでもない。
発明の効果
以上の様に、本発明は複数の読み出しレジスタを有する
固体撮像素子を画像入力手段として用い、前記読み出し
レジスタより、近接したラインの画像データが同時に出
力される事により、局所領域データを得る為に多量に必
要とされていたシフトレジスタを不要とし、固体撮像素
子中に、該機能を容易に集積し、ハードウェア量の少な
い簡略なシステム構成の優れた画像処理装置を実現でき
るものである。
固体撮像素子を画像入力手段として用い、前記読み出し
レジスタより、近接したラインの画像データが同時に出
力される事により、局所領域データを得る為に多量に必
要とされていたシフトレジスタを不要とし、固体撮像素
子中に、該機能を容易に集積し、ハードウェア量の少な
い簡略なシステム構成の優れた画像処理装置を実現でき
るものである。
−第１図は従来の画像処理装置の１実施例の構成図、第
２図は本発明の１実施例による画像処理装置の構成図で
ある。 ２１・・・・・・固体撮像素子、２２〜２６・・・・・
・受光素子、２６〜２９・・・・・・転送レジスタ、３
ｏ〜３２・・・・・・読み出しレジスタ、３３〜４１・
川・・シフトレジスタ、４２・・・・・・プロセッサ。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図
２図は本発明の１実施例による画像処理装置の構成図で
ある。 ２１・・・・・・固体撮像素子、２２〜２６・・・・・
・受光素子、２６〜２９・・・・・・転送レジスタ、３
ｏ〜３２・・・・・・読み出しレジスタ、３３〜４１・
川・・シフトレジスタ、４２・・・・・・プロセッサ。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図
Claims (1)
- 複数の読み出しレジスタを有する固体撮像素子を画像入
力手段として用い、前記固体撮像素子の複数の読み出し
レジスタより、互いに近接した複数ラインの画素の信号
を同時に出力させ、局所領域画像データを得る事を特徴
とする画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59127908A JPS616772A (ja) | 1984-06-21 | 1984-06-21 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59127908A JPS616772A (ja) | 1984-06-21 | 1984-06-21 | 画像処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS616772A true JPS616772A (ja) | 1986-01-13 |
Family
ID=14971629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59127908A Pending JPS616772A (ja) | 1984-06-21 | 1984-06-21 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS616772A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6429066A (en) * | 1987-07-24 | 1989-01-31 | Nippon Chemicon | Image sensor |
-
1984
- 1984-06-21 JP JP59127908A patent/JPS616772A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6429066A (en) * | 1987-07-24 | 1989-01-31 | Nippon Chemicon | Image sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6069351A (en) | Focal plane processor for scaling information from image sensors | |
| Fossum | Architectures for focal plane image processing | |
| TWI501641B (zh) | 具有寬廣動態範圍的影像感測器及用於增加影像感測器之動態範圍的方法 | |
| JP2010136413A (ja) | 高速視覚センサ装置 | |
| JP2002314062A (ja) | 固体撮像装置および撮像システム | |
| CN101019413A (zh) | 成像器中的双面板像素读出 | |
| US5926215A (en) | Fast readout of a color image sensor | |
| US20010050330A1 (en) | Methods and circuits for intrinsic processing of image data within image sensing devices | |
| JPH10285472A (ja) | 固体撮像素子 | |
| EP3313069B1 (en) | Image sensor, control method, and electronic device | |
| JP4335537B2 (ja) | 並列データ処理のためのデバイス、及び当該デバイスを有するカメラシステム | |
| JP3834113B2 (ja) | 高速視覚センサ装置 | |
| JPS616772A (ja) | 画像処理装置 | |
| Osman et al. | Optimization of processor architecture for image edge detection filter | |
| CN116055905B (zh) | 图像传感器、摄像模组及电子设备 | |
| Abbo et al. | A programmable smart-camera architecture | |
| JP2793867B2 (ja) | 固体撮像装置 | |
| JPS61153784A (ja) | 画像処理装置 | |
| Schmitz et al. | A programmable vision chip with pixel-neighborhood level parallel processing | |
| Yamashita et al. | A CMOS imager with a programmable bit-serial column-parallel SIMD/MIMD processor | |
| JP2003018465A (ja) | 撮像装置および撮像システム | |
| JP4426666B2 (ja) | 固体撮像素子の画素データ転送方法 | |
| JP3972645B2 (ja) | 固体撮像素子 | |
| JP2002199281A (ja) | 画像処理装置 | |
| Gallagher | Vision systems for quality control |