JPS6167893A - 表示素子駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、表示素子駆動回路に関し、より具体的には、
液晶・ＥＬ等容量性を示す表示素子の駆動に用いること
ができる表示素子駆動回路に関する。

従来の技術 近年、各種機器のエレクトロニクス化に伴い、ＣＲＴに
変わる液晶等のフラットディスプレイの出現が待望され
ている。まず、液晶を例にとって従来の表示素子駆動回
路について説明する。第１図は０行ｍ列の液晶ドツトマ
トリクスパネルを示す。第１図に示すように、液晶素子
は、等動的には、ロウ側及びコラム側に接続された容量
素子と考えることができる。

第２図は、従来の駆動回路の基本構成のなかの、第１行
に接続する部分を示す回路図である。第２図において、
１−ａ　、　１−ｂ　、　１−ｃ　、　１−ｄは、ロウ
側の′；ＪＸ１のトランスファゲート（以下これをＴＧ
ｌｒと示す。）であり、その各入力端子は液晶駆動電圧
Ｖｏ　、Ｖｓ　、Ｖ墓、Ｖ４に接続しである。２−ａ　
、　２−ｂはロウ側の第２のトランスファゲート（以下
これをＴＧ２ｒと示す。）であり、その出力端子は液晶
素子ＬＣ１−１に接続しである。

また、３及び４は、それぞれゲートＴＧ１ｒ、ＴＧ２ｒ
を選択的に開閉するためのデータセレクタ回路（以下こ
れを、それぞれＤＳｌｒ　、ＤＳ２ｒとする。）である
。５−ａ　、　５−ｂ　、　５−ｃ　、　５−ｄはコラ
ム側の第１のトランスファゲート（以下、これをＴＧｌ
ｃとする。）であり、その入力端子はそれぞれ液晶駆動
電圧ＶＯ、Ｖｓ　、　Ｖ２　。

Ｖａに接続しである。６−ａ　、　６−ｂ　、　６−ｃ
　。

６−ｄ　、　６−ｅ　、　６−ｆは、それぞれコラム側
の第２のトランスファゲート（以下これをＴＧ２ｃとす
る。）であり、ゲート６−ａ、６−ｂの出力端子は第１
行第１列の液晶素子ＬＣ１−１に、ゲート６−Ｃ，６−
ｄの出力端子は第１行第２列の液晶素子ＬＣ１−２に、
ゲート６−ｅ　、６−ｆの出力端子は第１行第ｍ列の液
晶素子ＬＣ１−＃１にそれぞれ接続しである。また、７
及び８−ａ、８−ｂ　、　３−ｃは、ぞれぞれゲートＴ
Ｇ１ｃ　、ＴＧ２Ｃを開閉するためのデータセレクタ回
路（以下これを、それぞれＤＳｌｃ　、０８２ｃとづ−
る。）である。Ｖｏ　、Ｖｔ　、Ｖ２　、Ｖａ　、Ｖ４
　、Ｖｓは液晶の駆動電圧源であり、液晶素子の両側に
１ｖｏ−Ｖｓｌの電圧が印加された場合にだけ、液晶素
子が表示を行なうように設定されている。

第３図に液晶駆動電圧の波形例を示す。第３図（ａ　）
はロウ側駆動電圧波形、同図（ｂ）はコラム側駆動電圧
波形、同図（Ｃ）は液晶素子の両側に加わる電圧波形で
ある。同図（Ｃ，）に示すように液晶やＥＬは一般に、
素子の寿命を伸ばし且つ輝度の低下を防ぐため、交流で
駆動Ｊ−るのが四通である。

ゲートＴＧ１ｒ　、ＴＧｌｃは、液晶素子に加わる交流
電圧の極性を切り換えるためのトランスファゲートであ
り、その極性は、データセレクタ回路ＤＳ１ｒ　、ＤＳ
ｌｃにより選択・決定される。

つまり、ゲート１−ａ又は同１−ｂの選択及びゲート５
−’ａ又は同５−ｂの選択は、液晶駆動電圧のうちＶｏ
又は■５を選択することを意味し、ゲート１−ｃ又は同
１−ｄの選択は、Ｖｔ又は■４を選択することを意味し
、ゲート５−ｃ又は同５−ｄの選択は、ｖ２又はＶａを
選択することを意味する。またゲートＴＧ２ｒ　、ＴＧ
２Ｇは、液晶素子の表示・非表示を切り換えるためのト
ランスファゲートであり、データセレクタ回路０８２ｒ
。

ＤＳ２ｃによりそのゲート開閉が制御される。

発明が解決しようとする問題点 第４図に駆動電圧源からみた第２図の回路の等価回路を
示す。第４図において、９はロウ側駆動電圧源、１０は
ＴＧｌｒの等価抵抗ＲＴ（）ｌｒ　’　”はＴＧ２ｒの
等価抵抗ＲＴＧ２ｒ　　、１２は液晶の等価容ｔ２）Ｃ
，１３はＴＧ２ｃの等価抵抗ＲＴＧ２ｏ、１４はＴＧｌ
ｃの等価抵抗ＲＴｏ１ｏ、１５はコラム側駆動電圧源で
ある。第４図より明らかなように、第２図のような回路
構成では、液晶に加わる電圧は、τ＝　（ＲＴ（）ｌｒ
　＋ＲＴ（）２ｒ　＋”ＴＧ２Ｃ＋ＲＴ（）ｌｃ　）　
−Ｃ の時定数で歪を生じ、これが原因で液晶の表示品質の低
下をまねく。また、ＲＴｏｌｒ、ＲＴｏ２ｒ。

ＲＴｏ２ｏ、ＲＴｏ□。　を小さくしようとすれば、普
通、トランスファゲートを構成するトランジスタのサイ
ズを大きくする必要があるため、駆動回路のサイズが大
きくなり、その結果信頼性の低下をまねくという欠点を
有している。

本発明の目的は、僅かな部品の追加で、駆動回路の信頼
性を向上させ、更に、表示素子の表示品質を向上させ得
る表示素子駆動回路を提供することである。

問題点を解決するための手段 本発明の表示素子駆動回路は、ゲート開閉信°号の作用
下に種々の所定駆動電圧の一つを通す第１のトランスフ
ァゲート、及び、表示・非表示を選択すべく当該第１の
トランスファゲートの出力を表示素子に選択的に印加す
る第２のトランスファゲートを具備する表示素子駆動回
路であって、当該第１のトランスフ１ゲートの出力端子
がバッファ回路を介して第２のトランスファゲートの入
力端子に接続することを特徴とする。

実施例 以下、本発明の一実施例について液晶を例にとって図面
を参照しながら説明する。

第５図は本発明の一実施例における駆動回路の基本構成
のうち第１行に接続する部分を示す回路図である。第５
図において、１−ａ、１−１１．１−ｃ、１−ｄはＴＧ
ｌｒであり、その入力端子はそれぞれ電圧Ｖｏ　、Ｖｓ
　、Ｖ＋　、Ｖ４に接続しである。２−ａ　、　２−ｂ
はＴＧ２ｒであり、その出力端子は第１行第１列の液晶
素子ＬＣ１−１に接続しである。また、３及び４はそれ
ぞれ、ゲートＴＧ１ｒ　、ＴＧ２ｒを開閉するための制
御信号を発生するデータセレクタ回路ＤＳ１ｒ　、ＤＳ
２ｒである。！５−ａ　、　５−ｂ　、　５−ｃ　、　
５−ｄ　＜；ｌ”　−トＴＧ１Ｃであり、その入力端子
はそれぞれ電圧Ｖｏ　、Ｖｓ　、Ｖ２　、Ｖ３に接続し
である。６−ａ。

６−ｂ　、　６−ｃ　、　６−ｄ　、　６−ｅ　、　６
−ｆはゲートＴＧ２０であり、ゲート６−ａ、６−ｂの
出力端子は第１行第１列の液晶素子ＬＣ１−１に、ゲー
ト６−ｃ　、　６−ｄの出力端子は第１行第２列の液晶
素子ＬＣＩ−２に、ゲート６−ｅ　、　６−ｆ　（７）
出力端子は第１行第ｍ列の液晶素子ＬＣ１−ｍにぞれぞ
れ接続しである。また７及び８−ａ、８−ｂ、８−Ｃは
それぞれ、ゲートＴＧ１ｃ　、ＴＧ２Ｃを開閉するため
の制御信号を発生ずるデータセレクタ回路ＤＳ１ｃ　、
ＤＳ２ｃであり、１６，１７，１８．１９はバッファア
ンプである。

第６図は、液晶素子からみた第５図の回路の等価回路で
ある。第６図において、２０はロウ側駆動ｆｆｉ圧源、
２１はゲートＴＧ２ｒの等価抵抗ＲＴＧ２ｒ　　、２２
は液晶の等価容ｆｆ１ｃ、２３はゲートＴＧ２ｃの等価
抵抗ＲＴＧ２ｏ１２４はコラム側の駆動電圧源である。

第６図より明らかなように、第５図のように、ゲートＴ
ＧＩ　（ＴＧｌｃとＴＧｌｒ）とゲートＴＧ２　（ＴＧ
２ｃとＴＧ２ｒ　）の間にバッファアンプを挿入したと
きの液晶の駆ｆｌＪ電圧の時定数は、？：””　ＲＴＧ
２ｒ　十ＲＴＧ２ｃ　”　０であり、従来回路に比べて
小さくなっており、そのため液晶の表示品質を向上させ
ることが可能となる。また、ゲートＴＧ１ｒ　、ＴＧｌ
ｃに関しては、等価抵抗が大きくても液晶層ｖＪ電圧の
歪には関係しないので、ゲートＴＧ１ｒ　、ＴＧｌｃを
構成するトランジスタのサイズを十分小さくできる。

発明の効果 以上の説明から明らかなように、第１のトランスファゲ
ートと第２のトランスファゲートの間にバッファアンプ
を挿入することにより、表示素子の表示品質が向上する
という優れた効果が得られる。また、第１のトランスフ
ァゲートの等価抵抗を大きくしても、表示品質には影響
を及ぼさないので、第１のトランスフ１ゲートを構成す
るトランジスタのサイズを十分小さくできる。更にその
効果により、回路の信頼性を向上させ、値段を安くでき
るという効果が得られる。

【図面の簡単な説明】

第１図は０行ｍ列の液晶ドツトマトリクスパネルを示す
図、第２図は従来の駆動回路の基本構成図、Ｎ３図は液
晶駆動電圧波形の一例を示す波形図、第４図は第３図の
等価回路図、第５図は本発明の一実施例における駆動回
路の基本構成図、第６図は第５図の等価回路図である。 １−ａ　、　１−ｂ　、　１−ｃ　、　１−ｄ−トラン
スファゲート（ＴＧｌｒ）　　２−ａ、２−ｂ−ｈ−ｙ
ンスフｐゲート（ＴＧ２ｒ　）　　５−ａ　、　５−ｂ
　、　５−ｃ　、　５−ｄ　・ｔ−ランスファゲート（
ＴＧｌｃ　）　　６−ａ　、　６−ｂ　、　６−ｃ　。

Claims (2)

【特許請求の範囲】
1. （１）ゲート開閉信号の作用下に種々の所定駆動電圧の
   一つを通す第１のトランスファゲート、及び、表示・非
   表示を選択すべく当該第１のトランスファゲートの出力
   を表示素子に選択的に印加する第２のトランスファゲー
   トを具備する表示素子駆動回路であって、当該第１のト
   ランスファゲートの出力端子がバッファ回路を介して第
   ２のトランスファゲートの入力端子に接続することを特
   徴とする表示素子駆動回路。
2. （２）当該表示素子が容量性であることを特徴とする特
   許請求の範囲第（１）項に記載の表示素子駆動回路。