JPS616911A - 可変利得制御回路 - Google Patents
可変利得制御回路Info
- Publication number
- JPS616911A JPS616911A JP12785184A JP12785184A JPS616911A JP S616911 A JPS616911 A JP S616911A JP 12785184 A JP12785184 A JP 12785184A JP 12785184 A JP12785184 A JP 12785184A JP S616911 A JPS616911 A JP S616911A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- gain control
- base
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/0082—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using bipolar transistor-type devices
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は可変利得制御回路に関する。
可変利得制御回路としては、従来よシ種々様様な回路が
考えられている。
考えられている。
第３図はその一例を示すものである。第３図において、
Ｑ＋ｔ ＊ Ｑｔ＊は利得制御用のトランジスタ、Ｖｌ
ｌは定電圧源、Ｖｌ鵞は利得制御用の可変電圧源である
。Ｉｌｌは信号源である。Ｄｌｌはダイオード、Ｑ１３
はトランジスタでアシ、これらは入力側のカレントミラ
ー回路を成す。Ｉｈｚはダイオード、Ｑ１４はトランジ
スタであシ、これらは出力側のカレントミラー回路を成
す。
Ｑ＋ｔ ＊ Ｑｔ＊は利得制御用のトランジスタ、Ｖｌ
ｌは定電圧源、Ｖｌ鵞は利得制御用の可変電圧源である
。Ｉｌｌは信号源である。Ｄｌｌはダイオード、Ｑ１３
はトランジスタでアシ、これらは入力側のカレントミラ
ー回路を成す。Ｉｈｚはダイオード、Ｑ１４はトランジ
スタであシ、これらは出力側のカレントミラー回路を成
す。
ＯＵＴは出力端子、ｖｃｃは電源である。
上記回路は、可変電圧源ＶｔＺから出力される利得制御
電圧を変化させることにより、トランジスタＱ１４に流
れる信号電流の大きさを変えるようになっている。この
回路は、出力歪は小さいが、電源■ｃｃとアースとの間
に直列に挿入される素子数が多いので、低電圧駆動が難
しいという問題を有する。特に、近年、低電圧駆動型の
集積回路が望まれるようになっておシ、このような状況
下においては、上記回路は非常に使いづらいものとなっ
ている。
電圧を変化させることにより、トランジスタＱ１４に流
れる信号電流の大きさを変えるようになっている。この
回路は、出力歪は小さいが、電源■ｃｃとアースとの間
に直列に挿入される素子数が多いので、低電圧駆動が難
しいという問題を有する。特に、近年、低電圧駆動型の
集積回路が望まれるようになっておシ、このような状況
下においては、上記回路は非常に使いづらいものとなっ
ている。
第４図は従来の可変利得制御回路の他の例を示す回路図
である。
である。
第４図において、Ｑ１４ ＋ Ｑｔｓはトランジスタ、
Ｒ１１ｒ Ｒ＋ｚは抵抗であシ、これらはカレントミラ
ー回路を成す。Ｔ１２は利得制御用の可変電流源である
。
Ｒ１１ｒ Ｒ＋ｚは抵抗であシ、これらはカレントミラ
ー回路を成す。Ｔ１２は利得制御用の可変電流源である
。
上記回路は可変電流源１１２から出力される利得制御電
流の大きさを変化させることによシ、トランジスタ（Ｊ
＋ｓに流れる信号電流を変えている。どの回路は比較的
低い電圧で駆動することができる。しかし、利得制御電
流によってトランジスタＱ、ｓを流れる直流電流を制御
すると、カレントミラー回路の伝達特性が非直線的とな
り、出力歪が生じる。
流の大きさを変化させることによシ、トランジスタ（Ｊ
＋ｓに流れる信号電流を変えている。どの回路は比較的
低い電圧で駆動することができる。しかし、利得制御電
流によってトランジスタＱ、ｓを流れる直流電流を制御
すると、カレントミラー回路の伝達特性が非直線的とな
り、出力歪が生じる。
この発明は上記の事情に対処すべくなされたもので、低
電圧駆動が可能で、しかも出力歪が小さい可変利得制御
回路を提供することを目的とする。
電圧駆動が可能で、しかも出力歪が小さい可変利得制御
回路を提供することを目的とする。
この発明は、カレントミラー回路におけるダイオード接
続のトランジスタ（つ−！シ、入力側トランジスタ）の
ベースとコレクタとの間に抵抗を挿入する。また、利得
制御を受けるべき利得制御信号を上記カレントミラー回
路の入力側トランジスタのコレクタと出力側トランジス
タのベースとの共通接続点に入力し、その利得制御出力
を出力側トランジスタのコレクタよシ得る。
続のトランジスタ（つ−！シ、入力側トランジスタ）の
ベースとコレクタとの間に抵抗を挿入する。また、利得
制御を受けるべき利得制御信号を上記カレントミラー回
路の入力側トランジスタのコレクタと出力側トランジス
タのベースとの共通接続点に入力し、その利得制御出力
を出力側トランジスタのコレクタよシ得る。
このような構成において、上記抵抗と上記入力側トラン
ジスタのベースとの共通接続点に可変電流源を接続する
。そして、この可変電流ｆの出力電流を利得制御電流と
してその値を変えることにより、上記抵抗の両端電圧を
変え、カレントミラー比（利得）を変えるものである。
ジスタのベースとの共通接続点に可変電流源を接続する
。そして、この可変電流ｆの出力電流を利得制御電流と
してその値を変えることにより、上記抵抗の両端電圧を
変え、カレントミラー比（利得）を変えるものである。
このような構成によれば、上記２つのトランジスタのベ
ース電流を無視すれば、上記抵抗に流れる電流は利得制
御電流だけとなる。したがって、上記利得を定数にする
ことができ、出力歪の発生を防止できる。
ース電流を無視すれば、上記抵抗に流れる電流は利得制
御電流だけとなる。したがって、上記利得を定数にする
ことができ、出力歪の発生を防止できる。
以下、図面を参照してこの発明の実施例を詳細に説明す
る。
る。
第１図はこの発明の一実施例を示す回路図である。
図において、トランジスタＱ２１ Ｊ Ｑ２２のエミ７
夕は共通に電源ｖｃｃに接続されている。トランジスタ
Ｑ２２のベースハトランジスタＱ２１のコレクタに接続
されている。トランジスタＱ２１のコレクタとベース間
には抵抗Ｒ２１が挿入されている。トランジスタＱ２１
のベースと抵抗Ｒ２１との共通接続点には、利得制御用
の可変電流源Ｉ２１が接続されている。トランジスタＱ
２２のベースとトランジスタＱ２１のコレクタの共通接
続点には信号電流源Ｉ２２が接続されている。トランジ
スタＱ２２のコレクタには出力端子ＯＵＴが設けられて
いる。
夕は共通に電源ｖｃｃに接続されている。トランジスタ
Ｑ２２のベースハトランジスタＱ２１のコレクタに接続
されている。トランジスタＱ２１のコレクタとベース間
には抵抗Ｒ２１が挿入されている。トランジスタＱ２１
のベースと抵抗Ｒ２１との共通接続点には、利得制御用
の可変電流源Ｉ２１が接続されている。トランジスタＱ
２２のベースとトランジスタＱ２１のコレクタの共通接
続点には信号電流源Ｉ２２が接続されている。トランジ
スタＱ２２のコレクタには出力端子ＯＵＴが設けられて
いる。
上記構成において動作を説明する。なお、以下の説明で
は、抵抗Ｒ２１の符号や電流源■！１゜１２２の符号は
その抵抗値や電流値を示すものとする。
は、抵抗Ｒ２１の符号や電流源■！１゜１２２の符号は
その抵抗値や電流値を示すものとする。
信号電流源１ｔ２かも出力される利得制御を受けるべき
被利得制御電流Ｉ、１はトランジスタＱ！＋のコレクタ
とトランジスタＱ２２のベースの共通接続点に入力され
る。そして、その利得制御出力はトランジスタＣｈｘの
コレクタよシ出力端子ＯＵＴに導びかれる。
被利得制御電流Ｉ、１はトランジスタＱ！＋のコレクタ
とトランジスタＱ２２のベースの共通接続点に入力され
る。そして、その利得制御出力はトランジスタＣｈｘの
コレクタよシ出力端子ＯＵＴに導びかれる。
トランジスタＱｃ＋ ＋ Ｑｚ２はカレントミラー回路
を構成する。トランジスタＱ！Ｉはその入力側のトラン
ジスタ、つまりダイオード接続のトランジスタであシ、
トランジスタＱ０は出力側のトランジスタである。
を構成する。トランジスタＱ！Ｉはその入力側のトラン
ジスタ、つまりダイオード接続のトランジスタであシ、
トランジスタＱ０は出力側のトランジスタである。
このカレントミラー回路のカレントミラー比、言い換え
れば、可変利得制御回路の利得Ｇは抵抗Ｒ２１の両端電
圧を変えることによって変えられる。トランジスタＣｈ
１＋ Ｑ！□のベース電流は小さいから、無視すること
ができる。したがって、理想的には、抵抗Ｒ２１に流れ
る電流は可変電流源Ｉ、ｌの出力電流■２１だけとなる
。これによシ、抵抗Ｒ２１の両端電圧は定数となる。し
たがって、利得Ｇも定数となシ、出力歪は発生しない。
れば、可変利得制御回路の利得Ｇは抵抗Ｒ２１の両端電
圧を変えることによって変えられる。トランジスタＣｈ
１＋ Ｑ！□のベース電流は小さいから、無視すること
ができる。したがって、理想的には、抵抗Ｒ２１に流れ
る電流は可変電流源Ｉ、ｌの出力電流■２１だけとなる
。これによシ、抵抗Ｒ２１の両端電圧は定数となる。し
たがって、利得Ｇも定数となシ、出力歪は発生しない。
利得Ｇは可変電流源ｉｚｔの出力電流Ｉ２１を利得制御
電流としてその値を変えることにより変えられる。
電流としてその値を変えることにより変えられる。
ここで、利得Ｇを求めてみる。トランジスタ（ｈｔ ）
Ｑ２２０ベース電位はそれぞれ、と表わされる。また
、ベース電位■Ｉ’ｘ＊は次のようにも表わされる。
Ｑ２２０ベース電位はそれぞれ、と表わされる。また
、ベース電位■Ｉ’ｘ＊は次のようにも表わされる。
ｖＢ２２ ”” ｖＲ２１’２１ ’ Ｒ２１””・・
”・（３）上式において、工８はトランジスタ（ｈｔ
＋ （ｈｚのベース・エミッタ間逆方向飽和電流であシ
、”ＯＵＴは端子ＯＵＴから出力される電流である。ま
た、■、は次式（４）で表わされる。
”・（３）上式において、工８はトランジスタ（ｈｔ
＋ （ｈｚのベース・エミッタ間逆方向飽和電流であシ
、”ＯＵＴは端子ＯＵＴから出力される電流である。ま
た、■、は次式（４）で表わされる。
但し、ｋ：デルノマン定数
Ｔ：絶対温度
ｑ：′ｉｔ子の電荷
式（１）を式（３）に代入した結果と式（２）から次の
関係が求する。
関係が求する。
式（５）を変形すると、
となる。式（６）を変形すると、
となる。しだがって、利得Ｇは次式で表わされる。
式（９）から明らかなように、利得Ｇは被利得制御電流
Ｉ２２を含まず、抵抗Ｒ２１、利得制御電流Ｉ２ｈ定数
ｖＴによって決まる定数となっている。
Ｉ２２を含まず、抵抗Ｒ２１、利得制御電流Ｉ２ｈ定数
ｖＴによって決まる定数となっている。
したがって、カレントミラー回路の伝達特性は直線性を
示し、出力歪は生じない。利得Ｇは利得制御電流ｈｌに
よって変えられ、−例として利得制御電流Ｉ２１をＯに
すると、利得Ｇは１となシ、出力電流工。Ｕ、は被利得
制御電流と同じ大きさになる。
示し、出力歪は生じない。利得Ｇは利得制御電流ｈｌに
よって変えられ、−例として利得制御電流Ｉ２１をＯに
すると、利得Ｇは１となシ、出力電流工。Ｕ、は被利得
制御電流と同じ大きさになる。
まだ、第１図の構成の場合、電源ｖｃｃとアース間に直
列接続されて挿入される素子数が少ないので、低電圧駆
動が可能である。具体的には、Ｖｃｃキ０８ｖでも駆動
可能なことが実験により確かめられている。
列接続されて挿入される素子数が少ないので、低電圧駆
動が可能である。具体的には、Ｖｃｃキ０８ｖでも駆動
可能なことが実験により確かめられている。
上記実施例では、トランジスタＱ２＋ ＋ （ｈ２とし
てｐＮＰ ）ランジスタを用いる場合を説明しだが、第
２図に示すようにＮＰＮ ）ランジスタを用いてもよい
ことは勿論である。なお、第２図において、先の第１図
に示す素子と同一機能を果す素子には同一符号を示す。
てｐＮＰ ）ランジスタを用いる場合を説明しだが、第
２図に示すようにＮＰＮ ）ランジスタを用いてもよい
ことは勿論である。なお、第２図において、先の第１図
に示す素子と同一機能を果す素子には同一符号を示す。
また、第２図では、出力側のトランジスタを複数にし、
複数の出力を得ることができるように構成しである。図
には、トランジスタＱ２２〜Ｑ２４という共通ベースを
もつ３つのトランジスタを設ける場合を代表として示す
。ＯＵＴ、〜０ＵＴ２は各トランジスタロ２□〜Ｑ２４
毎に設けられる出力端子である。
複数の出力を得ることができるように構成しである。図
には、トランジスタＱ２２〜Ｑ２４という共通ベースを
もつ３つのトランジスタを設ける場合を代表として示す
。ＯＵＴ、〜０ＵＴ２は各トランジスタロ２□〜Ｑ２４
毎に設けられる出力端子である。
このようにこの発明によれば、低電圧駆動が可能で、し
かも出力歪も小さい可変利得制御回路を提供することが
できる。
かも出力歪も小さい可変利得制御回路を提供することが
できる。
第１図はこの発明の一実施例を示す回路図、第２図は同
じく他の実施例を示す回路図、第３図は従来の可変利得
制御回路の一例を示す回路図、第４図は同じく他の例を
示す回路図である。 Ｑ２１〜（ｈ４・・・トランジスタ、Ｒ２１・・・抵抗
、Ｉ２＋・・・可変電流源、Ｉ２２・・・信号電流源、
ＯＵＴ・・・出力端、ｖｃｃ・・・電源。 出Ａ１１１人代理人 弁理士 鈴 江 武 彦第１図 第２図
じく他の実施例を示す回路図、第３図は従来の可変利得
制御回路の一例を示す回路図、第４図は同じく他の例を
示す回路図である。 Ｑ２１〜（ｈ４・・・トランジスタ、Ｒ２１・・・抵抗
、Ｉ２＋・・・可変電流源、Ｉ２２・・・信号電流源、
ＯＵＴ・・・出力端、ｖｃｃ・・・電源。 出Ａ１１１人代理人 弁理士 鈴 江 武 彦第１図 第２図
Claims (1)
- 【特許請求の範囲】 エミッタが基準電位点側に接続される第１のトランジス
タと、 エミッタが上記基準電位点側に接続され、ベースが上記
第１のトランジスタのコレクタに接続される第２のトラ
ンジスタと、 上記第１のトランジスタのベースとコレクタの間に挿入
される抵抗と、 この抵抗と上記第１のトランジスタのベースとの共通接
続点に接続され、利得制御用の電流を出力する可変電流
源とを具備し、 上記第１のトランジスタのコレクタと上記第２のトラン
ジスタのベースとの共通接続点より被利得制御信号を入
力し、その利得制御出力を上記第２のトランジスタのコ
レクタより取り出すように構成されていることを特徴と
する可変利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12785184A JPS616911A (ja) | 1984-06-21 | 1984-06-21 | 可変利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12785184A JPS616911A (ja) | 1984-06-21 | 1984-06-21 | 可変利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS616911A true JPS616911A (ja) | 1986-01-13 |
| JPH0318766B2 JPH0318766B2 (ja) | 1991-03-13 |
Family
ID=14970233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12785184A Granted JPS616911A (ja) | 1984-06-21 | 1984-06-21 | 可変利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS616911A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5547715A (en) * | 1978-09-30 | 1980-04-04 | Toshiba Corp | Gain control amplifier |
-
1984
- 1984-06-21 JP JP12785184A patent/JPS616911A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5547715A (en) * | 1978-09-30 | 1980-04-04 | Toshiba Corp | Gain control amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0318766B2 (ja) | 1991-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
| US4119869A (en) | Constant current circuit | |
| US4339677A (en) | Electrically variable impedance circuit with feedback compensation | |
| US5323120A (en) | High swing operational transconductance amplifier | |
| US5315176A (en) | Differential ECL circuit | |
| US4219781A (en) | Transistor amplifier circuit | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| US5164658A (en) | Current transfer circuit | |
| JP2869664B2 (ja) | 電流増幅器 | |
| US5172017A (en) | Integrated circuit arrangement including a differential amplifier which generates a constant output voltage over a large temperature range | |
| US4928073A (en) | DC amplifier | |
| KR920010238B1 (ko) | 증폭회로 | |
| US4237426A (en) | Transistor amplifier | |
| JPH1124769A (ja) | 定電流回路 | |
| US5124586A (en) | Impedance multiplier | |
| JPS6252486B2 (ja) | ||
| JPS616911A (ja) | 可変利得制御回路 | |
| US6166529A (en) | Voltage-current conversion circuit | |
| JPS6167307A (ja) | 差動増幅器 | |
| JPH01149520A (ja) | 半導体集積回路装置 | |
| JPH0151207B2 (ja) | ||
| JP3415221B2 (ja) | 電流増幅回路 | |
| JP2996551B2 (ja) | カレントミラー回路装置 | |
| JPS58154911A (ja) | 利得制御増幅器 | |
| JPS60212023A (ja) | ヒステリシスコンパレ−タ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |