JPS616931A - Ａ−ｄ変換方法およびａ−ｄ変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

（産業上の利用分野） 本発明はＡ−Ｄ変換方法およびＡ−Ｄ変換器に関するも
のである。 〔従来の技術〕 従来のＡ−Ｄ変換器は、しきい値をこえたか否かに応じ
てオン／オフ領域または飽和領域で動作するトランジス
タを含む比較回路をしきい値回路として通常布η″る。 飽和領域にある時に動作する］〜ランジスタにおける遅
延効果のために、それらのＡ−Ｄ変換器ｔまデジタル化
すべきアナログ信号の最高周波数の限界を定めるが、そ
れはしばしば受は容いれることができない。 Ａ−Ｄ変換器はかなり広い周波数帯で通常動作せねばな
らず、その周波数帯内に、デジタル化Ｊべきアナログ信
号が含まれる。複雑な入カインピ−ダンスのために、従
来のＡ−Ｄ変換器に用いられるしきい値回路に周波数に
依存するスイッチングしきい値が存在するから、デジタ
ル化の粘度がどくに処理可能な上限周波数範囲において
低下覆る。さらに、変換すべきアナログ信号は、デジタ
ル化を正しく確実に行うために、最低限パワーを有する
ものでなければならない。 〔発明が解決しようとする問題点〕 本発明は、そのような制約を解消し、とくに、変換すべ
ぎアナログ信号のパワーを独立させ、従来のＡ−Ｄ変換
器を用いて可能である周波数より高い周波数のアナログ
信号を変換できるという問題を基にして行われたもので
ある。 〔問題点を解決する手段〕 本発明は、必要な量子化分解能に依存する数のしきい値
回路を有し、それらのしきい値回路の入力端にはデジタ
ル化寸べきアナログ信号が与えられ、デジタル化された
信号がそれらのしきい値回路の出力端に得られ、しきい
値回路の入力端子（こ変調回路が接続され、その変調回
路においてはデジタル化すべきアナログ信号が一定周波
数の搬送波を振幅変調づる。 本発明のＡ−Ｄ変換器のしきい値回路は変換すべきアナ
ログ信号にＪ：り直接に作用されず、アナログ信号にＪ
：り振幅変調された搬送周波数により作用させられるた
めに、しきい値回路は一定周波数で動作させられる。し
たがって、変換粘度がしきい値回路の周波数に依存する
挙動により影響されることはない。しきい値回路へ与え
られるパワーはアナログ信号によりもはや決定されず、
搬送波の周波数により決定される。それのパワーは何ら
問題なしに設定できる。 とくに好適な態様においては、しきい値回路はダイオー
ド回路によって構成される。しきい値回路にダイオード
回路網が使用される場合は、とくに高い周波数を使用で
きる。ショク１へキイダイＡ−ド、ｐ−１−ｎダイオ゛
−ドなどのようなある種のダイオードを使用するとギガ
ヘルツの範囲まで取り扱える。 本発明の別の実施例においては、アナログ信号の振幅変
調された高周波信号への変換はとくに有利て゛ある。こ
の実施例では、個々のしきい値回路の出力において直流
電圧成分を分＠するために、各しきい圃回路の出力端子
と、それに続くメモリの間にコンデンサが公知の態様で
使用される。それらの大きさは変化する。振幅変調され
た高周波信号を変換するために本発明を使用ｔ！ず、そ
の代りに、変換すべぎアナログ信号に直接作用づるしき
い値回路を使用するものとすると、ある特定のしきい値
をこえたことは、それがこえられている時間中は個々の
メモリの入力端子において示されず、アナログ信号があ
る向きまたは他の向きにそのしきい値をこえた時だけ、
その旧に生ずる微分パルスにＪ二りそれが示される。ア
ナログ信ＢにＪ：り振幅変調された高周波信号を使用Ｊ
ることにより、ある特定のしきい値をこえたことを、そ
のしきい値をこえている間中、特定のコンデンサの出力
側、づなわち、特定のメモリの入力端子に指示し続けさ
せることができる。 本発明のＡ　−Ｄ変換方法においては、１般送周波数信
号がデジタル化すべきアナログ信号により振幅変調し、
変調された搬送周波数信号を振幅に関して重みづける。 このために、必要な吊子化きざみに依存ザる数の振幅レ
ベルをｈする搬送周波数信号の周波数で基準信号を発生
する。変調された搬送周波数信号の振幅を基準信号の個
々の振幅レベルと比較し、両者が等しい時は第１の２進
論理値（たとえば［Ｏ」）を割当−Ｃ１両者が等しくな
ければ第２の２進論理値（たどえば「１」）を割当てる
。 本発明の本発明の重要な原理は、デジタル化Ｊべぎアブ
ログ信号により振幅変調された搬送周波数信号を、それ
ど同じ周波数を有し、必要なビット分解能に対応する数
のレベルに振幅が分

【Ｊられて、同じ位相位置または逆
の位相位置にあるｌ　ｔｌｌｆ搬送周波数信号と比較す
る。その比較は全てのレベルについて同時に行われる。 振幅変調された搬送周波数信号ど↓４準搬送周波数信号
が同じ振幅を有するレベルにおいては、逆位相位置が使
用される時に完全にＩ消しが行われ、同じ位相位置が用
いられる時に疑似打消しが行われる。各拐消しくま、デ
ジタル化すべきアナログ信号の振幅値の瞬時位置に対し
てかなり鋭い基準となることが判明している。 本発明の別の実施例において、他の搬送周波数信号の振
幅変調を行うデジタル化すべきアブ−ログ信号の位相位
置とは逆の位相位置を右するデジタル化づべきアナログ
信号で基準搬送周波数イ言号も振幅変調される時に、Ａ
−Ｄ変換のとくに高（Ｘ分解能を達成できる。これによ
って、行われるデジタル化の鋭さが２１８となる。 振幅変調された搬送周波数信号が基準搬送周波数として
用いられる場合に、振幅変調され１こ２つの搬送周波数
信号も、同じ位相位置また（よ逆の位相位置において互
いに比較できる。比較づべき２つの搬送周波数信号の位
相位置が互（Ｘに逆の時には、振幅比較回路のための零
検出器こして機能１−る増幅器を使用すると右利である
１、それらの増幅器は、たとえば論理値「０」を割当て
ることｈ＜できる零値を有することにより、比較づべき
２つの搬送周波数信号を相互に打開すことを示づ。比申
交すべき２つの搬送周波数信号の位相位置が同じ場合に
は、個々の増幅器比較回路のために差動増幅器を使用ず
べぎであり、そうすると有利である。 それらの比較回路は、比較づ゛べき２つの搬送１？１波
数信号の振幅が同じである時出力端子に零値信号を生ず
ることもぐきるから、それらの比較器に、１打消し指示
器（疑似打消し）として機能する。 Ａ−Ｄ変換器のために使用される振幅比較回路の数は、
必要な量子化ぎざみ、すなわちピッ１〜分解能依存する
。とくに、比較的少数の並列動作振幅比較回路が使用さ
れる揚台に、比較すべき２つの搬送周波数信号の同一の
振幅、またはそれらの相互打ち消しは、１つの比較段に
正確には起らず、２つの比較段の間に起る。そうすると
、次の比較段には正確な打ち涜しまたは疑似打ち消しは
行われず、零以外の出力信号が生ずる。その出力信号の
レベルはデジタル化の分解能、Ｊなわち、使用される比
較段の数に依存する。それらの場合にアナログ信号を完
全にデジタル化り′るＩこめには、振幅比較回路にしき
い値動作を行う回路を使用すること、または２つの２進
論理値ｒＯＪと「１」の間の区別限界を固定するために
使用できる稲を有するしきい値回路をそれらの振幅比較
回路の後段に設けるとよい。 特許請求の範囲の記載において使用り−る「相対的な振
幅レベル」という用語は、個々の振幅レベルが一定の絶
対振幅値を持たず、振幅変調される搬送周波数信号の瞬
時電圧値に依存Ｊ”る相対的な振幅値を有することを表
すために用いるものである。それらの相対的な岳はその
瞬時電圧値に等しく保たれる。 この明細書において、搬送周波数信号は主端数が零まで
の信号を含む。デジタル化りべきアナログ信号によりレ
ベルを変調される直流電圧も搬送波として使用できる。 ただ１つの搬送波が使用される場合には、重みづけ回路
は変調された直流電圧を一方の側に受【プ、変調されな
い一定の市原電圧を他方の側に受（）る。両方の搬送波
が変調されている揚台には、個々の振幅比較回路（五両
方の入力端子に逆位相で変調された２つの直流電圧信号
を受ける。 前記したように、基準搬送周波数信号もデジタル化すべ
きアナログ信号により振幅変調される場合に、Ａ−Ｄ変
換のとくに高い分解能感度を本発明において得ることか
できる。この目的のために２つの抵抗器列を使用する必
要がある。 本発明のどくに右利な実施例にＪ５いては、この高いぶ
んいのう感度も得ることができるが、それは１つの抵抗
器列を用いてである。これは、第１の位相位置にあるデ
ジタル化づ−べきアブログ信号で第１の搬送周波数信号
を振幅変調し、第２の位相位置にある前記アナログ信号
で、前記第１の搬送周波数信号の周波数と同じ周波数を
有し、その第１の搬送周波数信号とは逆位相の第２の搬
送周波数信号を振幅変調し、振幅変調された第１の搬送
周波数信号を抵抗分圧器の一端へ送り、振幅変調された
第２の搬送周波数信号をその抵抗分圧器の他端へ送り、
その抵抗分圧器の分圧点のうち、抵抗分圧器の両端に与
えられた搬送周波数信号が打ら消される分圧点を検出し
、その分圧点に第２の２進値（た−どえば「０」）を割
当て、他の全ての分圧点に他の２進値（たとえば「１」
）を割当て、その結果得られた２進値パターンは変換さ
れたアナログ信号値を構成ザる。 搬送周波数は零にすることができる。この場合には、デ
ジタル化すべきアナログ信′Ｉ−ｊＣは第１の極性の直
流電圧信号と、この第１の極性の直流電圧信号と同じ値
で、逆極性の第２の直流電圧信号とを変調し、振幅変調
された第１の直流電圧信号は抵抗器列の一端へ与えられ
、振幅変調された第２の直流電圧信号はその抵抗器列の
他端へ与えられ、そめ抵抗器列の分圧点のうち、抵抗器
列の両端に与えられた直流電圧信号が打ち消される分圧
点が検出される。 この方法に従って動作する好適なＡ−Ｄ変換器は２つの
振幅変調器を含む。それらの変調器へは搬送周波数信号
すなわち直流電圧と、前記した位相関係の変調アナログ
信号が与えられる。抵抗分圧器の分圧点に零検出器が接
続される。それらの零検出器は、分圧器の両端に与えら
れた変調された信号の打ち消しによる電圧レベル零が生
ずる分圧点を検出するために用いられる。そうすると、
その分圧点に接続されている零検出器にたとえば２進値
「０」が与えられ、他の全ての分圧点には２進値「１」
が与えられる。この２進値パターン、ずなわち、２進値
「１」の中の２進値ｒＯＪの位置、ににす、デジタル化
されたアナログ信号のデジタルコードが得られる。この
２進値パターンは、たとえば公知の優先デコーダを用い
てデュアルコードに変換できる。 本発明の重要な点は、等しい周波数で、逆相関係にある
搬送周波数信号の逆相振幅変調、または大きさが等しく
、極性の異なる２つの直流電圧の逆相変調により、抵抗
器列の各端子に与えられた変調された信号の打ち消しを
、その抵抗器列ある点で常に起ることが可能とされる。 比較的少数の抵抗器を用いて非常に高い量子化分解能を
達成できるようにする本発明のどくに好適な実施例は第
２の抵抗器列を含む。第１の抵抗器列は粗抵抗分圧器す
なわち粗抵抗器列とし゛ｃ機能し、第２の抵抗器列は精
密抵抗分圧器すなわち精密抵抗器列として機能する。粗
分圧器と精密分圧器から得られた２進値パターンは組合
ねされてデジタル化されたアナログ信号値を構成する。 とくに好適な実施例においては、各抵抗分圧器の後段に
優先デコーダが設けられる。一方の優先デコーダはデュ
アルコード化されたアナログ信号値の上位ビットを与え
、他方の優先デコーダはそのアナログ信号値の下位ビッ
トを与える。 粗分圧器の２つの端子に現われる逆極性の電圧レベルを
検出覆る。一方の端子に生じた電圧レベルが精密分圧器
の一方の端子へそのまま与えられ、かつその電圧レベル
に直流電圧が重畳されてからその精密分圧器の他方の端
子へ与えられる。この重畳された直流電圧は、粗抵抗分
圧器を構成している抵抗器のうち、逆極性の電圧レベル
が端子間で検出された抵抗の端子間電圧降下にｑしい。 事柄をより簡単にづるために、粗抵抗分圧器の全ての抵
抗器はとくに好適なやり方で等しく大きく作られるから
、重畳される直流電圧は一定に保つことができる。 精密抵抗分圧器の各端子へ与えられる直流電圧は、精密
分圧器の種々の分圧点においてより高い電圧差を得るた
め、したがってより高いデジタル化の鋭さを得るために
、増幅してから精密分圧器に与えることができる。 本発明に関連して、抵抗分圧器を構成りる抵抗器はオー
ミンクな抵抗、誘導素子、容量素子およびそれらの組合
わせを含むものと理解すべきである。 本発明に関連して、「同じ振幅」、「等しい振幅」、「
電圧値の打ち消し」という用語は完全に等しい振幅、ま
たは完全に打ち消すという厳格な意味で理解してはなら
ない。それらの用語は、等しい振幅または打ち消しが近
似的にのみ、またはほとんど、達成されるような場合も
含むものである。というのは、変換すべきアナログ信号
は２つのｍ子化段階の間に位置し得るからである。 〔実施例〕 以下、図面を参照して本発明の詳細な説明する。 第１図にブロック図で示されている本発明のＡ−Ｄ変換
器の実施例は振幅変調器ＡＭを含む。 この振幅変調器には搬送周波数信号ＴＧからの搬送周波
数と、アナログ信号源ＡＧからの変換サベきアナログ信
号とが与えられる。振幅変調器ＡＭの出力端子に生じた
振幅変調された信号は入力接続線Ｅを介して、しきい値
開路ＳＷ１〜ＳＷ４の入力端子Ｅ１〜Ｅ４へ与えられる
。しきい値開路ＳＷ１〜ＳＷ４のそれぞれの出力端子△
１・〜Ａ４がコンデン１ｔ０１〜Ｃ４を介してメモリＳ
Ｐ１〜ＳＰ／Ｉへそれぞれ接続される。 図示の実施例においては４個のしきい値開路が使用され
る。八−〇変換器の希望の量子化分解能に応じて異なる
数、とくに多数の、しきい値開路を使用できる。メモリ
Ｓ　Ｐ　１〜ＳＰ２の入力端子へ与えられた信号は、共
通のクロック信号１−により制御される固定サイクル中
に読込まれる。この目的のために独立のクロック発生器
を使用することもできる。クロック周波数は搬送周波数
からな、　　るべく得るＪ：うにづる。その目的のため
に、必要があれば、搬送周波数を分周器ＦＴにより希望
のクロック周波数まで分周できる。 第２図は第１図に示すしきい値開路用の好適なダイオー
ドしきい値開路を示すものである。入力端子Ｅ１と出力
端子Ａ１の間に２個のダイオードＤ１．Ｄ２が逆直列に
接続され、それらのダイオードの共通背点Ｖが抵抗器Ｒ
２を介して電位−Ｕ　へ接続される。その電位はなるべ
くアース■ 電位にする。出力端子Ａ１は抵抗器Ｒ］と、２個の直列
接続ダイオード回路Ｄ３との接続点でもある。抵抗器Ｒ
１の他方の端子は基準電圧源Ｕｒｅｆｌへ接続され、ダ
イオード回路Ｄ３の他方の端子Ｇ、１基準電位、なるべ
くアース、へ接続される。 抵抗器Ｒ１とＲ２はこの回路におりる簡単な１を流源を
構成する。１ノかし、その抵抗電流源の代りにたとえば
トランジスタ電流源、電解効果トランジスタ電流源、電
流ミラー回路などを使用できる。 ダイオード回路Ｄ３は電圧制限機能を右する。ダイオー
ド回路Ｄ３に含まれる直列ダイオードの数は場合に応じ
て必要な制限しきい値に依存する。 第２図に示ずしきい値開路は次のように動作する。 まず、入ノ〕端子Ｅ１に与えられる変換リーベき信号の
電圧レベルが零であると仮定する。そうすると、基準電
”　Ｕｆｅｎから電流が抵抗器Ｒ１と、ダイオードＤ１
と、抵抗器Ｒ２を通って流れる。その電流にＪ：り回路
点Ｖにある電圧が発生される。 その電圧はアナログ信号と比較されるしきい値を決定り
る。その電圧は、ダイオードＤ２の降下電圧だすしきい
値より低くするように選択される。 入力端子Ｅ１に句えられた変換すべき信号がこのしきい
値開路のしきい値より人きく　％ると、ダイオードＤ２
が直ちに導通Ｊるから、ダイオードＤ１を流れる電流が
減少し、そのために出ツノ端子△１におＣフる電圧が電
源Ｕ、。ｆｌの電圧列の向きにｊ二’ｙＪする。出力端
子△１の電圧があまり高くならないように、その電圧は
ダイオード回路Ｄ３により制限される。入ノ〕端子Ｅ１
にりえられた変換づべき信号がしきい値より低い時に出
ノ〕端子へ１に生ずる電圧のレベルは２つの２進論Ｊ！
ｌ！　（＋ｎのうちの１つ、たとえば「０」、と定めら
れ、ダイオ一ドＤ２が導通した時に出力端子△１に生ず
る電圧レベルは他の２進値、この場合にはＩ’　Ｉ　Ｊ
　、ど定められる。 それぞれしきい値電圧の異なるいくつがのしきい値開路
ＳＷ１〜ＳＷ４に対し′Ｃは、異なる基準電圧Ｕｒｅｆ
Ｌ　Ｕｒｅｆ２”・と同じ値の抵抗器Ｒ１，Ｒ２を使用
することもできれば、同じ値の基準電圧と異なる値の抵
抗器Ｒ１，Ｒ２を用いることもできる。ボｌ〜ミング電
圧の異なる異種のダイオードを選択することにより、し
きい値電圧を選択することもできる。ダイオードＤ１．
Ｄ２の代りに異なる数の直列接続ダイオードを用いて異
なるボ１−・ミンク電圧を術ることもできる。 第３図は本発明のＡ−Ｄ変換器の第２の実施例を示すブ
ロック図である。この実施例においては、変換すべきア
ナログ信号により振幅変調された搬送周波数信号が、種
々の程度に類別されている変調されていない搬送周波数
信号の振幅と比較される。 変調器Ｍ１へ搬送周波数源Ｔからの搬送周波数信号と、
アナログ信号ＨＡからのデジタル化すべきアナログ信号
とが与えられる。そうするとその変調器Ｍ１の出力端子
に振幅変調された搬送周波数信号が“生ずる。変調器Ｍ
１の出力端子は抵抗器Ｒ１を介して接地されるとともに
、振幅比較回路Ｂ１．Ｂ２．Ｂ３．Ｂ４のそれぞれの第
１の入ツノ端子Ｅ１１．Ｅ１２．Ｅ１３．Ｅ１４へ接続
される。搬送周波数源Ｔは、搬送周波数信号を１８０度
移相ざぜる移相器Ｐ１を介して抵抗分圧器（Ｒ１，Ｒ２
，Ｒ３，Ｒ４）の入力端子へも接続される。その分圧器
の他方の端子は接地される。 抵抗器Ｒ１，Ｒ２，Ｒ３，Ｒ４の端子のうち、。 搬送周波数源Ｔに近い方の端子が振幅比較回路Ｂ１．Ｂ
２．Ｂ３．Ｂ４の第２の入力端子Ｅ２１゜Ｅ２２．Ｅ２
３．Ｅ２４へそれぞれ接続される。 基準信号として使用される変調されていない搬送周波数
信号が、変調された搬送周波数信号の位相とは逆の位相
で振幅比較回路８１〜Ｂ７Ｉへ与えられる場合に移相器
Ｐ１が使用されるのであるから、この移相器Ｐ１は図に
破線で描かれている。 この分圧器の各分圧点から得られる分割された電圧が同
じ値であるように抵抗器Ｒ１〜Ｒ４はなるべく同じ抵抗
値を有するようにする。 変調されない搬送周波数信号は一定の振幅値を有するが
、振幅変調された搬送周波数信号の振幅値は変調アナロ
グ信号に従って変化する。たとえば、正弦波アナログ信
号による５０％の変調器の場合には、たとえば、変調さ
れた搬送周波数信号の正振幅は、変調されていない搬送
周波数信号の正振幅の値の５０％と１５０％の間で周期
的に変化する。比較回路Ｂ１〜Ｂ２の第１の入力端子Ｅ
１１〜Ｅ１＝１に、変調された搬送周波数信号の最大振
幅時において生ずる電圧レベルが、第２の入ツノ端子「
２１に生ずる変調されていない搬送周波数信号の振幅値
に等しいようにして第３図に示す回路が構成されている
ものとすると、変調された搬送周波数信号のそのような
最大振幅が存在する時に、１番上の比較回路Ｂ１の２つ
の入力端子［１１と１２１の間に電１１ＥＩＥ平衡が検
出され、そｆし以外では振幅比較回路８２〜Ｂ４のうＩ
うの１つの比較回路の入力端子の間で電圧が平衡゛りる
。２つの入力端子において等しい電圧を検出した振幅比
較回路の出力信号に２進論理値「０］が割当′でられ、
他の全ての振幅比較回路の出力信号には２進論理値「１
」が割当てられると、１個の論理値ｒＯＪの位置がアナ
ログ信号のデジタル化された瞬時値を特徴づ（プる。 第３，４図は振幅比較回路を４個だ（、づ有する実施例
を示づ。しかし、実際には、４個の振幅比較回路を有づ
るＡ−Ｄ変換器で達成できるものよりもはるかに細かい
デジタル化分解能を１′〕るために、はるかに多数の振
幅比較回路がもちろん使用される。そうすると抵抗分圧
器におりる抵抗器の数は対応する数だり増加させられ、
それと同数の分圧された電圧を得ることができる。その
場合の電圧のきざみは振幅比較器を４個だけ右する場合
の電圧のきざみよりもちろん小さい。 第３図に示づ一実施例の動作について以下に行う説明に
おいては、まず考えねばならない変更は、変調された搬
送周波数信号と変調されていない搬送周波数信号が同じ
位相位置で使用され、したがって移相器Ｐ１は用いられ
ず、搬送周波数源Ｔが抵抗器Ｒ１〜Ｒ４より成る抵抗分
圧器に連結されることである。振幅変調されたアナログ
信号の瞬時値に応じて、ある振幅比較回路の２つの入力
端子において、この振幅比較回路の第１の入力端子に与
えられた変調された搬送周波数信号と、その振幅比較回
路の第２の入力端子にりえられた変調されていない搬送
周波数信号の分割された電圧のレベルとの間で、振幅平
衡が起る。この振幅比較回路の２つの入力端子における
振幅価の間のこの平衡に論理値「０」が割当てられる。 他の振幅比較回路の２つの入力端子へ与えられた振幅値
の間に不平衡が存在しうその不平衡に論理値「１」が割
当てられる。それらの２進値の割当を逆にすることもも
ちろん可能である。 しかし、振幅変調された搬送周波数信号と変調されない
搬送周波数信号が、互いに逆の位相で個々の振幅比較回
路へ与えられるものとすると、すなわち、搬送周波数源
Ｔと抵抗分圧器（Ｒ１〜Ｒ４）の入力端子の間に、第１
図に破線で示されている移相器Ｐ１が付加されると、あ
る振幅比較回路８１〜Ｂ４において、その２つの入力端
子に与えられた変調された搬送周波数信号の振幅ど変調
されていない搬送周波数信号の振幅が、変調アナログ信
号のある肘時値の場合に、打ち消し合う。 この場合には、打ら消しに論理値ｒＯＪを割当てること
ができ、非打ち消しに論理値「１」を割当てることがで
き、あるいはその逆とすることができる。 第５．６図は振幅比較回路８１〜Ｂ４の好適な実施例を
示すものである。第３図に示す実施例は、変調された搬
送周波数信号と変調されいない搬送周波数信号の位相が
逆である場合に適当なものであり、第４図に示す実施例
は、変調された搬送周波数信号と変調されていない搬送
周波数が同相である場合に適当なものである。第５，６
図に示す実施例においては、１番上の振幅比較回路が８
１を各場合に例としＣ，考える。 逆相の信号で動作するように構成された第５図に示す実
施例は第１と第２の入力端子［１１とＲ２１の間に直列
接続された２個の抵抗器Ｒ８゜Ｒ９を右する。平衡をと
るために抵抗器Ｒ９は可変抵抗器とすることができる。 抵抗器Ｒ８とＲ９の共通接続点に増幅器Ｖの入力端子が
接続され、この増幅器の出力端子にしきい値開路Ｓが接
続される。しきい値開路Ｓの出力端子は振幅比較回路の
出力端子Ａ１を構成する。この振幅比較回路の２つの入
力端子に与えられた信号の振幅が互いに打ち消し合うと
すると、増幅器Ｖの出力端子に出力信号零が生ずる。こ
の振幅比較回路の２つの入力端子に与えられた信号の振
幅が打ち消し合わないとすると、増幅器■の出力端子に
零以外の信号が現われる。アナログ信号の瞬時値が隣接
する２つの量子化ステップの間に含まれる時にはどの増
幅器の出力端子にも正確な信号値層が生じないがら、し
きい値開路ＳＳ設番プられる。このしきい値開路により
、ある所定のしきい値以下の非零電圧レベルには依然と
して論理値「Ｏ」が割当てられる。 増幅器Ｖとしてしきい値挙動を行う増幅器が用いられる
と、しきい値開路は独立した回路とする必要はない。 同相の変調されている搬送周波数信号と変調されていな
い搬送周波数信号で動作するための第６図に示す振幅比
較回路は差動増幅器りを有する。 この差動増幅器の２つの入力端子が振幅比較回路の第１
の入力端子Ｅｌｌと第２の人）〕端子Ｅ２１をそれぞれ
構成づる。差動増幅器１つの出力端子にしきい値開路Ｓ
が再び接続される。差動増幅器りを使用づ゛ることにに
す、与えられるどの直流電圧成分も良く抑制できる。 第５，６図に示すしきい値開路Ｓのしきい値が大きくな
ったとすると、達成できる効果は、逆相位置動作におけ
る打ら消しの場合、または同相位置動作における振幅平
衡の場合において（それは差動増幅器りの出力端子にお
番）る疑似４］ら消しに類似り″るｆＩＩｆＩを行う）
、この状態に割当てられた論理値、たとえば「Ｏ」、が
１つの振幅比較回路の出ノ〕端子ばかりではなく、２つ
またはそれ以上の隣接する振幅比較器の出力端子にも生
ずる。そうすると、２進値パターン内の秤々の論理値ｒ
ＯＪの位置からアナログ信号のデジタル化されたｌｔ時
値を決定できる。 第４図に示す本発明のＡ−Ｄ変換器の第３の実施例は、
デジタル化】−べきアナログ信号により基準信号も振幅
変調される点が、第３図に示す実施例と異なる。そのよ
うに変調するために、第４図にしめづ”実施例は第３図
に示す実施例の部品ばかりではなく、第２の変調器Ｍ２
ど、第２ａ移相器Ｐ２と、抵抗器Ｒ１１，Ｒ１２，＋７
１３．Ｒ１４より成る第２の抵抗分圧器も右する。それ
らの抵抗器Ｒ２１，Ｒ２２，Ｒ２３，Ｒ２４は第３図の
抵抗分圧２：の抵抗器Ｒ１，Ｒ２，Ｉ−ぐ３．Ｒ４とイ
れぞれ同じである。 アナログ信号源からのアナログ信号が、第２の１８０度
移相器Ｐ２を介して１つの変調器、たとえばＭ１、へ与
えられる。第２の変調器Ｍ２へはアナログ信号が直接与
えられる。第３図に示す実施例におけるように、２つの
振幅変調されＩご搬送周波数信号を同相または逆相で使
用できる。その目的のために、破線で示されている移相
器を場合に応じて除去できる。移相器Ｐ１を第１の変調
器Ｍ１の前段または第２の変調器の前段においても動作
は変らず、同様に、第２の移相器Ｐ２を第１の変調また
は第２の変調器の前段においでも動作は変らない。 第４図に示すように、振幅比較回路８１〜Ｂ４の第１の
入力端子Ｅ１１〜Ｅ１／ｌが、抵抗器Ｒ１１〜Ｒ１，４
より成る抵抗分圧器へ接続され、振幅変調回路８１〜Ｂ
４の第２の入力端子１三２１〜Ｅ２４は前記第１の入力
端子Ｅ１１−Ｅ１４が抵抗分圧器へ接続される順序とは
逆の順序で、抵抗器Ｒ２１〜Ｒ２４より成る抵抗分圧器
へ接続される。このことは、１番上の振幅比較回路Ｂ１
の第１の入力端子Ｅ１１へ、第１の変調器Ｍ１から与え
られた振幅変調された搬送周波数信号の分割された電圧
の最低レベルが与えられ、その振幅比較回路Ｂ１の第２
の入力端子へ、第２の変調器Ｍ２から与えられた振幅変
調された搬送周波数信号の分割された電圧の最高レベル
が与えられることを意味する。また、第２の振幅比較回
路Ｂ２の第１の入ツノ端子Ｅ１２へ、抵抗器Ｒ１１〜Ｒ
１４より成る抵抗分圧器により、分圧された電圧の最低
から２番目のレベルの電圧が与えられ、この振幅比較回
路Ｂ２の第２の入力端子Ｅ２２へ、抵抗器Ｒ２１〜Ｒ２
４より成る抵抗分圧器により分圧された電圧の最高から
２番目のレベルの電圧が与えられる、等を意味する。 第３図に示す実施例と同様に、変調された２つの搬送周
波数信号が同相で与えられた時に、１つの振幅比較回路
の２つの入力端子において振幅が平衡させ“られ、振幅
変調された２つの搬送周波数信号が逆相で与えられた時
に、１つの振幅比較回路において振幅の打ち消しが行わ
れる。逆位相で振幅変調されｌこ２つの搬送周波数信号
を使用するために、この実施例におけるデジタル化感度
は第３図に示す実施例のデジタル化感度の２倍となる。 このことは、振幅の平衡または振幅の月ち消しか行われ
る段が、第３図の実施例よりし第４図のれしにおいては
るかに鋭く定められることを意味する。したがって、そ
れに対応して多い数の振幅比較回路を用いて、第３図の
実施例のデジタル化分解能の２倍のデジタル化分解能を
得ることができる。 従来のＡ−Ｄ変換器とは異って、本発明のＡ−Ｄ変換器
は、飽和領域で動作し、したがって置換を生ずるトラン
ジスタを有する比較器を必要としない。その代りに、本
発明のΔ−Ｄ変換器は時間遅れがほとんどない増幅器ま
たは差動増幅器を使用する。したがって、この八−Ｄ変
換器はギガヘルツ範囲の周波数においても適当である。 打ち消しまたは疑似打ち消しを利用することにより鋭い
デジタル重みづけを行うことかでき、それにより他かい
デジタル化分解能を得ることができる。一定の搬送周波
数が含まれているから、周波数応答に影響を及ぼしたり
、誤らせることはない。さらに、一定の搬送周波数と所
定の変調度が使用されるから、回路部品をほぼ一定の電
力で動作させることがＴ：き、したがって個々の回路部
品の電力に依存する動作のために誤動作は起らない。し
たがって、本発明のＡ−Ｄ変換器は高周波に適当なばか
りでなく、非常に高いデジタル化確度も有する。 先に説明したように、搬送周波数を零まで低くできる、
すなわち、アナログ信号で直流電圧が変調される。この
場合には、１つの重みづ（）段または１つの振幅比較段
において打ち消しまたは疑似打ち消しし起る。 第７，９図はそれぞれ本発明のＡ−Ｄ変換器の第４と第
５の実施例を示す。第９図に示づＡ−１）変換器へは零
以外の周波数を有する搬送周波数信号が与えられるが、
第７図は搬送波の周波数が零、すなわち、直流電圧が振
幅変調されるというＡ−り変換器の特殊な場合を示すも
ので・ある。 まず、直′ａ電圧搬送波の振幅変調を含む第７図に示１
′特殊なケースについて説明する。 第７図に示すＡ−Ｄ変換器は直流電圧変調器Ｍ１、Ｍ２
を有する。それらの直流電圧変調器Ｍ１．Ｍ２には変換
づ”べきアナログ信￥）が与えられ、かつ同じ値を有し
て、極性が異なる直流電圧＋Ｇ、−Ｇが供給される。そ
れらの変調器Ｍｌ。 Ｍ２の出力端子の間に抵抗器Ｒ１〜Ｒ７より成る抵抗器
列が接続される。この抵抗器列は抵抗分圧器を構成する
。この抵抗分圧器の個々の分圧点に増幅器■１〜Ｖ８の
入力端子が接続される。それらの増幅器の出力端子は優
先デコーダＰの入力端子に接続される。 各増幅器Ｖ１〜Ｖ８は零検出器の機能を有する。 臂出力電圧を有する増幅器に第１の２進値、たとえば「
０」、が割当てられ、零以外の出ノＪ電圧を右する増幅
器に逆の２進値、たとえば「１」、が割当てられる。し
きい値挙動をとるように増幅器ｖ１〜■８を構成でき、
したがつ（零としきい値の間の電圧レベルにも第１の２
進値「０」が割当てられる。 次に、第８図を参照してこのＡ−ＬＪ変換器の動作を説
明する。 アナログ信号が与えられないと、変調器Ｍ１の出力端子
から一定の正直流電圧子Ｇが抵抗分圧器の図で上端部へ
与えられ、変調器Ｍ２は一定の負直流電圧−Ｇを抵抗分
圧器の図で下端部へ与える。 したがって、抵抗分圧器の中間部においでは電圧の打ち
消しが行われる。そのために抵抗分圧器の中間部に電圧
レベル零がが起る。その中間部にり上側の抵抗分圧器の
分圧点に正電圧が生じ、その中間部Ｊ二り下側の分圧点
に負電圧レベルが生ずる。 アナログ信号が第８図に示すような時間パターンを有す
るものとすると、変調ＢＭＩはそれに対応して変調され
た正の直流電圧十Ｇｍを抵抗分圧器の上端部へ与え、変
調器Ｍ２は変調された負の直流電圧−Ｑｍを抵抗分圧器
の下端部へ与える。 第８図に示すように、抵抗分圧器両端子間の電圧は常に
一定の値、すなわち２Ｇに保たれる。しかし、電圧レベ
ルせろすなわち２進値「０１が生ずる分圧点は常に移動
させられる。ここで、３秤類の時刻ｔ−１，ｔ２．ｔ３
において起る電圧状況を例として説明する。時刻ｔ１に
おいては、アナログ信号Ａの電圧レベルは十Ｇであるか
ら、抵抗分圧器の上端部に＋２Ｇが書し、下端部に電圧
レベルＯが生ずる。したがって、電圧零ｔなわら２進値
ｒＯＪが最低１番下の増幅器ｖ８の入力端子へ与えられ
、２進値「１」が増幅器ｖ１〜ｖ７の入力端子へ与えら
れる。時刻ｔ２においてはアナログ信号は零であるから
抵抗分圧器の上端部と下端部に電圧レベル十Ｇと一〇が
それぞれ現われる。 したがって、電圧レベルＯすなわら２進値「０」が抵抗
分圧器の中間部に生ずる。助刻ｌ−３においては、アナ
ログ信号の電圧レベルは−Ｇであるから、抵抗分圧器の
上端部と下端部に゛電圧レベルと一２Ｇがそれぞれ現わ
れる。したがっＣ１電圧レベルＯと２進値「０」が１番
上の増幅器ｖ１へ与えられる。 伯が同じで、逆極性の直流電圧を変調器Ｍ１゜Ｍ２にお
いてアナログ信号に重畳さぼられた結果どして、直流電
圧Ｇの値が少くともアブログ信号の最大振幅と同じであ
るように注意する限り、抵抗分圧器のどこかに電圧打消
し点は當に存在する。 したがって、本発明の方法ににす、アナログ信号の値が
どのようなものであっても、抵抗器列に一：り形成され
た「測定窓」内に電圧打ら消し点を富に置（ようにさけ
る。 第９図に示す実施例においては、変調器Ｍ１゜Ｍ２へ搬
送周波数信号Ｔと、デジタル化ηべきアナログ信号Ａが
与えられる。搬送周波数信号下とアナログ信号Δは４冬
場合に変調器Ｍ１へ直接与えられ、かつ各場合に１８０
度移相されてから変調器Ｍ２へ与えられる。ダンピング
抵抗器ＲＶ１が変調器Ｍ１と抵抗器Ｒ１の間に接続され
、ダンピング抵抗器ＲＶ２が変調器Ｍ２ど抵抗器Ｒ７の
間に接続される。その他の面は、第９図の実施例は第７
図の実施例と同じである。 次に、第１０．１１図を参照して本発明の△−＝Ｄ変換
器の動作を説明する。第１０図ａ、ｂは変調器Ｍ１、Ｍ
２においてそれぞれ振幅変調され７ｃ搬送周波数信号を
示す。従来の慣行に従って１　、にり変調度を仮定づる
。このことは、振幅の振れ１が変調された搬送波の振幅
Ｔ’Ｊ：り小さいことを意味する。したがって、包絡線
は常に最小振幅”　ｍｉｎを有する。 ダンピング抵抗器ＲＶ１、ＲＶ２が”ｍｉｎに対応する
電圧低下を行わせるようにダンピング抵抗器ＲＶ１．Ｒ
Ｖ２の抵抗値が定められる。 ここで、第９図に示すＡ−Ｄ変換器の動作の理解を容易
にＪるための補助となることについて説明する。変調器
Ｍ１．Ｍ２に与えられ／ｊ直流雷圧Ｇの値が第８図にお
いて変えられるものとすると（これは直流電圧変調Ａ＝
Ｄ変換器についてはそうである）、変調された２つの直
流電圧十Ｇｍと−Ｑｍが接近したり、離れたりする。ｔ
ノかし、それら２つの変調され７ｊ直流電圧の間の中心
線は変えられない。このことは、抵抗分圧器の分圧点の
うち、打ち消しのために電圧レベル零が現われる分圧点
が不変のまま残ることを意味する。しかし、各場合に抵
抗分圧器の残りの分圧点に生ずる電圧レベルは変えられ
る。 このようにして、第１０図に示す振幅変調された２つの
搬送波の場合には、直流電圧Ｇの値が零である第８図に
示す場合に搬送周波数信号の零位置が対応し、直流電圧
Ｇの最大値が搬送周波数信号の振幅のピークに対応づる
ことがわかるであろう。これは、２つのカーブ十Ｇｍと
一〇ｍの間の垂直距離が、第８図に示す図におりる搬送
波雷１１：の特定の瞬時値に従って絶えず変化すること
を意味する。しかし、抵抗分圧器におりる打ち消し点を
決定する十〇ｍと−Ｇｍの間の中心線は常に同じに保た
れる。 あるアナログ信号値の場合には、したがって、そのアナ
ログ信号値が変化するまで第９図の増幅器■１〜■８の
うちの１つの増幅器の出力端子に電圧レベル零が生ずる
。残りの増幅器の出力端子に搬送周波数の振動が生ずる
。それらの振動のピーク値は、零電圧を示す増幅器から
の考察を基に、特定の増幅器の距離に従って増大する。 零電圧を示す増幅器の下側の増幅器に生ずる交流電圧の
位相は、零電圧を示す増幅器の上側の増幅器に現われる
交流電圧の位相とは逆である。 優先デコーダＰに含まれ、またはそれの入力端子に接続
されるフリップフロップがそれらの交流電圧の正の半波
ににつでいまセットされるものとすると、たとえば、零
電圧を右する増幅器の所にたとえば２進値ｒＯＪを示す
論理１直パターンが肖られ、残りの増幅器の出力端子に
２進値「１Ｊが得られる。そうづると、優先デコーダ「
ンは、抵抗分圧器の１番上の分圧点から始って、２進値
「０」が最初に現われる場所を検出する。それから、優
先デコーダＰは、抵抗分圧器において電圧の打ち消しが
起る場所に依存する、したがって変換されるアナログ信
号値に依存する二重コード化された２進値を優先デコー
ダＰの出力端子に生ずる。 第７図に示すΔ〜Ｄ変換器においては、増幅器ｖ１〜ｖ
８は零からアナログ信号のＲ高周波数まで処理できなけ
ればならない。直流電圧まで増幅できる増幅器の必要を
避けたいのであれば、第９図に示す実施例の方が好適で
ある。というのは、その実施例にお【プる増幅器は搬送
周波数（たとえば１００ＭＨｚ）を、最高アナログ信号
周波数（たとえば２０Ｍｌ−１ｚ）の２倍に等し・い帯
域中で増幅づる必要があるだ（プでがらである。 第１２図は増幅器■１〜■８の好適な実施例を示す回路
図である。この増幅器は差動増幅器であって、１〜ラン
ジスタＴ１．丁２を有し、それらのトランジスタのエミ
ッタがエミッタ抵抗器ＲＥ１゜ＲＥ２をそれぞれ介して
抵抗器ＲＥの一方の端子へ接続される。その抵抗器ＲＥ
の他方の端子は接地される。１〜ランジスタＴ１、Ｔ２
のコレクタはコレクタ抵抗器ＲＣ１，ＲＣ２をそれぞれ
介して電源−１−Ｖ　　に接続されるとともに、ダイオ
ードＤ１、Ｄ２をそれぞれ介してフリップフロップＦＦ
のゼッ１〜入力端子へ接続される。、１−ランジスタＴ
１のベースは、抵抗分圧器に接続される差動増幅器の入
力端子Ｅ１を開成づ゛る。トランジスタＴ２のベースは
接地されて、差動増幅器の第２の入力端子Ｅ２を形成す
る。 この差動増幅器は、入力端子Ｅ１へ与えられた任意の極
性の入力電圧をただ１つの極性の出力電圧へ変換する極
性変換器として機能する。第１２図に示ず差動増幅器が
第７図に示すＡ−Ｄ変換器用の増幅器Ｖ１〜Ｖ８どして
用いられたとすると、電圧の打ち消しが起きない全ての
増幅器において同じ極性の出力（２ｉ号が得られるから
、２レベル論理回路を用いてその出力信号を処理できる
。 このＪ：うに構成することの効果を第１１図を参照して
明らかにできる。ここで、９個の抵抗器Ｒ１〜Ｒ９を使
用する抵抗器列すなわち抵抗分圧器について考える。ま
た、電圧の打ら消し、すなわち零電圧が抵抗器Ｒ４とＲ
５の間で起るｂのど仮定する。また、電圧零を表す１点
鎖線の右側に分圧器の正電圧が生じ、その１点鎖線の左
側に分圧器の負電圧が生じ、正電圧は抵抗器Ｒ５〜Ｒ９
に生じ、負電圧が抵抗器Ｒ１〜Ｒ４に生ずるはものとす
る。正電圧と負電圧はそれぞれ実線および破線で描かれ
た階段状の図形で示す。第１２図に示す極性反転器を用
いて、負電圧範囲の陥設状部分は、１点鎖線の零線の右
側に破線で示されている階段状の電圧に変えられる。こ
の反転された電圧は２レベル論理を用いて処理できる。 第１１図は階段状電圧の他に、図の右側に３つの２進値
パターンをポリ。それらの２進値パターンは、論理値「
０」と「１」を弁別するために用いられる電圧しきい値
の種々の高さに対応づる。 これは、それより上では論理値「１」が割当てられるよ
うな電圧しきい値が非常に低くセットされたとすると、
２進値「１」の間にただ１つのｒＯＪを含む２進値パタ
ーンが得られることを意味する。 この弁別しきい値がしだいに高くされるにつれて、２進
値「１」の間に２進値「０」の数がしだいに多くなる。 しかし、中間の「０」は、第１１図において仮定したア
ナログ信号値に対しては、常に同じ場所に止まる。その
場所はアナログ信号値を特徴づ【プる。 第１２図にポリ差動増幅器は振幅変調器Ｍ１゜Ｍ２のた
めにも使用でき。第７図に承りＡ−Ｄ変換器の場合には
、デジタル化すべきアブログ信号が入力端子Ｅ１へ与え
られ、直流電圧十Ｇまた番よ−Ｇか入力端子Ｅ２へ与え
られる。第９図に示ずＡ−Ｄ変換器の場合には、２つの
入力端子［二１゜Ｅ２の一方へアナログ信号を与え、他
方へ搬送周波数信号を与えることができる。しかし、と
くに高い搬送周波数の場合にはダイオード変調器が好ま
しい。 第７，９図に示すＡ−Ｄ変換器の揚台には、多数の抵抗
器を有する抵抗器列すなりら抵抗分圧器により、高いデ
ジタル化分解能を達成できる。比較的少数の抵抗器を用
いて高いデジタル化分解能を達成できる実施例を第１３
図に示す。増幅器ばかりでなく、スイッチ８１〜Ｓ８が
個々の分圧点へ接続されるてんを除き、振幅変調器Ｍ１
．Ｍ２と粗抵抗分圧器ＲＧ１〜ＲＧ７を有する変換器部
は第７図に示すＡ−Ｄ変換器と同じである。１それらの
スイッチ８１〜Ｓ８は個々の分圧点へ接続される。それ
らのスイッチＳ１〜Ｓ８の他方の端子は接続点Ｘへ共通
に接続される。、スイッチ８１〜Ｓ８は制御端子Ａ１−
八８を有し、各制御端子はシフト・レジスタＳＲの出）
、　９Ｗ子と、優先デコーダＰＧの入力端子へ接続され
る。 また、精密分圧器ＲＦ１〜ＲＦ７が設置プられる。 それらの精密分圧器の一方の端子は直列接続されている
２つの増幅器ＶＦ１．ＶＦ２を介して接続点Ｘへ接続さ
れ、他方の端子は直列接続されている加算器Ａと増幅器
ＶＦ３を介して接続点Ｘへ接続される。加算器Ａにおい
−Ｃは、粗抵抗分圧器ＲＧ１〜ＲＧ７のｎ番目の部分の
電圧２Ｇ／ｎに等しい値を有する負の直流電圧−ＶＮが
、接続点Ｘに現われる電圧に重畳される。は粗抵抗分圧
器に含まれる抵抗器の数である。それらの抵抗器の抵抗
値は寸べて等しい。 精密抵抗分圧器ＲＦ　１〜ＲＦ　７の分圧点は精密優先
デコーダＰＦの入力端子へ接続される。精密抵抗分圧器
の２つの端子は極性検出器ＰＤ１゜ＰＤ２をそれぞれ介
してシフトレジスタＳＲの制御端子ＳＥ１．ＳＥ２へぞ
れぞれ接続される。極性検出器ＰＤ１．ＰＤ２は、精密
抵抗分圧器の端子に現われる電圧レベルの極性が同じが
否かを検出づ゛る。精密抵抗分圧器の両方の端子に同じ
極性の電圧レベルが生じている限りは、ジットレジスタ
ＳＲにおけるスイッチ閉成信号のクロックにＪ、り制御
される桁送りが継続される。そうリ−るど、スイッチ８
１〜Ｓ８は、たとえばスイッチＳ１から始まって、１個
ずつ導通状態へ順次切り換えられる。精密分圧器の２つ
の端子に生じた電圧レベルの極性が異なることを極性検
出器ＰＤ１゜ＰＤ２が検出すると、シフ１−レジスタＳ
Ｒにお１プるスイッチ閉成信号の桁送りが停止されるか
ら、その時に導通状態になっているスイッチ、第１３図
に示す例ではスイッチＳ５、が導通状態を保ち、他のづ
−べてのスイッチは開かれたままである。 第１３図に示す△−り変換器の動作について以下に行う
説明においては、その時に存在するアナログ信号値の場
合に、抵抗器ＲＧ５の中央部で電圧の打ち消しが起ると
仮定する。抵抗器ＲＧ５の上側の端子およびそれより上
側のすべての分圧点は正の電圧レベルであり、抵抗器Ｒ
Ｇ５の下側の端子およびそれより下側のすべての分圧点
は負の電圧レベルである。また、変調器Ｍ１とＭ２へ与
えられる直流電圧子Ｇと−Ｇの値の場合に、各抵抗器Ｒ
Ｇ１〜ＲＧ７による電圧降下がｏ、ｉｖであると仮定す
る。その電圧降下に等しい電圧値が、加算器Ａにおいて
、接続順Ｘに生ずる電圧レベルへ負に重畳される。その
時にスイッチ＄１が閉じられると仮定する。これは、接
続点×に生ずる電圧（その電圧は抵抗器ＲＧ１の上側の
端子からスイッチＳ１を通じて接続点Ｘへ与えられたも
のである）のうち、０．１■の電圧が加算器Ａを用ｌ／
）で差し引かれることを意味する。したがって、精密抵
抗分圧器の下側の端子へ与えられた電圧（よ、抵抗器Ｒ
ＧＩの上側の端子に生じた電圧より、抵抗器ＲＧ１にお
ける電圧降下分たり低い。加算器Ａを用いてその電圧は
精密抵抗分圧器の端子間で常にシュミレートされる。そ
の電圧は、粗抵抗分圧器を構成する抵抗器のうち、その
時に閉じられているスイッチに対応する抵抗器の端子間
に生ずる。 スイッチ８１〜８８は出力側だけを精密抵抗分圧器の上
側端子のみへ接続し、粗抵抗分圧器の各抵抗器の下側端
子へ別のスイッチの一方の端子を接続し、それら別のス
イッチの別の端子を精密抵抗分圧器の下側の端子へ接続
するように構成することもできる。そうすると、加算器
Δを使用しなくてすむが、必要なスイッチの数が２倍に
なる。 ここで考えているアナログ信号値の場合には抵抗器ＲＧ
１の両方の端子に正の電圧レベルが現われるから、抵抗
器ＲＧ１の下側の端子に生ずる電圧レベルは、加算器Ａ
に与えられる負に重畳された電圧ＶＮ（この例では−０
，ＩＶ）、にり高く、２つの極性検出器ＰＤ１．ＰＤ２
は精密抵抗分圧器の両方の端子にあける同じ極性の電圧
レベルを検出する。したがって、シフトレジスタ８１マ
においては、スイッチ閉成信号が出力端子Ａ１から出力
端子Ａ２まで桁送りされ、その桁送りが完了した時にス
イッチＳ２が閉じられ、スイッチＳ１が開かれる。スイ
ッチ閉成信号のこの桁送り動作は、スイッチＳ５が閉じ
られるまで続【プられる。ここで説明している例に対し
て行った仮定に従って抵抗器Ｒ５の中央部で電圧の打消
しが行われるから、それの上側の端子に生ずる電圧は正
である。もつとも、その電圧の値はその抵抗器ＲＧ　５
の端子間電圧降下０．ＩＶにり低い。加算器において−
０，１Ｖの負電圧を重畳した後は、負電圧が精密抵抗分
圧器の下側端子に生ずる。したがって、２個の極性検出
器ＰＤ１．ＰＤ２が精密抵抗分圧器の両方の端子で異な
る極性を検出する。そのためにシフＩ・レジスタＳＲに
お【プるスイッチ閉成信号の桁送りが終らされる。した
がってスイッチＳ５は閉じられたままであり、他の全て
のスイッチは間かれる。抵抗器ＲＧ５の端子間に生ずる
電圧カーブ（この電圧カーブはその抵抗器中のどこかの
位置で零であり、その位置において極性を変える）が精
密抵抗分圧器へ与えられる。精密抵抗分圧器の部分の感
度を高く覆るために、スイッチＳ５にＪ二り与えられた
電圧は増幅器ＶＦ２によりたとえば１０倍に増幅される
。加算器Ａが増幅加算器として構成されたとＪると、増
幅器ＶＦ１は増幅器ＶＦ２へ直列接続される。増幅器Ｖ
Ｆ１の増幅度は加算器Ａの増幅度と同じである。 スイッチＳ５を介して精密抵抗分圧器へ与えられる電圧
カーブは、精密優先デコーダＰ「を用いて電圧零点の位
置が調べられる。それから、この精密優先デコーダＰＦ
の出力端子に、精密抵抗分圧器におりる電圧零の点の場
所を特徴づける２進パターンを二重コード化されて得る
ことかできる。 精密抵抗分圧器の両端子に加えられた電圧の極性が異な
ることが検出された時に、スイッチ閉成信号の桁くおり
が停止されるシフト・レジスタＳＲの出力端子Ａｘは、
電圧の打ち消し、したがって電圧レベル零が起る粗抵抗
分圧器におりる抵抗器を特徴づ【プる。この出力端子Ａ
Ｘの位置はデジタル化づべきアナログ信号値を粗く特徴
づりる。この粗アナログ信号値に対応するビットパター
ンが粗優先デコーダＰＧによって二重コード化されて与
えられる。 このＡ−Ｄ変換器が終ると、粗優先度デコーダＰＧの出
力端子にデジタル化されたアナログ信号値の出力端子に
デジタル化されたアナログ信号値の上位ビット（ＭＳＢ
）が現われ、精密優先デコーダＰＦの出力端子に下位ビ
ット（ｔ−Ｓ　Ｂ　）が現われる。

【図面の簡単な説明】

第１図は本発明のＡ−Ｄ変換器の第１の実施例のブロッ
ク図、第２図は第１図に示すＡ−Ｄ変換器に適当なしき
い値回路のとくに好適な実施例の回路図、第３図は本発
明のＡ−Ｄ変換器の第２の実施例のブロック図、第４図
は本発明のＡ−Ｄ変換器の第３の実施例のブロック図、
第５図は第３゜４図に示すＡ　’−Ｄ変換器に使用でき
る振幅比較回路の第１の実施例のブロック図、第６図は
第３゜４図に示すＡ−Ｄ変換器に使用できる振幅比較回
路の第２の実施例のブロック図、第７図は本発明のＡ’
−Ｄ変換器の第４の実施例のブロック図、第８図は第７
図に示−１’　Ａ　−Ｄ変換器の動作を説明覆るための
グラフ、第９図は本発明のＡ−Ｄ変換器の第５の実施例
のブロック図、第１０図は第９図に示すＡ−Ｄ変換器の
動作を説明するためのグラフ、第１１図は第７，９図に
示づ゛Ａ−Ｄ変換器の変更例の動作を説明するグラフ、
第１２図は優先デコーダの回路図、第１３図は本発明の
Ａ−Ｄ変換器の第６の実施例のブロック図である。 ８１〜Ｂ４・・・振幅比較回路、Ｄ・・・差動増幅器、
Ｐ・・・優先デコーダ、Ｐｌ・・・移相器、Ｓ、ＳＷ１
〜ＳＷ４・・・しきい値回路、ＳＰ１〜ＳＰ４・・・メ
モリ。 出願人代理人　　猪　　股　　　　清 Ｆｌ（Ｓ，４ ＦＩＧ、　９ 手続補正吉（肩） 昭和６０年　７　１−１２）日 特許庁長官　宇　賀　道　部　殿 １、事件の表示 昭和６０年　特許願　第５９３３２号 ２、発明゛の名称 Ａ−Ｄ変換方法およびＡ−Ｄ変換器 ３、補正をする者 事件との関係　　特許出願人 ハンス、ベルバ ４、代　理　人　（郵便番号１００） 昭　和　６０年　６　月　１０日 （発送日　昭和６０年６月２５日） ６、補正の対象 図面

Claims (1)

1. 【特許請求の範囲】 １、必要な量子化きざみに応じた数のしきい値回路（Ｓ
   Ｗ１、ＳＷ２、・・・）を有し、それらのしきい値回路
   の入力端子（Ｅ１、Ｅ２、・・・）へはデジタル化すべ
   きアナログ信号が与えられ、前記しきい値回路の出力端
   子（Ａ１、Ａ２、・・・）においてはデジタル化された
   信号を利用できるＡ−Ｄ変換器において、しきい値回路
   （ＳＷ１、ＳＷ２、・・・）の入力端子（Ｅ１、Ｅ２、
   ・・・）の前段に変調回路（ＡＭ）が設けられ、その変
   調回路においては、デジタル化すべきアナログ信号で一
   定周波数の搬送波を振幅変調することを特徴とするＡ−
   Ｄ変換器。 ２、特許請求の範囲第１項記載のＡ−Ｄ変換器であって
   、各しきい値回路（ＳＷ１、ＳＷ２、・・・）の後段に
   メモリ（ＳＰ１、ＳＰ２、・・・）が設けられ、それら
   のメモリに各対応するしきい値回路（ＳＷ１、ＳＷ２、
   ・・・）の２進出力信号を読込むことができ、それらの
   メモリは搬送周波数から得たクロック信号（Ｔ）により
   制御されることを特徴とするＡ−Ｄ変換器。 ３、特許請求の範囲第１項または第２項記載のＡ−Ｄ変
   換器であって、各しきい値回路（ＳＷ１、ＳＷ２、・・
   ・）はダイオード手段（Ｄ１、Ｄ２）を含み、それらの
   ダイオード手段においてはある特定のスイッチングしき
   い値が形成されて、ダイオードに共通のしきい値挙動を
   行わせることを特徴とするＡ−Ｄ変換器。 ４、特許請求の範囲第３項記載のＡ−Ｄ変換器であって
   、何個かのダイオードを直列に接続することにより必要
   なしきい値が形成され、それらのダイオードのボトミン
   グ電圧の和がしきい値を形成することを特徴とするＡ−
   Ｄ変換器。 ５、特許請求の範囲第３項記載のＡ−Ｄ変換器であつて
   、各場合に必要なしきい値はバイアスされたダイオード
   のボトミング電圧だけ減じられたしきい値に対応するこ
   とを特徴とするＡ−Ｄ変換器。 ６、特許請求の範囲第５項記載のＡ−Ｄ変換器であって
   、各しきい値回路（ＳＷ１、ＳＷ２、・・・）は逆直列
   接続された２個のダイオード（Ｄ１、Ｄ２）を含み、 それら２個のダイオード（Ｄ１、Ｄ２）の接続点（Ｖ）
   に第１の電流源（Ｒ２）が接続され、一方のダイオード
   （Ｄ２）の自由端子はしきい値回路（ＳＷ１）の入力端
   子（Ｅ１）を形成し、他方のダイオード（Ｄ１）の自由
   端子はそのしきい値回路の出力端子を形成し、 出力端子（Ａ１）が第２の電流源を介して基準電圧源（
   Ｕ＿ｒ＿ｅ＿ｆ＿１）へ接続されるとともに、振幅制限
   ダイオード手段（Ｄ３）を介して基準電位、なるべくア
   ース、へ接続されていることを特徴とするＡ−Ｄ変換器
   。 ７、特許請求の範囲第６項記載のＡ−Ｄ変換器であって
   、２つの電流源のうちの少くとも一方が抵抗器（Ｒ１、
   Ｒ２）により形成されていることを特徴とするＡ−Ｄ変
   換器。 ８、特許請求の範囲第２〜６項のいずれかに記載のＡ−
   Ｄ変換器であって、各しきい値回路（ＳＷ１、ＳＷ２、
   ・・・）の出力端子と対応するメモリ（ＳＰ１、ＳＰ２
   、・・・）の間にコンデンサ（Ｃ１、Ｃ２、・・・）が
   接続されていることを特徴とするＡ−Ｄ変換器。 ９、必要な量の量子化きどみに応じた数のしきい値回路
   （ＳＷ１、ＳＷ２、・・・）を有し、それらのしきい値
   回路の入力端子（Ｅ１、Ｅ２、・・・）へはデジタル化
   すべきアナログ信号が与えられ、前記しきい値回路の出
   力端子（Ａ１、Ａ２、・・・）においてはデジタル化さ
   れた信号を利用できるＡ−Ｄ変換器において、各しきい
   値回路（ＳＷ１、ＳＷ２、・・・）は特許請求の範囲第
   １〜７項のいずれかに従って構成されていることを特徴
   とするＡ−Ｄ変換器。 １０、特許請求の範囲第１〜９項のいずれかに記載のＡ
   −Ｄ変換器であって、各しきい値回路（ＳＷ１、ＳＷ２
   、・・・）は同一のしきい値を有する２つのしきい値段
   を含み、それらのしきい値回路は共通のタイミングによ
   る多重化動作においてプッシュ・プルのようにして動作
   を行い、および動作を停止することができ、切り変えク
   ロックパルスの間の時間間隔は、それらのしきい値段に
   よるデジタル化のために要する時間の長さの半分に一致
   する値まで短縮できることを特徴とするＡ−Ｄ変換器。 １１、デジタル化すべきアナログ信号で搬送周波数信号
   を振幅変調し、変調された搬送周波数信号をそれの振幅
   で重みづけ、 必要なビット分解能に応じたいくつかの振幅レベルで、
   搬送周波数信号の周波の基準信号を発生し、 変調された搬送周波数信号の振幅を基準信号の個々の振
   幅レベルと比較し、 搬送周波数信号の振幅値と同一である振幅レベルに第１
   の２進論理値（たとえば「０」）を割当て、他の振幅レ
   ベルに第２の２進論理値（たとえば「１」）を割当てる
   、 ことを特徴とするＡ−Ｄ変換方法。 １２、特許請求の範囲第１１項記載の方法であって、変
   調されない搬送周波数信号が基準信号として使用される
   ことを特徴とするＡ−Ｄ変換方法。 １３、特許請求の範囲第１１項記載の方法であって、 第１の振幅変調された搬送周波数信号の振幅変調が行わ
   れると位相位置とは逆の位相位置にあるアナログ信号に
   よる搬送周波数信号の振幅変調により得られた第２の振
   幅変調された搬送周波数信号を基準信号として使用し、 一方の変調された搬送周波数信号の各相対振幅レベルを
   他方の変調された搬送周波数信号の対応する相対振幅レ
   ベルと比較し、 一方の変調された搬送周波数信号の最低相対振幅レベル
   を他方の変調された搬送周波数信号の最高相対振幅レベ
   ルと比較し、一方の変調された搬送周波数信号の２番目
   に低い相対振幅レベルを他方の変調された搬送周波数信
   号の２番目に高い相対振幅レベルと比較することを特徴
   とするＡ−Ｄ変換方法。 １４、特許請求の範囲第１１〜１３項のいずれかに記載
   の方法であつて、基準信号と、この基準信号と比較すべ
   き変調された搬送周波数信号とを、振幅平衡のために同
   じ位相位置で比較することを特徴とするＡ−Ｄ変換方法
   。 １５、特許請求の範囲第１１〜１３項のいずれかに記載
   の方法であって、基準信号と、この基準信号と比較すべ
   き変調された搬送周波数信号とを、互いに打ち消すため
   に逆位相位置で比較することを特徴とするＡ−Ｄ変換方
   法。 １６、必要な量子化きざみに依存する数の重みづけ回路
   （Ｂ１、・・・Ｂ４）を有し、それらの重みづけ回路の
   出力端子からアナログ信号に対応するビットパターンを
   得ることができるＡ−Ｄ変換器において、 デジタル化すべきアナログ信号で搬送周波数信号を振幅
   変調する変調回路（Ｍ１、Ｍ２）が設けられ、 振幅変調された搬送周波数信号を振幅に応じて主みづけ
   る重みづけ回路（Ｂ１、・・・Ｂ４）へ振幅変調された
   搬送周波数信号が与えられ、 各重みづけ回路（Ｂ１、・・・Ｂ４）は、第１の入力端
   子（Ｅ１１、・・・Ｅ１４）と第２の入力端子（Ｅ２１
   、・・・Ｅ２４）を有する振幅比較回路により形成され
   、前記第１の入力端子（Ｅ１１、・・・Ｅ１４）へは振
   幅変調された搬送周波数信号が与えられ、前記第２の入
   力端子（Ｅ２１、・・・Ｅ２４）へは、各振幅比較回路
   （Ｂ１、・・・Ｂ４）ごとに異なる分圧レベルに分圧さ
   れた後の変調されていない搬送周波数信号が与えられ、 第２の２進論理値（たとえば「０」が、振幅比較回路（
   Ｂ１、・・・Ｂ４）のうち、同じ振幅が２つの入力端子
   （Ｅ１１、Ｅ２１；・・・；Ｅ１４、Ｅ２４）へ与えら
   れる振幅比較回路の出力信号に割当てられ、かつ、他の
   ２進論理値（たとえば「１」が振幅比較回路のうち、異
   なる振幅が２つの入力端子（Ｅ１１、Ｅ２１；・・・；
   Ｅ１４、Ｅ２４）へ与えられる各振幅比較回路に割当て
   られることを特徴とするＡ−Ｄ変換器。 １７、特許請求の範囲第１６項記載Ａ−Ｄ変換器であっ
   て、 振幅変調された搬送周波数信号は全ての第１の入力端子
   （Ｅ１１、・・・Ｅ１４）へ与えられ、変調されていな
   い搬送周波数信号は抵抗分圧器列（Ｒ１、・・・Ｒ４）
   へ与えられ、 各第２の入力端子（Ｅ２１、・・・Ｅ２４）は抵抗分圧
   器列（Ｒ１、・・・Ｒ４）の異なる分圧点へ接続されて
   いることをＡ−Ｄ変換器。 １８、特許請求の範囲第１６項または第１７項記載のＡ
   −Ｄ変換器であって、変調されていない搬送周波数信号
   と振幅変調された搬送波周波数信号が各振幅比較回路の
   ２つの入力端子（Ｅ１１、Ｅ１２；・・・；Ｅ２１、Ｅ
   ２４）へ同じ位相位置で与えられることを特徴とするＡ
   −Ｄ変換器。 １９、特許請求の範囲第１６項または第１７項記載のＡ
   −Ｄ変換器であって、変調されていない搬送周波数信号
   と振幅変調された搬送周波数信号が各振幅比較回路（Ｂ
   １、・・・Ｂ４）の２つの入力端子（Ｅ１１、Ｅ２１；
   ・・・；Ｅ１４、Ｅ２４）へ逆位相位置で与えられるこ
   とをＡ−Ｄ変換器。 ２０、必要な量子化きざみに応じた数の重みづけ回路（
   Ｂ１、・・・Ｂ４）を有し、それらの重みづけ回路の出
   力端からアナログ信号値に対応するビットパターンを得
   ることができるＡ−Ｄ変換器において、 搬送周波数信号と、デジタル化すべきアナログ信号とが
   逆位相で与えられる２つの振幅変調器（Ｍ１、Ｍ２）が
   設けられ、 各重みづけ回路は第１の入力端子（Ｅ１１、・・・Ｅ１
   ４）と第２の入力端子（Ｅ２１、・・・Ｅ２４）を有す
   る振幅比較回路（Ｂ１、・・・Ｂ４）により形成され、 第１の入力端子（Ｅ１１、・・・Ｅ１４）へは、各振幅
   比較回路（Ｂ１、・・・Ｂ４）ごとに異なる分圧レベル
   に分圧された後の振幅変調された搬送周波数信号が変調
   器（Ｍ）から与えられ、 第２の入力端子（Ｅ２１、・・・Ｅ２４）へは、各振幅
   比較回路（Ｂ１、・・・Ｂ４）ごとに異なる分圧レベル
   に分圧された後の振幅変調された搬送周波数信号が他の
   変調器（Ｍ２）から与えられ、引き続く振幅比較回路（
   Ｂ１、・・・Ｂ４）の入力端子へしだいに劣化させられ
   た信号値が与えられる順序は、第１の入力端子（Ｅ１１
   、・・・Ｅ１４）と第２の入力端子（Ｅ２１、・・・Ｅ
   ２４）では逆であり、 第１の２進論理値（たとえば「０」）が、振幅比較回路
   （Ｂ１、・・・Ｂ４）のうち、２つの入力端子（Ｅ１１
   、Ｅ２１；・・・；Ｅ１４、Ｅ２４）へ同じ振幅が与え
   られる振幅比較回路の出力信号に割当てられ、他の２進
   論理値（たとえば「１」）が、振幅比較回路（Ｂ１、・
   ・・Ｂ４）のうち、２つの入力端子（Ｅ１１、Ｅ２１；
   ・・・；Ｅ１４、Ｅ２４）へ異なる振幅が与えられる振
   幅比較器の出力信号に割当てられることを特徴とするＡ
   −Ｄ変換器。 ２１、特許請求の範囲第２０項記載のＡ−Ｄ変換器であ
   つて、 第１の抵抗分圧器列（Ｒ１１、・・・Ｒ１４）が第１の
   変調器（Ｍ１）の出力端子と基準電位たとえばアースと
   の間に接続され、第２の抵抗分圧器列（Ｒ２１、・・・
   Ｒ２４）が第２の変調器（Ｍ２）と基準電位の間に接続
   され、 引き続き振幅変調回路（Ｂ１、・・・Ｂ４）の第１の入
   力端子（Ｅ１１、・・・Ｅ１４）が第１の抵抗分圧器列
   （Ｒ１１、・・・Ｒ１４）の分圧点へ分圧された電圧が
   しだいに高くなる順に接続され、引き続く振幅比較回路
   （Ｂ１、・・・Ｂ４）の第２の入力端子（Ｅ２１、・・
   ・Ｅ２４）が第２の抵抗分圧器列（Ｒ２１、・・・Ｒ２
   ４）の分圧点へ分圧された電圧がしだいに低くなる順に
   接続されていることを特徴とするＡ−Ｄ変換器。 ２２、特許請求の範囲第２０項または第２１項記載のＡ
   −Ｄ変換器であって、振幅変調された搬送周波数信号が
   ２つの変調器（Ｍ１、Ｍ２）から各振幅比較回路（Ｂ１
   、・・・Ｂ４）の２つの入力端子（Ｅ１１、Ｅ２１；・
   ・・；Ｅ１４、Ｅ２４）へ同じ位相で与えられることを
   特徴とするＡ−Ｄ変換器。 ２３、特許請求の範囲第２０項または第２１項記載のＡ
   −Ｄ変換器であって、振幅変調された搬送周波数信号が
   ２つの変調器（Ｍ１、Ｍ２）から各振幅比較回路（Ｂ１
   、・・・Ｂ４）の２つの入力端子（Ｅ１１、Ｅ２１；・
   ・・；Ｅ１４、Ｅ２４）へ逆位相で与えられることを特
   徴とするＡ−Ｄ変換器。 ２４、特許請求の範囲第１８項または第２２項記載のＡ
   −Ｄ変換器であつて、各振幅比較回路（Ｂ１、・・・Ｂ
   ４）は差動増幅器（Ｄ）により形成されていることを特
   徴とするＡ−Ｄ変換器。 ２５、特許請求の範囲第１９項または第２３項記載のＡ
   −Ｄ変換器であって、各振幅比較回路（Ｂ１、・・・Ｂ
   ４）は零検出器（Ｎ）により形成されていることを特徴
   とするＡ−Ｄ変換器。 ２６、特許請求の範囲第１６〜２５項のいずれかに記載
   のＡ−Ｄ変換器であって、各比較回路（Ｂ１、・・・Ｂ
   ４）に２つの２進論理値（「０」と「１」）を識別する
   ためのしきい値を定めるしきい値回路が後置されている
   ことを特徴とするＡ−Ｄ変換器。 ２７、特許請求の範囲第１６〜２６項のいずれかに記載
   のＡ−Ｄ変換器であって、搬送波信号は変換すべきアナ
   ログ信号により直流電圧変調されることを特徴とするＡ
   −Ｄ変換器。 ２８、デジタル化すべきアナログ信号で、第１の搬送周
   波数信号を第１の位相位置で振幅変調し、かつ周波数が
   第１の搬送周波数信号の周波数信号の周波数と同じで、
   第１の搬送周波数信号の位相位置と逆位相位置で振幅変
   調し、 振幅変調された第１の搬送周波数信号を抵抗分圧器列の
   一端に与え、振幅変調された第２の搬送周波数信号を抵
   抗分圧器列の他端へ与え、 抵抗分圧器列の２つの端部へ与えられた２つの搬送周波
   数信号の打消しが起る抵抗分圧器列の分圧点を検出し、 その分圧点に第１の２進値（「０」）を割当て、他の全
   ての分圧点に他の２進値（「１」）を割当て、その結果
   得られた２進値パターンが変換されたアナログ信号値を
   特徴づけることを特徴とするＡ−Ｄ変換方法。 ２９、デジタル化すべきアナログ信号で、第１の極性の
   第１の直流電圧信号を変調し、かつ同じ値で逆極性の第
   ２の直流電圧を変調し、 振幅変調された第１の直流電圧信号を抵抗分圧器列の一
   端へ与え、振幅変調された第２の直流電圧信号を抵抗分
   圧器列の他端へ与え、 抵抗分圧器列の分圧点のうち、抵抗分圧器列の２つの端
   部へ与えられた直流電圧信号の打消しが起る分圧点を検
   出し、 その分圧点に第１の２進値（「０」）を割当て、他の分
   圧点に他の２進値（「１」）を割当て、その結果得られ
   た２進値パターンは変換されたアナログ信号値を特徴づ
   けることを特徴とするＡ−Ｄ変換器。 ３０、必要な量子化きざみに応じて数の抵抗器（Ｒ１〜
   Ｒ７）を有する抵抗器列を有するＡ−Ｄ変換器において
   、 各場合に第１の位相の搬送周波数信号（Ｔ）およびデジ
   タル化すべき第１の位相のアナログ信号（Ａ）が与えら
   れる振幅変調器（Ｍ１）と、各場合に逆の位相の搬送周
   波数信号（Ｔ）およびデジタル化すべき逆の位相のアナ
   ログ信号（Ａ）が与えられる振幅変調器（Ｍ２）とが設
   けられ、抵抗器列（Ｒ１〜Ｒ７）がそれら２つの振幅変
   調器（Ｍ１、Ｍ２）の出力端子の間に接続され、抵抗器
   列（Ｒ１〜Ｒ７）の個々の分圧点へ零検出器（Ｖ１〜Ｖ
   ７、Ｐ）が接続され、零が検出された時はそれらの零検
   出器の出力信号には第１の２進値が割当てられ、非零が
   検出された時はそれらの零検出器の出力信号には他の２
   進値（「１」）が割当てられ、零検出器（Ｖ１〜Ｖ７、
   Ｐ）の出力信号の２進値パターンはデジタル化されたア
   ナログ信号値を特徴づけることを特徴とするＡ−Ｄ変換
   器。 ３１、特許請求の範囲第３０項記載のＡ−Ｄ変換器であ
   つて、１より小さい変調度において、各振幅変調器（Ｍ
   １、Ｍ２）の出力端子と抵抗器列（Ｒ１〜Ｒ７）の対応
   する端部の間に減衰抵抗器（ＲＶ１、ＲＶ２）が接続さ
   れ、この減衰抵抗器（ＲＶ１、ＲＶ２）は電圧を、変調
   されていない搬送波（Ｔ）の振幅マイナス振幅の振れ等
   しい値に低下させることを特徴とするＡ−Ｄ変換器。 ３２、必要な量子化きざみに応じた数の抵抗器（Ｒ１〜
   Ｒ７）を有する抵抗器列を有するＡ−Ｄ変換器において
   、 デジタル化すべきアナログ信号（Ａ）が変調信号として
   与えられるとともに、極性が異なるが、同じ値の直流電
   圧（＋Ｇ、−Ｇ）が変調される信号として与えられる２
   つの直流電圧変調器（Ｍ１、Ｍ２）が設けられ、 それら２つの直流電圧変調器（Ｍ１、Ｍ２）の間に抵抗
   器列（Ｒ１〜Ｒ７）が接続され、 抵抗器列（Ｒ１〜Ｒ７）の個々の分圧点に零検出器（Ｖ
   １〜Ｖ７、Ｐ）が接続され、零が検出された時にそれら
   の零検出器の出力信号に第２の２進値（「Ｏ」）が割当
   てられ、非零が検出された時にそれらの零検出器に他の
   ２進値（「１」）が割当てられ、それらの零検出器（Ｖ
   １〜Ｖ７、Ｐ）の出力信号の２進値パターンはデジタル
   化されたアナログ信号の値を特徴づけることを特徴とす
   るＡ−Ｄ変換器。 ３３、特許請求の範囲第３０〜３２項のいずれかに記載
   のＡ−Ｄ変換器であって、抵抗器列は同じ抵抗値を有す
   るｎ個の抵抗器（ＲＧ１〜ＲＧ７）より成る粗分圧器列
   により形成され、 前記粗分圧器列（ＲＧ１〜ＲＧ７）の個々の各分圧点に
   制御可能なスイッチ（５１〜５７）が接続され、共通接
   続点（Ｘ）に接続されている分圧点へはそれらのスイッ
   チの側は接続されて、共通接続点（Ｘ）に生じた電圧が
   、精密分圧器列を形成する第２の抵抗器列（ＲＦ１〜Ｒ
   Ｆ７）の一端に与えられ、その第２の抵抗器列の他端へ
   は、その電圧が、粗分圧器列（ＲＧ１〜ＲＧ７）の端子
   間に与えられた電圧のｎ番目の部分に等しい直列電圧が
   重畳されてから与えられ、それの分圧点に零検出器（Ｐ
   Ｆ）も接続され、 個々のスイッチ（Ｓ１〜Ｓ７）の制御入力端子が、精密
   分圧器列（ＲＦ１〜ＲＦ７）の２つの端子に生ずる電圧
   の極性を比較するスイッチング制御ロジック（ＰＤ１、
   ＰＤ２、ＳＲ）に接続され、導通状態へのスイッチング
   において種々の極性の電圧が精密分圧器列（ＲＦ１〜Ｒ
   Ｆ７）の端子に生ずるようなスイッチを選択するために
   、前記スイッチング制御ロジック（ＰＤ１、ＰＤ２、Ｓ
   Ｒ）はスイッチ（Ｓ１〜Ｓ７）を順次１個ずつ導通状態
   へスイッチングし、 スイッチ状態パターンと、精密分圧器列（ＲＦ１〜ＲＦ
   ７）の零検出器（ＰＦ）の出力信号のパターンとからデ
   ジタル化されたアナログ信号がとり出されることを特徴
   とするＡ−Ｄ変換器。 ３４、特許請求の範囲第３３項記載のＡ−Ｄ変換器であ
   って、スイッチ（Ｓ１〜Ｓ７）の制御入力端子がシフト
   レジスタ（ＳＲ）の出力端子に接続され、精密分圧器列
   （ＲＦ１〜ＲＦ７）の端子に同じ極性の電圧が発生され
   たことがシフトレジスタ（ＳＲ）へ知らされるまで、前
   記制御入力端子へシフトレジスタからのスイッチ閉成信
   号が固定サイクルで順次与えられることを特徴とするＡ
   −Ｄ変換器。 ３５、特許請求の範囲第３２〜３４項のいずれかに記載
   のＡ−Ｄ変換器であって、２個の各直流電圧変調器（Ｍ
   １、Ｍ２）が差動増幅器により形成され、この差動増幅
   器の１つの入力端子へはアナログ信号（Ａ）が与えられ
   、他の入力端子へは変調すべき直流電圧（＋Ｇ、−Ｇ）
   が与えられことを特徴とするＡ−Ｄ変換器。 ３６、特許請求の範囲第３０〜３５項のいずれかに記載
   のＡ−Ｄ変換器であって、任意の極性の入力電圧をただ
   １つの極性の出力電圧へ変換するために極性反転器が個
   々の分圧点に接続されていることを特徴とするＡ−Ｄ変
   換器。 ３７、特許請求の範囲第３６項記載のＡ−Ｄ変換器であ
   って、各極性反転器は２つの出力端子（Ａ１、Ａ２）を
   有する差動増幅器（Ｔｉ、Ｔ２）として構成され、それ
   らの差動増幅器の１つの入力端子（Ｅ１）へ任意の極性
   の入力電圧が与えられ、他の入力端子（Ｅ２）へは基準
   電圧が与えられ、前記２つの出力端子（Ａ１、Ａ２）は
   ダイオード（Ｄ１、Ｄ２）をそれぞれ介してフリップフ
   ロップ（ＦＦ）のセット入力端子に接続され、そのフリ
   ップフロップの出力端子には、対応する分圧点の電圧が
   帯電圧の時に第２の２進値（「０」）が生じ、その分圧
   点における電圧が零以外の電圧の時に他の２進値（「１
   」）が生ずることを特徴とするＡ−Ｄ変換器。 ３８、特許請求の範囲第３０〜３７項のいずれかに記載
   のＡ−Ｄ変換器であって、各分圧点の後に増幅器（Ｖ１
   〜Ｖ７）が設けられていることを特徴とするＡ−Ｄ変換
   器。 ３９、特許請求の範囲第３０〜３８項のいずれかに記載
   のＡ−Ｄ変換器であって、各分圧点は極性デコーダ（Ｐ
   ）の入力端子に接続され、粗分圧器列（ＲＧ１〜ＲＧ７
   ）と精密分圧器列（ＲＦ１〜ＲＦ７）が用いられた時に
   、各分圧器列の後にそれ自身の極性検出器（ＰＧ、ＰＦ
   ）が設けられていることを特徴とするＡ−Ｄ変換器。 ４０、特許請求の範囲第１７〜１９、２１〜２７または
   ３０〜３９項のいずれかに記載のＡ−Ｄ変換器であって
   、分圧器列の抵抗器はオーム性の抵抗器と、透導素子と
   、容量素子とのうちの少くとも一方により形成されてい
   ることを特徴とするＡ−Ｄ変換器。