JPS616983A - Dc reproducing circuit - Google Patents
Dc reproducing circuitInfo
- Publication number
- JPS616983A JPS616983A JP59127952A JP12795284A JPS616983A JP S616983 A JPS616983 A JP S616983A JP 59127952 A JP59127952 A JP 59127952A JP 12795284 A JP12795284 A JP 12795284A JP S616983 A JPS616983 A JP S616983A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- emitter
- regeneration
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
産業上の利用分野
この発明に出力動作範囲が広く、半導体集積回路に好適
な直流再生回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application This invention relates to a DC regeneration circuit which has a wide output operating range and is suitable for semiconductor integrated circuits.
従来例の構成とその問題点
従来の直流再生回路例を第1図に示す。第1図において
、1げ直流再生σれた信号を次段に渡すだめのバッファ
用のPNP l−ランジスタ、2にトランジスタ1のコ
レクタにエミッタを接続した同オ重のトランジスタ、3
および4け、トランジスタ2のベース電流を反転σせる
ためのトランジスタ、6はトランジスタ1に電流を供給
する電流源、6け直流再生のためのコンデンサ、7に映
像信号源、8げ直流再生のためのスイッチ、9は一定電
圧源、10は電源端子である。Configuration of a conventional example and its problems An example of a conventional DC regeneration circuit is shown in FIG. In Fig. 1, 1 is a PNP l-transistor for a buffer to pass the DC-regenerated signal to the next stage, 2 is a transistor of the same type with its emitter connected to the collector of transistor 1, and 3
and 4, a transistor for inverting the base current of transistor 2; 6, a current source that supplies current to transistor 1; 6, a capacitor for DC reproduction; 7, a video signal source; 8, for DC reproduction. 9 is a constant voltage source, and 10 is a power supply terminal.
この回路の動作に、映像信号の帰線期間に、スイッチ8
を導通にしてトランジスタ1のベース端子で、帰線期間
の直流電圧を定電圧源9と一致芒せ、映像信号の映像期
間に汀、スイッチ8を開放にし、コンデンサ6の両端の
電位差を一定にするように、同コンデンサ6に対して直
流電源が流れないようトランジスタ1のベース電流ト、
トランジスタ2のベース電流の極性をトランジスタ3お
、じびトランジスタ4で反転した電流とを力0え補償す
るものである、
ところがバッファ用トランジスタ1のエミッタでの出力
動作範囲ニ、トランジスタ2のエミッタ電圧よりも低く
ならない。このことに、電#電圧が低い場合で、信号が
帰線期間の電圧に対して、上下に振幅を持っている場合
不都合が生ずる。In the operation of this circuit, during the retrace period of the video signal, the switch 8
is made conductive, the DC voltage during the retrace period is made to match the constant voltage source 9 at the base terminal of the transistor 1, and the switch 8 is opened during the video period of the video signal to keep the potential difference between both ends of the capacitor 6 constant. The base current of the transistor 1 is adjusted so that the DC power does not flow to the capacitor 6.
This is to compensate for the polarity of the base current of transistor 2 and the current reversed by transistor 3 and transistor 4. However, the output operating range at the emitter of buffer transistor 1 and the emitter voltage of transistor 2 It cannot be lower than. This causes a problem when the voltage is low and the signal has an amplitude above and below the voltage during the retrace period.
発明の目的
この発明に上記従来の直流再生回路に存在した欠点すな
わち、従来の狭い出力動作範囲を拡大した直流再生回路
を提供するものである。OBJECTS OF THE INVENTION It is an object of the present invention to provide a DC regeneration circuit that overcomes the drawbacks of the conventional DC regeneration circuit, that is, expands the narrow output operating range of the conventional DC regeneration circuit.
発明の構成
本発明に、バッファ用トランジスタのベース電流を、バ
ッファ用トランジスタと同一形状でエミッタ電流を等し
くとった別のトランジスタのベース電流をカレントミラ
回路で極性を反転さぜ加えることができるように回路構
成したもので、映像期間に、直流電流が、直流再生用コ
ンデンサに流f″Lないように電流補償し、かつ直流再
生された信号の出力動作範囲を拡大した直流再生回路で
ある。Structure of the Invention In the present invention, it is possible to add the base current of a buffer transistor to the base current of another transistor having the same shape as the buffer transistor and having the same emitter current by reversing the polarity using a current mirror circuit. This is a DC regeneration circuit that compensates for the DC current so that it does not flow f''L into the DC regeneration capacitor during the video period, and expands the output operation range of the DC regenerated signal.
実施例の説明
以下第2図を参照して、本発明の第一の実施例を説明す
る。DESCRIPTION OF THE EMBODIMENTS A first embodiment of the present invention will be described below with reference to FIG.
この直流再生回路に、第1の電流源5に接続された直流
再生バッファ用トランジスタ1のベースと、第2の電流
源12に接続きれ、同バッファ用トランジスタ1とエミ
ッタ電流の等しいトランジスタ20ベースとを、カレン
トミラ回路で互いに等しいベース電流となるように接続
し、映像期間に、直流再生用コンデンサへの直流電流が
流れないように構成されている。6の直流再生のだめの
コンデンサ、7の映像信号源、8のスイッチ、9の一定
電圧源ニ゛、第1図と同一のものである。In this DC regeneration circuit, the base of the DC regeneration buffer transistor 1 connected to the first current source 5 and the base of a transistor 20 which is connected to the second current source 12 and whose emitter current is equal to that of the buffer transistor 1 are connected. are connected by a current mirror circuit so that the base currents are equal to each other, and the structure is such that no DC current flows to the DC reproduction capacitor during the video period. The capacitor 6 for DC reproduction, the video signal source 7, the switch 8, and the constant voltage source 9 are the same as those shown in FIG.
この構成でに、トランジスタ1のエミッタ電圧に、接地
電位まで下げることが可能であり、才だトランジスタ1
を第3図に示すように、電流源6に接続芒れだトランジ
スタ1と電流源13に接続されたトランジスタ14から
なる差動増幅器の一部として利用することも可能となる
。尚、15゜16に抵抗である。With this configuration, it is possible to lower the emitter voltage of transistor 1 to the ground potential.
As shown in FIG. 3, it is also possible to use it as part of a differential amplifier consisting of a transistor 1 connected to a current source 6 and a transistor 14 connected to a current source 13. Note that the resistance is 15°16.
第2図でに、直流再生バノファトランジヌタ1としてP
NP型トランジスタを用いたがNPN型を用いた時は、
第4図の構成となり、トランジスタ1のエミッタ電圧に
、電源電位壕で上げることが可能となる。第4図の図中
番号と第2図の図中番号に、対応しており同一の役割を
果すものである。In Figure 2, P as the DC regenerative Vanofa transistor 1
I used an NP type transistor, but when using an NPN type,
With the configuration shown in FIG. 4, it is possible to increase the emitter voltage of transistor 1 using the power supply potential trench. The numbers in the figure in FIG. 4 correspond to the numbers in the figure in FIG. 2, and they play the same role.
発明の効果
本発明の直流再生バッファトランジスタのエミッタ電位
に、PNP型を用いた場合(1、接地電位才で、NPN
型を用いた場合に、電源電圧まで、振幅を取ることが可
能でるり、従来例で示した、トランジスタ2およびトラ
ンジスタ3によるトランジスタ1のエミ’7タの振幅制
限が無くなった。Effects of the Invention When a PNP type is used for the emitter potential of the DC regeneration buffer transistor of the present invention (1.
When a type is used, it is possible to obtain an amplitude up to the power supply voltage, and the limitation on the amplitude of the emitter of transistor 1 due to transistors 2 and 3, which was shown in the conventional example, is eliminated.
また、第3図で示したように直流再生バッファトランジ
スタ1を他の機能と兼用させることも可能であり、本発
明の応用範囲に非常(C大きい。Further, as shown in FIG. 3, it is also possible to use the DC regeneration buffer transistor 1 for other functions, which greatly increases the scope of application of the present invention.
第1図に従来例の直流再生回路図、第2図、第3図およ
び第4図に本発明の実施例回路図である。
1.2,3,4.14・・・・トランジスタ、5゜12
.13 定電流源、9・・・定電圧源、1〇−電源
、6 ・コンデンサ、ア ・・信号源、8スイ、チ、1
1 出力端子、15,16・・・・・・抵抗器。
代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図FIG. 1 is a DC regeneration circuit diagram of a conventional example, and FIGS. 2, 3, and 4 are circuit diagrams of an embodiment of the present invention. 1.2,3,4.14...Transistor, 5°12
.. 13 Constant current source, 9... Constant voltage source, 10-Power supply, 6 - Capacitor, A... Signal source, 8 Switch, H, 1
1 Output terminal, 15, 16...Resistor. Name of agent: Patent attorney Toshio Nakao and 1 other person No. 1
figure
Claims (1)
、第2電流供給源に第2トランジスタのエミッタを接続
し、互いのベース電流を電流ミラー回路を介して供給し
、前記第1のトランジスタのベースに直流再生手段を結
合した直流再生回路。The emitter of the first transistor is connected to the first current supply source, the emitter of the second transistor is connected to the second current supply source, and the base currents of the two transistors are supplied through a current mirror circuit. A DC regeneration circuit that combines DC regeneration means with the base.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59127952A JPS616983A (en) | 1984-06-21 | 1984-06-21 | Dc reproducing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59127952A JPS616983A (en) | 1984-06-21 | 1984-06-21 | Dc reproducing circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS616983A true JPS616983A (en) | 1986-01-13 |
Family
ID=14972697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59127952A Pending JPS616983A (en) | 1984-06-21 | 1984-06-21 | Dc reproducing circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS616983A (en) |
-
1984
- 1984-06-21 JP JP59127952A patent/JPS616983A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02892B2 (en) | ||
| JP3516178B2 (en) | Preamplifier circuit device | |
| JPH04127703A (en) | Operational amplifier | |
| JP2900373B2 (en) | Operational amplifier | |
| JPH0145242B2 (en) | ||
| JP3294909B2 (en) | Electronic switch circuit | |
| JP2752836B2 (en) | Voltage-current conversion circuit | |
| JP3018486B2 (en) | Bias circuit | |
| JPH0139014Y2 (en) | ||
| JPH026684Y2 (en) | ||
| JPS5880908A (en) | Amplifying circuit | |
| JPS58201414A (en) | Gain control circuit | |
| JPS6239498B2 (en) | ||
| JPS59193012U (en) | dc amplifier | |
| JPS63317813A (en) | voltage limit circuit | |
| JPS6196822A (en) | signal switching circuit | |
| JPH02188025A (en) | Line driver | |
| JPS63172509A (en) | buffer circuit | |
| JPS58101524A (en) | Electronic switch circuit | |
| JPS6037916U (en) | Differential amplifier bias circuit | |
| JPS6052513U (en) | DC stabilization circuit | |
| JPS58119014A (en) | power supply | |
| JPH0580005B2 (en) | ||
| JPS6135468U (en) | clamp circuit | |
| JPH02122709A (en) | Amplifier |