JPS616992A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明Ｇ；ｌ、撮像装置によって物体やパターン等の形
状に関する画像データを抽出し、この画像データによっ
て物体やパターン等の形状やその欠陥を解＋７？する画
像処理装置に関するものである。

〔従来技術〕

第１図はこの種の装置の従来構成を示すブロック図であ
る。同図において１はカメラ、２はカメラ・インターフ
ェイス、３はカメラ１との同期を得るための同期回路、
４はＡＤコンバータ、５，６は画像データの書込みアド
レスを指定するＸ、　　Ｙ７１Ｎ７ノ、カウンタ、７は
画像メモリ、８は画像データをアナログ画像信号へ変換
するインターフェイス、９は画像処理コンピュータ（プ
ロセッサ）、１０は画像処理の結果を出力する出力回路
、１】はモニタである。

、二のような構成において、カメラ１から抽出されたア
ノ−ログ画像信号は、カメラインターフェイス２におい
て同期信号と画像信号に分離され、このうち同期信号は
同期回路３へ、また画像信号はＡ　＋）　、：Ｊンバ−
り４へ供給される。これにより、画像（ｉｔ　”ｊはＡ
Ｄコンバータ４において２値化され、画像データに変換
される。また、Ｘ、　Ｙアドレスカウンタ５，６は同期
信号に同期して変化する書込みアドレス信号を発生ずる
ようになる。すると、ＡＤコンバータ４から出される画
像データは、Ｘアドレスカウンタ５．Ｙアドレスカウン
タ６の書込みアドレス信号で指示される画像メモリ７の
アドレスに書込まれると同時に、インターフェイス８に
読出され、同期回路３からの同期信号と合成されてモニ
タ１１へ出力される。次に画像処理コンピュータ９は、
カメラインターフェイス２．　　ＡＤコンバータ４およ
びインターフェイスン）をコントロールし、１画面の画
像データを画像メモリ７上で形成し、さらに検査対象の
画像データを読出して画像の解析処理を実行し、その結
果を出力回路ＩＣへ出力する。

ところか、この従来装置においてはアナログ画像信号の
２値化レヘルがＡＤコンバータ４の２値下Ｉ／ヘルで一
義的に決定されるため、異なる２値化レヘルで画像処理
を行なう場合、再度２値化レヘルを変えてアナログ画像
信号の２値化をやり直ず必要があり、処理の無駄や時間
のロスがあるなどの欠点があった。

〔発明の概要〕

この発明は上記のような欠点を除去するためになされた
もので、画面」二の任意の領域で、しかも任意のＬ／ヘ
ルで２値化を行なうデータ変換回路を設けることにより
、処理の無駄や時間のロスをなくすことができる画像処
理装置を提供することを目的とするものである。

〔発明の実施例〕

以１：、実施例に基づき本発明を説明する。

第２図は本発明の一実施例を示すブロック図である。第
２図において、第１図と異なる点はＡＤコンバータ４を
４ピントのＡＤコンバータ２１にし、カメラインターフ
ェイス２からの画像信号を４ビツト構成のデンクル画像
データに変換し出力するようにしたことと、データ変換
回路２２を設け、ＡＤコンバータ２１の画像データをＸ
アドレスカウンタ５．Ｙアドレスカウンタ６の上位４ビ
ツトの絹合せにより、任意のアドレス領域において所望
の２値化レヘルの画像データに変換し、画像メモリ７へ
出力するようにしたことである。

このような構成において、カメラ１から入力されるアナ
ログ画像信号は、カメラインターフェイス２において同
期信号と画像信号に分離され、同期信号は同期回路３に
、また画像信号はＡ、Ｄコンバータ２１にそれぞれ入力
される。

ＡＤコンハーク２１に入力されたアナ口・り画像信号は
、ここで４ビツト（２ａ、２ｂ、２ｃ。

２ｄ）に分離される。これは濃淡に応した階調化処理を
示し、一番明るい色は各ビットが（２ａ。

２ｂ、２ｃ、２ｄ）＝　（１，１，１，１）で表され、
一番暗い色は各ビットが（２ａ、２ｂ、２ｃ。

２ｄ、）　＝　（０，Ｏ，Ｏ，Ｏ）で表される。この４
ピノ１〜の画像データはアドレスカウンタ５．Ｙ−ｆド
レスカウンタ６からの上位４ヒツトの組合せで指示され
るアドレス領域毎にデータ変換回路２２で所望の２値化
レヘルの画像データに変換され、その変換出力２ｅは画
像メモリ７に書込まれる。

ここで、Ｘアドレスカウンタ５とＹアドレスカウンタ６
の上位４ビツトで表されるアドレスａＪｆ　ｈ５は、第
３図に示すようにＸ方向が１６分割、Ｙ方向力月６分割
の合計２５６の領域である。

ずなわぢ、Ｘアドレスカウンタ５とＹアドレスカウンタ
６の上位４ビツトの書込みアドレス信号により、１画面
の画像領域を２５６分割した単位ブロック（第３図の斜
線部分）が指定される。

そこで、データ変換回路２２には第４図に示すヨウニ、
２５６個の画像領域毎にＡＤコンバータ２■から出力さ
れる４ビツト構成の画像データを所望の２値化レベルの
画像データに変換するだめのデータかコンピュータ９が
ら予め設定される。

例えば、書込みアドレス信号ｘ、Ｙが（Ｘ、　　Ｙ）＝
　（００００，００００）　で示される画像領域）−３
１では、４ビツトの画像データ２ａ〜２ｄが“’　０１
　（ｌ　１″以上になった時に“１”となる画像データ
ｌ　２　ｃが出力されるようになっている。同様に、（
Ｘ、Ｙ）　−（１１１１，１１１１）で示される画像領
域Ｂ２５６では、４ビツトの画像データ２　ａ−２ｄが
”　１０００”以上になった時に“１゛となる画像デー
タ２ｅが出力されるようになっている。

これにより、ＡＤコンバータ２１から出力される４ビツ
トの画像データ２ａ〜２ｄは所望の２値化レヘルの画像
データ２ｅに２５６個の画像領域毎に変換される。

このようにして変換された画像データ２ｅは従来と同様
にして画像メモリ７へ書込まれ、画像の解析処理のため
に利用される。

従って、コンピュータ９は検査対象の画像領域毎に必要
な２値化レヘルの変換データをう・−夕変換回路２２に
予め設定しておくことにより、複数回の２値化レベルの
変更操作を行なうことなく所望の２値化レヘルでの画像
解析を直ぢに行なうことができるようになり、処理時間
の短縮を図れる。

なお、上記実施例ではＡＤコンバータ２１は４ビツト構
成としたが、４ビツト以上でもよい。さらに画像メモリ
７をＡＤコンバータのビットに対応して設けることによ
り、濃淡画像処理の分野にも適用できる。

また、Ｘアドレスカウンタ５およびＸアドレスカウンタ
６のそれぞれ上位４ビツトの書込みアドレス信号によっ
て１画面のアドレス領域を分割しているか、この分割数
は２以上ならば全く同様に対処できる。

〔発明の効果〕

以上の説明から明らかなようにこの発明によれば、画像
メモリの入力側にデータ変換回路を設けたため、任意の
２値化レベルでの画像処理を所望の画像領域毎に実施す
ることができ、処理時間の短縮を図れるという効果があ
る。

【図面の簡単な説明】

第１図は従来の画像処理装置を示すブロック図、第２図
はこの発明の一実施例を示すブロック図、第３図は画像
領域の分割例を示す図、第４図はデータ変換回路の記憶
内容を示す図である。 １・・・カメラ、５・・・Ｘアドレスカウンタ、６・・
・Ｙアドレスカウンタ、７・・・画像メモリ、１）・・
・画像処理コンピュータ、２１・・・Ａ　Ｉ）コンバー
タ、２２・・・データ変換回路。 第１図 第３図

Claims (1)

【特許請求の範囲】
1. 撮像装置から抽出したアナログ画像信号をディジタル画
   像データに変換するＡＤ変換器と、ディジタル画像デー
   タを記憶する画像メモリと、この画像メモリに対するデ
   ィジタル画像データの書込みアドレスを指定するアドレ
   スカウンタと、画像メモリに記憶されたディジタル画像
   データを解析するプロセッサとを備えた画像処理装置に
   おいて、上記アドレスカウンタから出力される書込みア
   ドレス信号に基づき上記ＡＤ変換器の出力画像データを
   任意のアドレス領域毎に上記プロセッサから指定される
   ２値化レベルの画像データに変換して画像メモリに入力
   するデータ変換回路を設けたことを特徴とする画像処理
   装置。