JPS6171722A - 同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 不発明（１分間された信号の位相を本質的に周期的な同
期信号の有限な勾配の縁に同期させる念めに、周波数が
制御自在なクロック信号発振器と、クロック信号の周波
数を整数により除算して分周された信号を発生させるた
めの分周器と、位相検出器とを具え、この位相検出器が
、分周された信号内の基準瞬時と、同期信号の縁との間
の位相差を求め、この位相差の目安である第１の位相信
号を供給する第１の比較器と、基準瞬時において同期信
号の値全サンプリングしてこの漬方）ら形成される第２
の位相信号を供給する第２の比較器と、第１の位相信号
が限界値を越える時第１の位相１１号から、クロック信
号の周波数を制御するために発振器に与えるべき結果の
位相信号を導き出し、逆の場合は第２の位相信号力１ら
結果の位相信号音導き出す選択回路とを具備する同期回
路ｆこ関するものである。

このような回路（ま、例えば、発振器の周波数全基準周
波数又はこの周波数の何倍若しくは何分の−かにロック
するｔめのＰＬＬとじてドイツ国特許ａ第２，８０２，
６２８号から既知である。而してこの既知の回路は位相
比較回路を有し、はぼ矩形波又は台形波のアナログ信号
として与えられる第１の入力信号の位相と第２の入力信
号の位相とを比較する。これらの２個の信号間の位相差
を第１と第２の比較器で測定するが、第２の比較器は］
８０°以下の位相差レンジを有し、第１の比較器は第２
の比較器よジもずっと大きな位相差レンジを有する。２
個の入力信号間の位相差が第２の比叔器のレンジよりも
大きな場合は、こ■既知の位相比較回路は第】の比較器
力１らその位相差に対応する出力信号を取り出し、位相
差が第２の比較器かレンジ内に入る場合は第２の比較器
力１ら出力信号全敗り出す。このようにして第１の比較
器で粗位相比較が達成され、；ｙ、　２　ｖ比較器で微
位相比較が達成される。これによりＰＬＬｔ−人力信号
の一切の位相差からロックできる。

原理的にはこのような回路は、アナログ人力信号の代ジ
に、ディジタル信号の位相を比較すべき、場合にも用い
得る。但し、こ＼ではディジタル信号を時間的に離散し
た系列の振幅が離散している漬方）ら成る信号を意味す
るものとする。この繰り返し速波は位相比較の分解能、
即ち、入力信号間の最小の検出可能な位相差を決める。

この位相差全精密に京めることか必要な場合は、高い繰
り返し運（音用いて大力信号が高い時間分解能を呈する
ようにしなければｔらない。しかし、繰り返し速（全こ
のように高くすると信号処理速度も高くする必要がある
。即ち、クロック速度を高くし、 非常に高い周波数の制御信号を必要とする。し力）し、
こＯように高い同波数の信号は既知の回路では処理でき
ない。

不発明の目的は位相検出器の入力信号の時間分解能が限
られ、それ故これらの信号を表わす振幅離散値の繰り返
し速度が低い冒頭Ｅこ記載したタイプの回路であって、
それでも位相差を精密に検出し、それ故同期信号の縁と
正確に同期がとれる回路を提倶するにある。

この目的を達成するため本発明回路は同期信号をクロッ
ク信号でサンプリングすることにより形成される振幅が
離散し念僅の系列として同期信号を位相検出器に与え、
同期信号の縁に対し十分な数の振幅段を設けるように構
成したことを特徴とする０ 本発明回路では発振器から与えられるクロック信号によ
り同期信号がサンプリングされる。この場合クロック信
号がサンプリング点のタイムスロットパターン全厚える
。位相位置、即ち、−万では、同期信号と、他方では、
クロック信号から導びかれる分周された信号との間の位
相差に変化がある場合、このタイムスロットノくターン
は連続して同期信号に対しずれる。これも同期信号のサ
ンプリング時に得られる振幅離散値の変化を生じ、この
変化全検出する場合の分解能が分解能、それ故、同期信
号の振幅段の数により定まる。

同期信号の縁に対し十分な数の振幅段を設けると、アナ
ログ同期信号と、タロツク信号により与えられるタイム
スロット　パターンとの間の位相位８ｔ　ｖ小さｆ、ｆ
ずれですらそのｉｔサングリノグするこさくこより傳ら
れる撮幅離散値曇こ目につく変化を惹き起す。位相位１
庇のこの変化の検出の分解能はクロック信号の周波数、
それ故タイムスロットパターンをサンプリングする際の
繰り返し速度を高めずに振幅段の数を増すことにより改
良できる０こうすると特定のクロック周波数で分解能を
欲するま＼に微細にできる。

粗恢出と微恢出の画万全有する＋発明回路で用いる位相
検出器の構造はまた、不質的に〕；ルス状り同期信号の
場合１乙同助信号と、分周された信号の間の位相位置が
どうであれ明確な発振器を制御するための位相信号を与
え、位相変化及び同期信号と分周された信号の間の周波
数変化がどんなものであれクロック信号を同期信号と同
期させる。

パルス状の同期信号上第２の比較器でサンプリングする
と実際にはクロック信号を同期させる縁の前層の、それ
も多くは短い時間間隔だけでしかこのような明確な値を
与えない。通常は、このような同期信号に一周期の間に
いくつかの瞬時で所定の値をξる。しかし、明確な、即
ち、位相がしつかりした同期をとるためｆこは、例えば
、何時もパルスの立上り縁上の値を選択しなければなら
ない。

それ故、微位相検出のための第２の比較器の測定範囲は
主として同期信号内の縁をカバーし、相位相検出のため
の第１の比較器の測定範囲は同期信号又は分周された信
号Ｏ少なくとも一周期をカバーする。

セレクタ回路は第１の比較器での相位相検出と、第２の
比較器での微位相検出との間の切り換えを行すう。この
目的で第１のサンプリング信号の値を限界値と比較する
。限界値は、第１のサンプリング信号が限界値より下に
下つ几時第２のサンプリング信号が明確な値をｄジ、発
振器を制御するｋめの明確な位相信号を与えるように選
択する。

説明を完全なものにするために、この点で述べてεかな
ければならないことはドイツ国特許願第３．２３９，９
３３号Ｃ４Ｉ！Ｐ願昭Ｆ＋８−１９８，４８８号、特開
昭５９−１０３，４９０号）が交流信号、特にカラーＴ
Ｖ受信機内のカラー同期信号を同期信号及び好ましくは
ほぼ１司じ周波数の基準信号ごして位相検出器に与える
回路を記載していることである。

位相検出器は自己に与えられた信号を比較して制御信号
を形成する。この制御信号はＰＩコントローラ及びアナ
ログ−ディジタル変換器を介して制御自在の発去器に与
えられ、この発振器から出力されるタロツク信号の周波
数を制御する。この制御自在の発振器の後段に接続され
ているパルス整形段でタロツク信号を基準信号の周波数
ｔこなる迄分周して下げる。こうして得られる分周され
た信号力）ら位相検出器に与えられる基準信号が得られ
る。この回路では制御自在の発振器から出力されるクロ
ック信号を周波数及び位相の点で位相検出器に与えられ
る交流信号に結合する。

上記特許顧に記載されている回路の位相検出器では、周
波数が比較信号として与えられる基準信号の周波数の４
倍に対応する対称的な矩形及振動によＶ定まる定められ
次瞬時に８いて同期信号として与えられる交流信号をサ
ンプリングする。これらのサンプリング値から位相検出
器が発振器に与えられる制御信号全形成する。交流信号
の場合はこれは時間と共に明確に変わる信号、即ち、正
弦波信号であるから、この交流信号のサンプリング値を
結ぶことにより何時も明確な制御信号が得られる。

られる。

しかし、例えば、テレビジョン信号に含まれるライン同
期信号のように本質的にパルス状の同期信号が存在し、
この上すこ、成る場合は、画像信号の残りが重なってい
る時は、上記回路が明確な制御信号を与える。

本発明の一実施例によれば、第１の位相信号が限界値を
越えた後の結果の位相信号音１同期信号内に穀層の縁が
生ずる度毎ｔこ定められ次時間間隔内で第１の位相信号
が眼界値を越える時しか第１の位相信号から導き出さな
いように構成したことを特徴とする。

同期信号内に強い雑音が生ずると、これらが間違って第
１の比較器により縁と判定され、その結果このような雑
音が生じた時、限界値を越える間違った第１の位相信号
が形成され、選択回路への正しくないｉ８ｊ期がシミュ
レートされる。モしてこ７）ため回路が同期状態から（
１すれることがある。

それ故、回路が同期状態、即ち、微位相検出が働らいて
いる状態で雑音に感じζこく＼するために、限界値を越
える第１の位相信号が選択回路ｆこ影響するようにし、
同期信号内の縁と同定される部分がほぼ同期信号の周期
で生ずる場合にだけ相位相検出状態にセットするように
する。云い換えれば、時間窓の形Ｗ　ｆした時間間隔全
毎回同期信号の最後の縁から固定し、同期信号の次の縁
がこの時間ｌｕｌ隔内に生ずるようにする。こうするａ
この時間間隔内に生する同期信号内の次の鰍は縁と１１
定され、他方この時間間隔外の信号の部分は全て縁とは
認められない。斯くして上記時間間隔外の雑音は全て抑
圧される。また、時間間隔の長さ金変えることもできる
。

回路が徂位相検出が働らく状態にある場合は、同期信号
内の全ての縁を評価する万が良い。即ち、上記雑音抑圧
をディスエーブルし、微位相検出が再び始まる迄同期を
加速する。

不発明のもう一つの実施例は第１の比較器が不質的にラ
ンプ状の比較信号を供給するための信号発生器さ、縁検
出器と、ランプ状の比較信号の瞬時値を蓄わえ、この値
を、縁検出器が同期信号内の縁全検出した時、第１の位
相信号として出力する第１のサンプル・ホールド回路上
を具えるこご’ｒ％徴とする。ランプ状の信号の場合は
信号の値と位相の間に明確で直接的な関係があるから、
このように構成され之第１の比較器は簡単に第】の位相
信号、それ故比較信号占縁の間の位相位置の直接の目安
を表わす位相信号全発生できる。ラン・グ状の信号は振
幅が離散的で、階段状に変化し、段と段の間の時間間隔
がクロック信号の周期により決まるようにすると好適で
ある。

本発明のもう一つの実施例は、比較信号が基準値を通過
する時を基準瞬時と定め、第２の比較器が基準値検出器
と、同期信号の瞬時値を蓄わえ、こ７つ埴を、基準値検
出器が比較信号が基準値を通過したことを検出した時、
第２０位相信号として出力する第２のサンプル・ホール
ド回路とを具えることを特徴とする。基準値は比較信号
の周期内り明確な瞬時又は位相位置、それ故同期信号内
の縁と一致すべき発振器により出力されるクロック信号
内の明確な位相位置全固定する。しかし、この位相位置
又はＯの瞬時は直接分周された信号から導びくこともで
きる。しかし、この場合でも基準値への固定割当が保定
れる。第２のサンプル・ホールド回路はＣの時直接分周
された信号により出動される。そしてこの時基準値検出
器は省ける。

し力）し、このような回路例では、信号発生器及び基準
（面検出器内での信号遷移時間を考慮に入れねばならな
い。

本発明の別の実施例は第２の比較器に同期信号を受け取
る次めの同期信号入力端子を有するゼロ設定回路を接続
し、上記同期信号をこのゼロ設定回路を介して第２の比
較器に与えるよう］こ構成したことを特徴とする。こう
すると同期信号のゼロ値をセットでき、斯くして、例え
ば、一定の値を第２の位相信号ζこ重ね合わせるＯとが
できる。ゼロ設定回路（ズまた同期信号のパルス振＠金
サンプリングし、同期信号のゼロをこれらの振幅の関数
として再固定する装置を具える。特に、同期信号の縁の
明確な点、例えば、中心にゼロをセットできる。この場
合縁検出器は同期信号の所定の方向での符号の変化を検
出するゼロ通過検出器として設計すると好適である。こ
の場合クロック信号は同期信号がゼロ金通過する瞬時に
同期させられる。

本発明のもう一つの実施例はセレクタ回路と、Ｍ］の比
較器との間に、ランプ状の比較信号の勾配と同期信号内
の縁とを互−こ適合させるための急峻さ整合回路を接続
し、第１の位相信号をこの急峻さ整合回路を介してセレ
クタ回路］こ与えるように構成したことを特徴とする。

これは第１の位相信号の急峻さ、即ち、当該位相に亘る
変化上第２の位相信号の急峻さに整合させる。斯くして
、特に同期信号内に非常に急峻な縁がある時、第２の位
相信号の急峻さ、即ち、当該位相に亘る変化が非常に大
きくなる。他方、特に限られた範囲の値し力）利用でき
ず、同期信号の全周期に亘って一定Ｏ勾配を呈する場合
第１の位相信号の急峻さは小さい。急峻さ整合回路は第
１の位相信号に一定の乗算因子を乗算するようにしてイ
ンプリメントできる。しかし、この乗算因子は可変とす
ることもでき、例えば、同期信号の振幅によりその値を
制御できる。

不発明のもう一つの実施例は、分周器と信号発生器とを
共通のカウンタにより形成し、このカウンタをタロツク
信号により連続的にスイッチングできるようにしたこと
を特徴とする。この場合は分周器力）ら出力される分周
された信号と、信号発生器から出力されるランプ状の比
較（ｉ号が何時もリンクさせられる。蓋し、両者とも直
接カウンタの位置から導ひかれるからである。分周器と
信号発生器とは特に成る計数位置が検出できるカウンタ
の後段に接続された段を具える。また、別個）こ信号発
生器を設けなくて済み、カウンタの位置を直接ディジタ
ルのランプ状信号として用いることができる。このよう
な本発明回路の実施例では結果の位相信号もディジタル
信号の形で存在する。

アナログのテレビジョン信号から一系列の振幅が離散し
ているテレビジョン信号値を得るための回路で用いる本
発明回路の別の実施例は同期信号をテレビジョン信号に
含まれるライン同期信号セし、振幅が離散しているテレ
ビジョン信号ｔｎるためにクロック信号を用い、分周器
が分周された信号力１ら水平同期パルスを導き出すよう
に構成したことを％徴とする０このような回路ではサン
プリングによりアナログのテレビジョン信号から得られ
る振幅が離散している値の系列の繰り返し速ｉｔ定める
クロック信号を周波数の点でライン同期信号の整数倍に
固定すると有利である。それムクロック信号をライン回
期信号と同期させると有利で、これは不発明回路で有利
に達成できる。この場合ライン同期信号はアナログ信号
として与え、これをクロック信号でサンプリングし、量
子化することｆこよジ憑幅が離散しているイ直のクロッ
ク周波数の系列から成るディジタル信号に変換する。

分周器で分周すること９こよりクロック信号の周波数を
ライン同期信号の周波数進上げ、分周された信号がテレ
ビジョンイざ号からのラインｆｉｊＩ期信号ご同期する
ようにすると好適である。この分周され次信号から更に
信号処理するためのパルス状のライン［司助信号として
画像再生装置で、例えば、直接クロック信号と結合され
、それ故ディジタルテレビジョン信号を形成する振幅が
離散しているテレビジョン信号値の系列と結合されてい
る水平同期パルスを導き出すことは簡単であシ、上記値
はサンプリングによりアナログのテレビジョン信号から
形成される。

本発明のもう一つの実施例は結果の位相信号をディジタ
ル−アナログ変換器を介して発振器に与えるようにした
ことを特徴とする。これによジデイジタルの位相信号全
アナログ信号、例えば、従来技術で既知の電圧制御発振
器の形態で構成できる発掘器を制御するためのアナログ
制御電圧に変換する。位相信号は、例えば、ＰＩコント
ローラとして設計されるループフィルタを介して発振器
に与えると好適である。これは回路の側倒挙動を左右で
きる。ループフィルタは位相信号の通路内のディジタル
−アナログ変換器の後段）こアナログフィルタとして入
れてもよいし、ディジタル−アナログ変換器の前段にデ
ィジタル　フィルタとして挿入してもよい。

本発明のもう一つの実施例は結果の位相信号全補間フィ
ルタを介して発振器に与えるようにしたことを特徴とす
る。

不発明回路では、同期信号の各周期ｔこ２いて結果の位
相信号として唯一つの値を形成する。蓋し、位相信号の
この一つの値は同期信号の関連する周期の持続時間に対
するクロック信号の周波数を定める。こうする亡、特に
回路が同期していない状態で、結果の位相信号の順次の
値の間で大きなジャンプが生起するＩこ至ジ、この結果
クロック信号の周波数や位相に大きなジャンプが生ずる
。而して例えは、クロック信号をディジタルテレビジョ
ン信号を処理するために用いる場合このような周波数や
位相でのジャンプは画質に悪影響を与える。

位相検出器から発振器ｔこ至る結果の位相信号の信号通
路内に補間フィルタを挿入するさ結果の位相信号内のジ
ャンプを、例えば、ランプ状の一定の位相信号変化にｆ
侠できる。このような補間フィルタは、例えば、低域通
過形の信号伝達挙動を呈するアナログ回路として構成す
ることもできる力Ｓ、同期信号の２個のサンプリングさ
れる縁と縁の間の期間内の一系列の瞬時につき、これら
の瞬時の位置に基づき、位相検出器により与えられる結
果の位相１ぎ号の２個の順次の値開の重み付けされた平
均全計算する。こうすると最初位相検出器の出力端子で
階段曲線の形態をしていた結果の位相信号をこ同期信号
の一周期当りの数に依存する付加的値が補ｆよりれ、一
定の、それも線形の結果の位相信号の変化が近似される
。このような補間フィルタはクロック信号によジ簡単；
こ制御でき、同期（Ｂ号の周期を一様に副分割できる。

補間フィルタから出力される時の結果の位相信号につい
てＤ補間されｆＣ，＠の繰り返し速度は斯くしてタロツ
ク信号の周波数に進達する広い範囲で固定され得る。

異なる選択可能な繰り返し速度を具える可逆補間フィル
タを作ることもできる。

図面ｔこつき不発明の詳細な説明する。

第１図は本発明回路の第１の簡単ｒよ実施例のブロック
図である。発振器１は出力端子２に、例えば、正弦波又
は好ましくは矩形波の形状を有するクロック信号を与え
る。このクロック信号は分周器４の入力端子３ｆこ与え
られる。分円器４はクロック信号の周波数を整数で除算
し、出力端子５に好ましくは矩形波の形全有する分周さ
れ念信号？与える。

発振器１の出力端子２から出力される夕ロック信号と、
分周器４の出力端子５から出力される分周された信号と
を信号発生器８の第１及び第２の入力端子６．７に与え
る。信号発生器８はこれらの信号から同期信号の各周期
において一義的ζこ明確な比較信号を作り、それを出力
端子９から出力する。この比較信号は同期信号の全周期
に亘って勾配が一様なランプ状の変化音するものとする
と好適であるが、勾配が一周期内で変化する信号も出せ
る。これらのような比較信号を作る之めの信号発生器は
原理的には既知である。不回路ではクロック信号により
決まる繰返し速度を有するランプ状信号を近似する振幅
の離散値の系列を与える信号発生器とすると好適で、ラ
ンプの開始は分周された信号により決まるようをこする
。必要とあらば、第１の入力端子６でクロック信号を受
け取るだけの信号発生器全インプリメントすることもで
きる。

信号発生器８は第１図において破線で囲んだ第１の比較
回路１０の一部である。第１の比較回路】０は、信号発
生器８に別えて、縁検出器１１及び第１のす／グル・ホ
ールド回路】２をも含む。

同期信号導線〕４からの同期信号金縁検出器１１の入力
端子１ａに与える。クロック信号ｔ−同期させるべき同
期信号に縁が生ずると、縁検出器】１は出力端子１５か
ら第１のスイッチング信号を出力する。この第１のスイ
ッチング信号は第１のサンプル・ホールド回路１２のス
イッチング信号入力端子１６に与えられる。この第１の
スイッチング信号が生ずると、第１のサンプル・ホール
ド回路１２は比較信号入力端子１７から与えられる比較
信号の値をサンプリンブレ、これを第１の位相信号ξし
ての同期信号の一周期の持α時間中、即ち、同期信号内
に次の縁が生じ、縁検出器１１で第１のスイッチング信
号が形成され始める迄出力端子１８から出力する。

第１図に示す回路はまた破線で示す第２の比較回路１９
ｆｔ具える。この第２の比較回路】９は基準値検出器２
０と、第２のサンプル・ホールド回路２１と金具える。

比較信号が信号発生器８の出力端子９から基準値検出器
２０の入力端子２２に送られてくる。基準値検出器２０
は比較信号が基準瞬時ｔａｒこ３いて所定の基準値Ｂを
通過する時出力端子２３から第２のスイッチング信号を
出力する。この基準値Ｂは比較信号がとり得る最大値と
最小値の間の任意の値に設定できる。例えば、ランプ状
の比較信号の場合は、ランプの中央Ｆこ基準値をａく。

比較信号が基準値を通過する時出力端子２３から第２の
サンプル・ホールド回路２】のスイッチング信号入力端
子２４に与えられる第２のスイッチング信号が、同期信
号導線１４力）ら第２のサンプル拳ホールド回路２１の
同期信号人力端子２５に与えられる同期信号の値を第２
のサンプル・ホールド回路２］内でサンプリングし、そ
の結果を基準値検出器２０が再び第２のスイッチング信
号を出す迄第２の位相信号として出力端子２６から出力
する。

第１の位相信号として第１のサンプル−ホールド回路］
２の出力端子１８力）ら出力される比較信号の値と、第
２のサンプル−ホールド回路２］の出力端子２６カ１ら
出力される第２の位相信号とは切換えスイッチ２９の第
１及び第２の入力端子２７．２８に夫々与えられる。切
換えスイッチ２９の出力端子３０は第１の入力端子２７
又は第２の入力端子２Ｂのいずれかへ接続される。切換
えスイッチ２９は第１図に破線で示したセレクタ回路３
１の一部であるが、このセレクタ回路３１は、スイッチ
２９の他に、限界値検出器８２金具える。この限界値検
出器８ｚは入力端子３３で第１のサンプル参ホールド回
路］２の出力端子］８から送られてくる第１の位相信号
を受け取ジ、出力端子３４から選択信号ｆｃ出力する。

切換えスイッチ２９はこの選択信号により切換えられ、
第１の位相信号が限界値検出器８２＋こより特定された
限界値を越える時第１の入力端子２７を出力端子３０に
接続し、第１の位相信号が上記限界値より低い時第２の
大力端子２８を出力端子３０に接続する。

切換えスイッチ２９の出力端子３０から場合場合で第１
又は第２の位相信号が結果の位相信号として発振器１の
制御入力端子３５＋こ与えられ、クロック信号の周波数
全制御する。

第２図は第】図に示した回路の動作を説明する九めのい
くつかの波形を示す。第２図のａは分周されｔ信号の一
例として分周器４の出力端子に現われる矩形波信号を示
す。第２図のｂはこれから信号発生器８により導びかれ
、その出力端子９「こ現われるランプ状の比較信号を示
す。第２図のａ亡すは各々瞬時ｔ１とｔａの間Ｅここれ
らの信号の一周期を示す。瞬時ｔ】及びｔａは各々分周
された信号の立上り縁と一致する。この−周期の中央で
、基準瞬時１０として働らく分局されｆｃ、信号の立下
り縁の時ｆこ、第２図のｂのランプ状の比較信号は基準
値Ｂｔ通過する。し力）シ、他の例では基準値Ｂを変え
ることによジｔ］とｔａの間の時間間隔内で他の基準瞬
時ｔｏを選択することもできる。

第２図のＣは同期信号導線】４を経て与えられる同期信
号の一周期の変化の一例を示す。この例はテレビジョン
信号から得られる信号のものであり、バルスエに加えて
、画像信号の面形Ｙも含む。

バルスエは発振器１から出る発振をパルスエの前縁Ｆの
平均値Ｍと同期させる。本例では平均値Ｍはパルスエの
底の値ＧとピークＡの間の半分のパルス高さにある。

同期縁Ｆを有する同期信号が平均値Ｍを通過する瞬時ｔ
ａ　＋こおいて、第２図のｂの比較信号の瞬時値が縁検
出器］１により与えられる第１のスイッチング信号ｆこ
より第１のサンプル・ホールド回路１２でサンプリング
される。斯くして第１の位相信号の値は第２図のｌ）に
示すＳｌと決まる。この値Ｓ１は比較信号が基準値Ｂを
通る特上同期信号の縁Ｆが平均値Ｍを通過する時の間の
位相のずれＰに直接比例し、それ故時間差ｔｏ　−ｔａ
に直接比例する。この値Ｓ１は制御入力端子３５を介し
て結果の位相信号として発振器】に与えられ、クロック
信号の周波数を変え、これによｐ分周された信号、それ
数比較信号の同期信号に対する位相位置を、位相のずれ
Ｐが、例えば、同期信号内のパルスエのＲＦの減衰時間
の半分のオーダーの大きさになる程度迄変える。限界値
検出器３２の限界値は切換えスイッチ２９がこの時スイ
ッチングされ、以后第２の位相信号が結果の位相信号上
して発振器１に与えられるように選ぶ。例えば、第２図
のｄ］こ示すようｆこ、同期信号の縁Ｆが瞬時１０より
僅かに遅い瞬時ｔ４に２いて平均値Ｍｅ通過する。今度
は位相のずれＰは差ｔ４−ｔＯである。

この位相のずれにより、第２のサンプル・ホールド回路
２１が第２図のｂに示し之比較信号の通過の瞬時ｔｏに
２ける縁Ｆの１適Ｓ２をサンプリングし、これを第２の
位相信号としてスイッチ２９を介して発振器１に送る。

発振器１はこれにより制御され、位相のずれＰが消え、
従って瞬時ｔｏにおいて縁Ｆが平均値Ｍを通過するよう
にする。第２図のａに示す分周された信号、それ故クロ
ック信号は期くして同期信号の縁Ｆに同期させられる。

第２のサンプル・ホールド回路２１のスイッチング信号
入力端子２４に第２図のａに示すように時間と共に変わ
る分周された信号を与えるならば、第１図の回路で基準
値検出器２０を省くことができる。この場合は、例えば
、スイッチング縁としての立下り縁が比較信号が基準瞬
時ｔｏ　において基準値Ｂを通過するのと時間的に一致
する。出力端子９と入力端子２２との間の導線３６及び
出力端子２８と入力端子２４０間の導線は、この時用い
ず、代りに分周器４の出力端子５を破線で示した導線３
７により第２のサンプル・ホールド回路２］のスイッチ
ング信号入力端子２４に接紙できる０る０ 同期信号の縁Ｆと同期させられたクロック信号は、第１
図の回路では、発振器］の出刃端子２から出力端子３８
に与えられ、そこから（図示しｒｉい）他の段に送って
必要な信号処理上流したり、他の段を制御したりする。

第１囚の第１及び第２の比較回路１０．１９並び］こセ
レクタ回路３］は一つｆこなって一点鎖線で示す位相検
出器３９を形成する。

説明を簡単にするため、第２図の信号をアナログ信号と
して示し、これらの信号を用いて第１図の回路をアナロ
グ回路として説明してきた。しかし、この回路はディジ
タル回路として設計すると好適である。この場合は入力
端子４２から入ってくるアナログ同期信号をアナログ／
ディジタル変換器４１で出力端子３８から与えられるク
ロック信号でサンプリング及び量子化して作った一系列
の振幅離散値から成るディジタル同期信号全同期信号導
線１４を介してこのディジタル回路に与える。この場合
はまた第２図のＣにアナログ信号として示した同期信号
の波形及び第２図のｂｆこ示したようなランプ状の比較
信号の波形は階段状の形で近似され、個々の段の長さが
クロック信号の一周期と対応し、高さがディジタル同期
信号の振幅段の数により決まる。

第１図の回路はまた同期信号に含まれる雑音パルスを抑
圧するための装置も含むが、これは主として縁検出器】
１に納められる。この目的でクロック信号を縁検出器１
１のクロック信号入力端子４３に与え、限界値検出器３
２の出力端子３働から取ジーされる選択信号金縁検出器
１１の選択信号人力端子４１に与える。この装置の雑音
パルスを抑圧する作用は特に縁検出器１１で微位相検出
動作モードにある時、即ち、第２の位相信号Ｓ２が結果
の位相信号として発振器］に与えられる晧同期信号内の
雑音がない時の同期信号の一周期内の緑だけを評価する
ようなものである。この目的で、例えば、縁が生起し友
後次の規則的な縁が生起しなければならない時間を中心
とする規定され友公差範囲内にとられる時間窓の範囲内
に入る迄同期信号と評価しない。これＥこよりこの時間
窓の外にある同期信号内の雑音縁は抑圧される。

加えて、例えば、時間窓のサイズを変えられ限界値検出
器３２の限界値を適当にセットできる設定信号を設定信
号端子４５から縁検出器］１と限界値検出器３２とシこ
与える。まｆｃ、雑音パルスを抑圧する之めの装置は設
定信号端子４５＋こより完全ｆこディスエーブルするこ
とができる。このようにして第１図の回路は大幅に同期
信号に含まれる雑音の性質と程度に合わせることができ
る。

第８図は不発明回路のもう一つの実施例を示す。

第１図のと等価な第３図の回路の要素には同じ符号を付
しである。第３図の回路で処理されるディジタル信号は
二進信号、特に二進数として並列な形で存在する。

信号発生器８として第３図の回路ではカウンタ５ｏ’ｔ
−用いる。カウンタ５０にはカウンタ入力端子５１にク
ロック信号が与えられ、制御六方端子５２に分周器慟の
出力端子５から出る分周され良信号が与えられる。カウ
ンタ５０は制御六方端子５２に与えられる分周された信
号により制御され、この分周された信号の各周期の開始
時にリセットされる初期位置からクロック信号の周期を
計数する。分周され良信号が矩形波である場合は、第２
図のａの瞬時ｔ１及びｔ２で生ずるようｆｌ信号のジャ
ンプ時にカウンタをリセットすると好適である。

分周器４でクロック信号の周波数を除算する数によＶ定
まる個数の計数位置を経過した後初期位置にリセットす
る装置をカウンタ５０が内蔵している時は分周された信
号）こよジカウンタ５０をリセットすることを省くこと
ができる。

カウンタ５０の出力端子５３には直接ランプ状の比較信
号として用いられるディジタル信号の形態を１．た計数
位置がｔｅねわふ、カウンタＦ＋　（ｌの出力端子５３
での比較信号の変化はそれ故、第２図のｂのものに対応
し、この場合はランプ（傾斜）の形が振幅が離散的な、
それ故、階段状の形で近似される。従って、カウンタ５
０の計数位置は第１のスイッチング信号によフ制御され
る第１のサンプルΦホールド回路１２によジサンプリン
グされ、出力端子１８から第１の位相信号として出力さ
れる。

第３図に示し次実施例では、同期信号導線】４を経て送
られてくるディジタル値の系列から成る同期信号を破線
で示したゼロ設定回路５４を介して縁検出器１１の入力
端子１８と第２のサンプル・ホールド回路２１の同期信
号人力端子２５とに与える。ゼロ設定回路５４は減算器
５５とゼロ点発生器５６とを具える。ゼロ点発生器５６
の出力端子５７シこはほぼ一足の値が現われ、これが減
算器５５で同期信号から差し引かれ、これによ！ｌｌ同
期信号が一定してゼロに設定される。例えば、ゼロ点発
生器５６の出力端子５７には第２図のＣに示した平均値
Ｍに対応する値が現われ、この結果同期信号内のバルス
エの底の値ＧとピークＡＯ間の中心が何時も値ゼロをと
る。

平均値Ｍ１７）変動を補正できるようにするため、第３
図ｔこ示した回路内のゼロ点発生器５６は設定すべきゼ
ロ点を定める装置を具え、ゼロ点発生器５６の入力端子
５８からこの装置に同期信号が与えられ、例えば、パル
スエの底の値Ｇとピーク値Ａとから平均値Ｍが求められ
る。この装置を制御する友めにクロック信号がクロック
入力端子６８力）らゼロ点発生器に与えられる。特番こ
、この場合縁検出器１１はゼロ通過倹ｆｉｌ器ｔして設
計でき、第２の位相信号及びそれ力）ら導ひかれる結果
の位相信号の値を明確にゼロに固定する。

第３図に示した本発明の実施例では、スイッチ２９の出
力端子３０から出力されるディジタルの結果の位相信号
はループフィルタ５９を介してディジタル／アナログ変
換器６ｏに与えられ、これｆこより得られたアナログ信
号を発振器】の制御人力端子３５に与える。蓋し、クロ
ック信号の周波数を制御するためにはこ＼にアナログ信
号が存在しなければＰらないからである。ループフィル
タＦ１９は当該技術分野で既知の態様で比例・積分要素
として設計し、スイッチ２９の出力端子３０から出力さ
れ次結果の位相信号を発振器１に適し友形蚤こ変換する
。例えば、結果の位相信号内の高周波成分はループフィ
ルタ５９により抑圧され、位相のずれを制御する時の回
路の挙動ｔこ影響する。

ループフィルタ５９内のディジタルフィルタ回路を制御
するためには、例えば、そこに含まれるメモリを連続し
てスイッチングするが、そのｔめにクロック人力端子６
９を介してタロツク信号を与える。

ループフィルタ５９とＤ／Ａ変換器６０との間でディジ
タルの結果の位相信号はタッピング点６１にも与えられ
、そこからクロック信号の周波数についての情報を面接
合む信号として取り出される。このような信号は、例え
ば、テレビジョン信号処理装置に３けるように、第３図
の回路が結合される他の信号処理段（図示せず）で用い
ることができる。特に、これはテレビジョン信号のライ
ン周波数に同期させて変動を補償されるようｆこしたク
ロック信号でディジタル　テレビジョン信号を復調する
装置で重要である。事実、テレビジョン信号に含まれる
ライン同期信号を同期信号として用いる場合は、出刃端
子８８からクロック信号を取、！７出し、タッピング点
６１から取り出されるディジタルの位相信号がこのクロ
ック信号の周波数や位相の変動についての情報を与える
ようにするこ七ができる。

不発明回路のこのようｆヨ用途ではクロック信号の周波
数を広い範囲で変え得るようにするのが適当である。蓋
し、特にビデオ　レコーダと組合わされて用いられる時
同期信号として使用されるライン同期信号が広い範囲で
周波数が変わる力）らである０ ま友、第３図の回路をテレビジョン信号処理装置で用い
る時は、同期信号に加えて画像信号を含ム連合テレビジ
ョン信号をアナログ／ディジタル変換器慟］でディジタ
ル信号に変換するのが適当千ｇ２．−ｒ＾＋λシス力〜
８７スルｉルＲアｒ餉カ）らディジタル同期信号を取り
出し、同期信号導線］４ｆこのせることができ、他方で
は残りの信号成分を入力信号フィルタ４６からのテレビ
ジョン信号出力導線４７ｉこのせ更に処理することがで
きる０ 第３図に示す回路はまた分周器出力端子６２を有するが
、この分周器出力端子により、例えば、上述した回路を
テレビジョン信号処理装置で用いる時水平同期パルスと
して用い得るタロツク信号ｔこ位相が強固Ｅこ結合され
た信号が分周器信号から取り出される。

第２図のｂの比較信号の勾配は通常第２図のＣｆこ示す
同期信号の縁Ｆの勾配とは異７．！’　り、不質的に一
層低い値を有する。スイッチ２９が切り換わる時第３図
の回路の制御挙動がふらつくのを避ける力めに、第１と
第２の位相信号の勾配、即ち、−万ではランプ比較信号
の勾配及び他方で（１同期信号の縁Ｆの勾配を全位相に
亘って互に整合させる。

この目的で第３図の回路に急峻さ整合回路６３を設け、
これにより第１のサンプル・ボールド回路１２の出力端
子１８から送られてくる第１の位相信号に急峻さ整合因
子を乗算器６４で乗算し、それからスイッチ２９の第１
の入力端子２７）こ送る。急峻さ整合因子はメモリ６５
から乗算器６４に与えられる。この急峻さ整合因子は一
定値又は可変値としてメモリ６５ｉこ蓄わえることがで
きる。

第４図は第３図に示した回路の修正例であり、同じ回路
要素には同じ符号を与えである。

第８図と比較して第１の修正点は下記の通りである。第
４図に示す回路では、分周器４とカウンタ５０が修正さ
れ友カウンタ７０とデコーダ段７３とにより置き換えら
れている。カウンタ５ｏと対照的に、修正されたカウン
タ７ｏは一個のカウンタ入力端子７１しか有さす、こ＼
ｆこ発振器１の出力端子２カ）ら発振信号が加えられる
。カウンタ７゜にはリセット装置が設けられていて、こ
れにより成る定められた数の計数ステップの後カウンタ
７゜が初期位置にリセットされる。この計数ステップの
数は分周器４でクロック信号の周波数を除算する整数を
表わす。カウンタ７０の出力端子７２にはこの時第２図
のｂのようなディジタルのランプ状の比較信号を形成す
るディジタル信号として一系列の計数位置が現われ、こ
れが直接基準値（通過）検出器２０の入力端子２２と、
第１のサンプル・ホールド回路１２の比較信号人力端子
１７とに与えられる。この比較信号はま几デコーダ段７
３にも与えられ、そこで定められた計数位置がデコード
され、分周器出方端子６２から分周された信号を供給す
る。第４図の回路では分周された信号が位相検出器３９
で必要ではないから、デコーダ段７３により、例えば、
水平同期パルスとして他の処理に直接適合させられる。

４及び１ｏの破線の境界線はカウンタ７ｏが分周器４と
第１の比較回路１０に共通であることを示す。

第４図の回路では急峻さ整合回路６３のメモリ６５にも
入力端子６６を設け、こ＼にゼロ設定回路５４の減算器
５５の出力端子から延在する導線７４を経て同期信号を
与える。こ＼ではメモリ６５に検出器を設けて同期信号
の振幅を検出し、これから急峻さ整合ファクタ全定める
。場合ｆこよっては、他の入力端子を介してメモリ６５
内の検出器にこれに対する基準セして比較信号を与える
ことができる。しかし、同期信号のゼロ点を固定するた
めのゼロ点発生器５６が同期信号の振幅を検出する場合
は、このゼロ点発生器５６からメモリ６５の入力端子６
８ｆこ同期信号の振幅を表わす信号を与えるようにする
と一層有利である。

刀口えてル−グフィルり５９とディジタル−アナログ変
換器６０及びタッピング点６１との間の結果の位相信号
の信号径路内に補間フィルタ８ｏを挿入する。ループフ
ィルタ５９からの結果の位相信号をこの補間フィルタ８
ｏの位相信号入力端子８］に与え、補間フィルタ８ｏで
変換された位相信号を位相信号出力端子８２からディジ
タル−アナログ変換器６０に与える。発掘器］から送ら
れてくるクロック信号を補間フィルタのクロック入力端
子８３に与える。

補間フィルタ８０は、例えば、同期信号内のパルスのジ
ャンプ状の移相のためｆこ生ずるような結果の位相信号
内のジャンプをランプ状の遷移］こ変換する。これは、
例えば、矢のようにして達成できる。即ち、位相信号入
力端子８１で結果の位相信号が急に変った場合位相信号
出力端子８２での変換された位相信号の値がランプ関数
に従って変えられ、これがこの“位相信号出力端子の値
が位相信号入力端子の値と整合する迄続く。この時結果
の位相信号内のジャンプの高さが直接生ずるランプの長
さに変換される。この時これは結果の位相信号により生
ずるクロック信号の周波数変化の速度も制限する。

−１では、斯くしてタッピング点６１４１−して取り出
されるディジタル位相信号に制■されないジャンプが入
ることがなくなる。他方では、結果の位相信号に変動が
ある場合の発掘器１の過渡挙動が改良される。これは％
ｉこ位相信号のランプの立上がりの持続時間が発振器１
の同期引込み特性を定める時定数と比較して大きい時に
著じるしい。

この回路による同期信号内の位相のジャンプのならしは
補間回路８０を用いると普通省力）７，１″から遅れる
。また、この補間フィルタは結果の位相信号の同期信号
周波数の値の他齋こ他の補間された値をも供給するから
、ディジタル−アナログ変換器６０の変換速度は対応し
て大きくしなければならない。

もう一つの実施例では、補間フィルタ８０をそれが位相
信号出力端子８２での変換された位相信号のランプの勾
配全位相信号入力端子８１での結果の位相信号内のジャ
ンプの高さＩこ整合させるように設計する。このような
回路の一例を第５図に示す。これは複数個の計数位置を
有するシフトレジスタ８４を具える。このシフト　レジ
スタ８４の大力端子８５には位相信号人力端子８１から
位相信号の値が与えられ、クロック人力端子８８ｊこ供
給されるクロック信号により定まるクロックパルス速度
でそれを蓄わえる。この場合、同期信号内のパルスの繰
返し周波数で与えられる結果の重相信号の値は、クロッ
クパルスで定まる結果の位相信号の２個の値の間の補間
位置の数に対応する回数このシフト　レジスタに蓄わえ
られる。

入力端子８５に与えられる結果の位相信号の値が毎回同
期信号の一周期の後にシフト　レジスタ８４■出力端子
８６ｆこ現われ、そこから減算器８８の負の入力端子８
７に送られるよう多こシフト　レジスタの長さとクロッ
クとを互に整合させる。位相信号入力端子８１から送ら
れてくる結果の位相信号を遅延を伴なわずに減算器８８
の正の入力端子８９ｆこ送る。従って、減算器８８の出
力端子９０には結果の位相信号の瞬時値と、同期信号■
−周期遅れた値との間の差が現われる。この差は刀口算
器９１とレジスタ９２とから既知の態様で形成されるア
キュムレータで累算される。アキュムレータの出力端子
９３には夫々の瞬時でシフトレジスタに蓄わえられた結
果の位相信号の値の和が現われ、これが除算器９４に送
られ、そこでシフトレジスタ８４に蓄わえられている値
の個数ｆこより除算される。従って、除算器９４０出力
端子にはシフト　レジスタ８４に蓄わえられている燻り
平均値、それ故結果の位相信号の２個の順次の値の重み
付は平均が現われる。除算器９４の出刃端子は補間フィ
ルタ８０の位相信号出力端子８に接続されている。この
時重み付けされた平均の系列は結果の位相信号の２個の
順次の値の間のランプ遷移を形成する。シフト　レジス
タ８４の位置の数に対応する除数はメモリ９５力）ら除
算器９４に与えられる。場合によっては、シフト　レジ
スタ８４の位置の数及びメモリ９５内の除数は可変、即
ち、切換え可能とすることができる。

第４図の回路でも雑音パルスを抑圧する装置を限界値検
出器３２に挿入する。クロック信号はタロツク人力導線
１００　’ｉ介してこの装置蛋こ与えられる。カウンタ
７０の計数位置は比較信号入力端子１０１からこの［置
ｆこ与えられる。これらの計数位置は限界値検出器８２
内に時間窓を固定する。

この時間窓の外では大力端子３８から供給される第１の
位相信号が捨てられる。第１図につき述べたように、こ
の時間窓をオン・オフし、スイッチ２９の位置、即ち、
限界値検出器３２の出力端子３４ｉこある選択信号に依
存して、動作モードを粗又は微位相検出に切換えた”ジ
、時間窓の幅を切換えたりできる。このオン・オフ又は
切換え動作は外部から設定信号端子４５を経て入ってく
る信号により行なうこともできる。

雑音パルスを抑圧する几めの装置の一例として第６図は
、例えば、第１図又は第３図の回路で用いられるような
縁検出器１１の適当な例を示す。

入力端子１８を介して縁検出器１１に与えられた同期信
号はスイッチング信号発生器１１０Ｉこ与えられる。ス
イッチング信号発生器１１０は、例えば、縁Ｆが生じ九
時出力端子１１】から第】のスイッチング信号として一
個のパルスを出力する。

このパルスは２個のゲート１１２，１１８の並列回路を
介して縁検出器１１の出力端子１５及びチェツキングカ
ウンタ１】５のスターティング人力端子］１４Ｊこ与え
る。クロック信号入力端子４３から入ってくるクロック
信号はチェツキング　カウンタ】１５のカラ／り入力端
子１］６に与えられる。チェツキングカウンタ１１５は
スターティング人力端子１１４ｆこ与えられるパルスに
より始動させられ、クロック信号の周期を計数する。チ
ェツキングカウンタ１］５に含まれるデコーダが定めら
れた計数位置全デコードし、出刃端子］］７から帰線消
去信号全出力し、この信号の最新の縁Ｆから除かれた同
期信号の一周期である成る瞬時を含む時間間隔でだけ第
１のゲート１１２を開く。

この時間間隔の外では、第１のゲート１】２は閉じてい
る。これはこの時間間隔外で雑音により生ずる同期信号
内の縁が全て抑圧される、即ち、パルスが出力端子１５
に送られないことを意味する。

同期信号内の次の縁Ｆにより生じ次スイッチング信号発
生器１１０の出力端子１１１からの正しい位相のパルス
だけ金縁検出器】１の出力端子】５に送る。これはまた
スターティング入力端子］１４ｔ　介してチェツキング
カウンタ１１５を再スタートさせ、このカウンタ１１５
が再びクロック信号の周期を計数し始めるようＦこする
０ チエツキングカウンタ１】５は前記時間間隔が終っても
正しい位相の縁Ｆが存在しない時、所定の計数位置ｆこ
保たれ、この位置に３いて第１のゲ−４１１２を閉塞状
態又は導通状態のいずれかに保つように設計するこ七が
できる。しかし、前記時間間隔が終つ念時、自動的に再
び計数し出すようにすることもできる。Ｏうして、例え
ば、前記時間間隔内に正しい位相縁Ｆが欠けている場合
は第１の位相信号の前の値が第１のサンプル・ホールド
回路１２の出力端子１８から出力され、これが、例えば
、同期信号内の唯一個の縁を見失った時でも全回路が同
期状態からはずれるのを防ぐ。

成る計数位置船こ到達し念後チェツキング　カウンタ１
１５が自動的に停まり、第１のゲート】１２がこの状態
で導通状態を保つ場合は、縁検出器】】が待ち位［にあ
り、回路が同期状態からはずれている場合はこ＼で同期
信号内の次の縁Ｆ’を待つ。

第２のゲート１１３は選択信号入力端子４４から入って
くる限界値検出器の出力端子３４から出力された選択信
号ｆこよジ直接制御される。こうして、粗位相検出動作
状態では全回路が再び同期状態に入る迄前記装置をバイ
パスし、即ち、ディスエーブルし、雑音パルスを抑圧で
きる。

本発明回路の一実施例では、周波数ＩＦ１．６２５ｋＨ
ｚのパルス状のライン同期信号（ＰＡＬ標準）が同期信
号として与えられる。発振器１から出方され仝クロック
信号は１３．５ＭＨｚの周波数を有する。

分周器４はこの発振周波数をファクタ８６４で除し、分
周された信号がライン同期信号の周波数を有するように
する。ＳＥＯＡＭｅｌｋの場合は、クロック信号の周波
数を１３．５ＭＨｚに固定すると好適で、分周器でこれ
を整数８６４によシ除する。他の標準、例えば、ＰＡＬ
Ｎ、ＰＡＬＭ、ＮＴＳＣその他の場合は、分周器４がク
ロック信号の８ＩＮ数を８５８で除するようにすると好
適である。

【図面の簡単な説明】

第１図は不発明回路の一実施例の一例のブロック図、 第２図は第１図Ｉこ示した回路でのいくつかの信号波形
図、 第３図は一実施例のもう一例のブロック図、第４図は第
３図の回路の修正例のブロック図、第５図は第４図の回
路の一部の詳細なブロック図、 第６図は第１図又は第３図の回路で使用されるような縁
検出器の適当な例のブロック図である。 １・・・発振器（クロック信号） ２・・・出力端子　　　　　３・・・入力端子４・・・
分周器　　　　　　５・・・出力端子６・・・第１の入
力端子　　７・・・第２の入力端子８・・・信号発生器
　　　　９・・・出力端子１０・・・第１の比較回路　
１１・・・縁検出器１２・・・第１のサンプル・ホール
ド回路】３・・・入力端子　　　　１４・・同期信号導
線１５・・・出力端子 １６・・・スイッチング信号人力端子 】７・・・比較信号入力端子１８・・・出力端子１９・
・・第２の比較回路　２０・・・基準値検出器２１・・
・第２のサンプル・ホールド回路２２・・・入力端子　
　　　２３・・・出力端子２４・・・スイッチング信号
入力端子 ２５・・・同期信号入力端子２６・・・出力端子２７・
・・第１の入力端子　２８・・・ＷＩ２の入力端子２９
・・・切換えスイッチ　３０・・・出力端子３１・・・
セレクタ回路　　　８２・・・限界値検出器３８・・・
入力端子　　　　３４・・・出力端子３５・・・制御入
力端子　　３６・・・導線３７・・・導線　　　　　　
　８８・・・出力端子８９・・・位相検出器 ４】・・・Ａ／Ｄ変換器　　　４２・・・入力端子４３
・・・クロック信号入力端子 ４４・・選択信号入力端子４５・・・設定信号端子４６
・・・入力信号フィルタ　４７・・・ＴＶ信号出力導線
５０・・カウンタ　　　　　５１・・・カウンタ入力端
子５２・・・制御入力端子　　５３・・・出力端子５４
・・・ゼロ設定回路　　　５ｂ・・・減算器５６・・・
ゼロ点発生器　　５７・・・出力端子５８・・・入力端
子　　　　５９・・・ループ　フィルタ６０・・・Ｄ／
Ａ変換器　　　６１・・・タッピング点６２・・分周器
出力端子　６３・・・急峻さ整合回路６４・・・乗算器
　　　　　６５・・・メモリ６８・・クロック入力端子
６９・・・クロック入力端子７０・・・修正され念カウ
ンタ ７】・・・カウンタ入力端子 ７３・・・デコーダ段 ８０・・・補間フィルタ　　　８１・・・位相信号入力
端子８２・・・位相信号出力端子８ａ・・・クロック人
力端子８４・・・シフトレジスタ　８５・・・入力端子
８６・・・出力端子　　　　８７・・負の入力端子８８
・・・減算器　　　　　８９・・・正の入力端子９０・
・・出力端子　　　　９】・・・加算器９２・・・レジ
スタ　　　　　９３・・・出力端子９４・・・除算器　
　　　　９Ｆ１・・・メモリ１００・・・クロック人力
導線 １０１・・・比較信号人力端子 】１０・・・スイッチング信号発生器 １１１・・・出力端子　　　　１１２　、１１１３・・
・ゲート】１４・・・スターティング入力端子 】１５・・・チェツキングカウンタ 〕］６・・・カウンタ入力端子

Claims (1)

1. 【特許請求の範囲】 １、分周された信号の位相を本質的に周期的な同期信号
   の有限な勾配の縁に同期させるために、 −周波数が制御自在なクロック信号発振器と、 −クロック信号の周波数を整数により除算して分周され
   た信号を発生させるための分周器と、 −位相検出器と を具え、この位相検出器が、 −分周された信号内の基準瞬時と、同期信号の縁との間
   の位相差を求め、この位相差の目安である第１の位相信
   号を供給する第１の比較器と、 −基準瞬時において同期信号の値をサンプリングしてこ
   の値から形成される第２の位相信号を供給する第２の比
   較器と、 −第１の位相信号が限界値を越える時第１の位相信号か
   ら、クロック信号の周波数を制御するために発振器に与
   えるべき結果の位相信号を導き出し、逆の場合は第２の
   位相信号から結果の位相信号を導き出す選択回路と を具備する同期回路において、 同期信号をクロック信号でサンプリングすることにより
   形成される振幅が離散した値の系列として同期信号を位
   相検出器に与え、同期信号の縁に対し十分な数の振幅段
   を設けるように構成したことを特徴とする同期回路。 ２、第１の位相信号が限界値を越えた後の結果の位相信
   号を、同期信号内に最后の縁が生ずる度毎に定められた
   時間間隔内で第１の位相信号が限界値を越える時しか第
   １の位相信号から導き出さないように構成したことを特
   徴とする特許請求の範囲第１項記載の同期回路。 ３、第１の比較器が本質的にランプ状の比較信号を供給
   するための信号発生器と、縁検出器と、ランプ状の比較
   信号の瞬時値を蓄わえ、この値を、縁検出器が同期信号
   内の縁を検出した時、第１の位相信号として出力する第
   １のサンプル・ホールド回路とを具えることを特徴とす
   る特許請求の範囲第１項又は第２項に記載の同期回路。 ４、比較信号が基準値を通過する時を基準瞬時と定め、
   第２の比較器が基準値検出器と、同期信号の瞬時値を蓄
   わえ、この値を、基準値検出器が比較信号が基準値を通
   過したことを検出した時、第２の位相信号として出力す
   る第２のサンプル・ホールド回路とを具えることを特徴
   とする特許請求の範囲第３項記載の同期回路。 ５、第２の比較器に同期信号を受け取るための同期信号
   入力端子を有するゼロ設定回路を接続し、上記同期信号
   をこのゼロ設定回路を介して第２の比較器に与えるよう
   に構成したことを特徴とする特許請求の範囲第４項記載
   の同期回路。 ６、セレクタ回路と、第１の比較器との間に、ランプ状
   の比較信号の勾配と同期信号内の縁とを互に適合させる
   ための急峻さ整合回路を接続し、第１の位相信号をこの
   急峻さ整合回路を介してセレクタ回路に与えるように構
   成したことを特徴とする特許請求の範囲第３項記載の同
   期回路。 ７、分周器と信号発生器とを共通のカウンタにより形成
   し、このカウンタをクロック信号により連続的にスイッ
   チングできるようにしたことを特徴とする特許請求の範
   囲第３項記載の同期回路。 ８、アナログのテレビジョン信号から振幅が離散してい
   るテレビジョン信号の値の系列を得るための回路で用い
   る特許請求の範囲前記各項の一項に記載の同期回路にお
   いて、同期信号をテレビジョン信号に含まれるライン同
   期信号とし、振幅が離散しているテレビジョン信号を得
   るためにクロック信号を用い、分周器が分周された信号
   から水平同期パルスを導き出すように構成したことを特
   徴とする同期回路。 ９、結果の位相信号をディジタル−アナログ変換器を介
   して発振器に与えるようにしたことを特徴とする特許請
   求の範囲第８項記載の同期回路。 １０、結果の位相信号を補間フィルタを介して発振器に
   与えるようにしたことを特徴とする特許請求の範囲前記
   各項の一項に記載の同期回路。