JPS6173486A - デイジタル画像記録再生装置 - Google Patents
デイジタル画像記録再生装置Info
- Publication number
- JPS6173486A JPS6173486A JP59194722A JP19472284A JPS6173486A JP S6173486 A JPS6173486 A JP S6173486A JP 59194722 A JP59194722 A JP 59194722A JP 19472284 A JP19472284 A JP 19472284A JP S6173486 A JPS6173486 A JP S6173486A
- Authority
- JP
- Japan
- Prior art keywords
- code
- bits
- pixel
- pixels
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1806—Pulse code modulation systems for audio signals
- G11B20/1809—Pulse code modulation systems for audio signals by interleaving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N5/926—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/94—Signal drop-out compensation
- H04N5/945—Signal drop-out compensation for signals recorded by pulse code modulation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Television Signal Processing For Recording (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、画像信号に符号化し、ディジタル信号の形態
で磁気、九などを利用して記録する際の。
で磁気、九などを利用して記録する際の。
効率的な誤り訂正符号化方式）２こ関する。
画ｆ％（Ｈ号を符号化し、ディジタル信号の形態で記録
する、たとえばディジタルＶＴＲの場合には、記録再生
系で生じる符号誤りの影響を軽減するために、誤り訂正
または誤り検出の機能が必要となる。
する、たとえばディジタルＶＴＲの場合には、記録再生
系で生じる符号誤りの影響を軽減するために、誤り訂正
または誤り検出の機能が必要となる。
画像４８号を、たとえば１画素あたり８ビツトで符号化
する場合に１通常は８ビツトの内のいずれのビットに符
号誤りが発生しても、これを訂正または検出する様な構
成が多い。しかし、画像信号の場合には、符号誤りが第
１ビツトに発生したか第８ビツトに発生したかにより、
生じる画質劣化の程度は大きく異なる。すなわち、上位
ビットの符号誤り程大きな画質劣化を生じる。
する場合に１通常は８ビツトの内のいずれのビットに符
号誤りが発生しても、これを訂正または検出する様な構
成が多い。しかし、画像信号の場合には、符号誤りが第
１ビツトに発生したか第８ビツトに発生したかにより、
生じる画質劣化の程度は大きく異なる。すなわち、上位
ビットの符号誤り程大きな画質劣化を生じる。
ＳＭＰＴＥ Ｊｏｕｒｎａｌ、１９８４年２月号、１’
４０〜１４４ページに掲載されたｆ（ｏｉｔｍａｎｎの
論文ｒＤｉｇｉｔａｌＶｉｄｅｏ Ｒｅｃｏｒｄｉｎ＜
： Ｎｅｔｓ Ｒｅ５ｕｌｔｓ ｉｎ Ｃｈａｎｎｅ
ｌＣｏｄｉｎｇ ａｎｄ Ｅｒｒｏｒ Ｐｒｏｔｅｃｔ
ｉｏｎ Ｊにおいては、第１ビツトに最も訂正能力の高
い符号化方式を、第２ビツトにやや訂正能力の低い符号
化方式を、第３ビツトにさらに訂正能力の低い符号化方
式を採用し、第４から第８ビツトに対しては誤り訂正を
行わない誤り訂正方式について述べられている。
４０〜１４４ページに掲載されたｆ（ｏｉｔｍａｎｎの
論文ｒＤｉｇｉｔａｌＶｉｄｅｏ Ｒｅｃｏｒｄｉｎ＜
： Ｎｅｔｓ Ｒｅ５ｕｌｔｓ ｉｎ Ｃｈａｎｎｅ
ｌＣｏｄｉｎｇ ａｎｄ Ｅｒｒｏｒ Ｐｒｏｔｅｃｔ
ｉｏｎ Ｊにおいては、第１ビツトに最も訂正能力の高
い符号化方式を、第２ビツトにやや訂正能力の低い符号
化方式を、第３ビツトにさらに訂正能力の低い符号化方
式を採用し、第４から第８ビツトに対しては誤り訂正を
行わない誤り訂正方式について述べられている。
上記方式は、原理的には誤り訂正に必要な装置規模を増
加させる事なく、誤り訂正後の残留符号誤り率（すなわ
ち画質劣化）を向上させ得る特長を持つ。しかし、ビッ
ト毎に異なる形態の符号を与えると、ＶＴＲに記録され
る全体の符号の構造が極めて複雑となり、それを実現す
るための装置が現実には増加する。また、使用する誤り
訂正符号の種類によっては、画素単位の処理に適してお
り、ビット毎に異なる処理はやりにくい場合もある。こ
れらの課題に関しては上記論文は全く言及していない。
加させる事なく、誤り訂正後の残留符号誤り率（すなわ
ち画質劣化）を向上させ得る特長を持つ。しかし、ビッ
ト毎に異なる形態の符号を与えると、ＶＴＲに記録され
る全体の符号の構造が極めて複雑となり、それを実現す
るための装置が現実には増加する。また、使用する誤り
訂正符号の種類によっては、画素単位の処理に適してお
り、ビット毎に異なる処理はやりにくい場合もある。こ
れらの課題に関しては上記論文は全く言及していない。
（発明の目的〕
本発明の目的は１画像信号の特長を利用して上位ビット
の符号誤り訂正能力を下位バットより高め、かつＶＴＲ
に記録される全体の符号構成が従来の構成と同様に簡易
で、かつ画素単位の訂正処理しこも適した符号誤り訂正
方式を提供する事にある。
の符号誤り訂正能力を下位バットより高め、かつＶＴＲ
に記録される全体の符号構成が従来の構成と同様に簡易
で、かつ画素単位の訂正処理しこも適した符号誤り訂正
方式を提供する事にある。
本発明においては、画像信号の下位ビットに対しては誤
り訂正、検出は行わず、一方上位ビットに対しては複数
画素の上位ビットをまとめて、新たな１つの画素を考え
て、これを用いて従来と同様の画素単位処理の訂正、検
出を行い、一方、ビット単位処理の訂正、検出に際して
は、下位ビットを画像符号と無関係な一定符号と見なる
事によりＶＴＲに記録される符号は見かけ上は従来と同
一の符号となり、かつ訂正、検出処理に必要な装置も従
来の装置をそのまま使用出来る。
り訂正、検出は行わず、一方上位ビットに対しては複数
画素の上位ビットをまとめて、新たな１つの画素を考え
て、これを用いて従来と同様の画素単位処理の訂正、検
出を行い、一方、ビット単位処理の訂正、検出に際して
は、下位ビットを画像符号と無関係な一定符号と見なる
事によりＶＴＲに記録される符号は見かけ上は従来と同
一の符号となり、かつ訂正、検出処理に必要な装置も従
来の装置をそのまま使用出来る。
画素単位に訂正処理を行う符号として、ｂ−隣接符号を
例にとり原理を示す。
例にとり原理を示す。
８ビツトの画像信号に対しては、ｂ−隣接符号において
はｂ＝８が適している。たとえば、１８画素中の符号誤
りを訂正（または検出）する場合には、ｉ番目の画素の
第１から第８ビツトをａｌｌｌａ＋ｚ＋ ａｔ３＋ ”
’＋ ａｔｔ＋ ａＩｍとし、これをで示されるＷ （
ｉ ）で表現すると Ｐ＝ΣＷ （ｉ ） Ｑ＝Σ Ｔ”Ｗ（ｉ） より、各々８ビツトのＰ、Ｑが得られる。ここでＴは下
記の行列である すなわち、１８画素毎にと式で得られるＰ、Ｑ（各々８
ビツトよりなるから合せて２画素相当の符号と考えても
よい）を付加して記録する。ｂ−隣接符号を用いた符号
誤りの訂正、検出方法は公知であるので説明は省略する
が、上述の数値例の場合にはＰ、Ｑを含めた合計２０画
素中に誤りビットを含む画素が２画素以下の場合には訂
正、３画素以上の場合には検出が可能である。ここで、
画素が誤りを含む確率をｐとすると、訂正出来ない確率
ｑは ｑ＝ΣｚｏｃｉＰ’ （Ｉ Ｐ）”−’ヱ１１４０
ｐ ｊ となる。
はｂ＝８が適している。たとえば、１８画素中の符号誤
りを訂正（または検出）する場合には、ｉ番目の画素の
第１から第８ビツトをａｌｌｌａ＋ｚ＋ ａｔ３＋ ”
’＋ ａｔｔ＋ ａＩｍとし、これをで示されるＷ （
ｉ ）で表現すると Ｐ＝ΣＷ （ｉ ） Ｑ＝Σ Ｔ”Ｗ（ｉ） より、各々８ビツトのＰ、Ｑが得られる。ここでＴは下
記の行列である すなわち、１８画素毎にと式で得られるＰ、Ｑ（各々８
ビツトよりなるから合せて２画素相当の符号と考えても
よい）を付加して記録する。ｂ−隣接符号を用いた符号
誤りの訂正、検出方法は公知であるので説明は省略する
が、上述の数値例の場合にはＰ、Ｑを含めた合計２０画
素中に誤りビットを含む画素が２画素以下の場合には訂
正、３画素以上の場合には検出が可能である。ここで、
画素が誤りを含む確率をｐとすると、訂正出来ない確率
ｑは ｑ＝ΣｚｏｃｉＰ’ （Ｉ Ｐ）”−’ヱ１１４０
ｐ ｊ となる。
本発明では、（２ｍ−１）番目および２ｍ番目の画素の
上位４ビツトずつを合せた８ビツトの新たな画素Ｗ’（
ｍ）を考える。すなわち先の例の様に、Ｗ（ｉ）が１８
８画素れば。
上位４ビツトずつを合せた８ビツトの新たな画素Ｗ’（
ｍ）を考える。すなわち先の例の様に、Ｗ（ｉ）が１８
８画素れば。
Ｗ’（ｍ）は９画素相当あるから、訂正符号はＰ’ ＝
ΣＷ’（ｍ） Ｑ’ ＝Σ Ｔ”−ＩＷＬ （ｍ ） となる。すなわち、従来用いていた符号器に、１８個の
Ｗ（ｉ）の代りに９個のＷ’（ｍ）を人力すれば、新た
な訂正符号Ｐ’ 、Ｑ’ が得られる。
ΣＷ’（ｍ） Ｑ’ ＝Σ Ｔ”−ＩＷＬ （ｍ ） となる。すなわち、従来用いていた符号器に、１８個の
Ｗ（ｉ）の代りに９個のＷ’（ｍ）を人力すれば、新た
な訂正符号Ｐ’ 、Ｑ’ が得られる。
Ｐ’ 、Ｑ’ は従来と同様に、Ｐ’ 、Ｑ’ とＷ’
ｍよりなる１１画素の中に誤りビットを含む画素が２画
素以下であれば訂正、３画素以上の場合に検出を可能と
する。すなわち、訂正出来ない確率ｑ′は ｑ′＝Σ＞ ｔ Ｃ−Ｐ”に−ｐ）１１−ｍと１６５
Ｐ３ となる。ｑ’ ／ ｑ ＝ １６５／１１４０＝０．１
４ であるから、Ｗ（ｉ）の代りにＷ’（ｍ）を用いる事で
訂正出来ない確率は従来の１４％に減少する。
ｍよりなる１１画素の中に誤りビットを含む画素が２画
素以下であれば訂正、３画素以上の場合に検出を可能と
する。すなわち、訂正出来ない確率ｑ′は ｑ′＝Σ＞ ｔ Ｃ−Ｐ”に−ｐ）１１−ｍと１６５
Ｐ３ となる。ｑ’ ／ ｑ ＝ １６５／１１４０＝０．１
４ であるから、Ｗ（ｉ）の代りにＷ’（ｍ）を用いる事で
訂正出来ない確率は従来の１４％に減少する。
ここで、誤り訂正、検出処理に必要な符号器、復号器は
従来のものと同一であり、符号器の前にＷ （ｉ ）を
Ｗ’（ｍ）に変換する回路、復号器の後にＷ’（ｍ）を
Ｗ（ｉ）に変換する回路が必要となるだけである。もち
ろん、Ｗ（ｉ）に含まれていたａｔｓからａｌＭまでの
中に発生した符号誤りの訂正、検出は出来ないが、先に
示した文献中で述べられている様に、これにより生じる
画質劣化は許容出来る。
従来のものと同一であり、符号器の前にＷ （ｉ ）を
Ｗ’（ｍ）に変換する回路、復号器の後にＷ’（ｍ）を
Ｗ（ｉ）に変換する回路が必要となるだけである。もち
ろん、Ｗ（ｉ）に含まれていたａｔｓからａｌＭまでの
中に発生した符号誤りの訂正、検出は出来ないが、先に
示した文献中で述べられている様に、これにより生じる
画質劣化は許容出来る。
以上は１画素単位で処理する符号について述べたが、次
にビット単位で処理する符号として。
にビット単位で処理する符号として。
Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ Ｃ
ｏｄｅ （以下ＣＲＣＣと略記する。）を例にとって説
明する。８ビツトよりなる画像符号についてＣＲＣＣを
生成して付加する場合を考えると、８ビツト（あるいは
その整数倍）のＣＲＣＣが適している。ｃｎｃｃ生成の
原理は公知であるから、簡単にたとえば１８８画素の符
号から生成する例を述べると、Ｗ（１）からＷ（１８）
までのビットをａＬＩＬｌ ａｌ１２１ ”１１１
１ ”’ａｌｔｌｌ ８２１１１８２１２１ ”’
ａ１７１ｓｌ ａｌｌｌｌ＋ ”’ｌ ８１１
１１７１ ａｔｓ＋ｅと並べ、これを一つの符号多
項式と考えた時に、この多項式を生成多項式と呼ばれる
もので割った場合の余りＲがｃｎｃｃの符号多項式とな
る。ところが、各画素Ｗ （ｉ ）のビット、１１１１
１ ａｌ１２１ ”’１ａ＋＋ｔ＋ ａｚｅに、０を（
２０−ｉ）Ｘ８個続けたものを符号多項式と考え、これ
を−上述の生成多項式で割った場合の余りをＲ，とする
と、Ｒ＝Σ Ｒｉ である事が知られており、ＣＲＣＣも画素単位の処理で
得る事が可能である。
ｏｄｅ （以下ＣＲＣＣと略記する。）を例にとって説
明する。８ビツトよりなる画像符号についてＣＲＣＣを
生成して付加する場合を考えると、８ビツト（あるいは
その整数倍）のＣＲＣＣが適している。ｃｎｃｃ生成の
原理は公知であるから、簡単にたとえば１８８画素の符
号から生成する例を述べると、Ｗ（１）からＷ（１８）
までのビットをａＬＩＬｌ ａｌ１２１ ”１１１
１ ”’ａｌｔｌｌ ８２１１１８２１２１ ”’
ａ１７１ｓｌ ａｌｌｌｌ＋ ”’ｌ ８１１
１１７１ ａｔｓ＋ｅと並べ、これを一つの符号多
項式と考えた時に、この多項式を生成多項式と呼ばれる
もので割った場合の余りＲがｃｎｃｃの符号多項式とな
る。ところが、各画素Ｗ （ｉ ）のビット、１１１１
１ ａｌ１２１ ”’１ａ＋＋ｔ＋ ａｚｅに、０を（
２０−ｉ）Ｘ８個続けたものを符号多項式と考え、これ
を−上述の生成多項式で割った場合の余りをＲ，とする
と、Ｒ＝Σ Ｒｉ である事が知られており、ＣＲＣＣも画素単位の処理で
得る事が可能である。
したがって、ＣＲＣＣに本発明を適用する場合には、ｂ
−隣接符号の場合と全く同様に、Ｗ（ｉ）よりＲ１を得
る代りに、先に示したＷ’（ｍ）より余りＲ’ ｍを求
め、 Ｒ’ ＝Σ Ｒ’＝ をＣＲＣＣとすれば良い。ここで、Ｗ’ （ｍ）よりＲ
’ ｍを得る回路、Ｒ’ ｍよりＲ′を得る回路は、各
々従来Ｗ（ｉ）よりＲｉを、Ｒ１よりＲを得る回路と同
一であり、ただ、Ｗ （ｉ ）とＷ’（ｍ）の変換回路
が新たに必要となるだけである。
−隣接符号の場合と全く同様に、Ｗ（ｉ）よりＲ１を得
る代りに、先に示したＷ’（ｍ）より余りＲ’ ｍを求
め、 Ｒ’ ＝Σ Ｒ’＝ をＣＲＣＣとすれば良い。ここで、Ｗ’ （ｍ）よりＲ
’ ｍを得る回路、Ｒ’ ｍよりＲ′を得る回路は、各
々従来Ｗ（ｉ）よりＲｉを、Ｒ１よりＲを得る回路と同
一であり、ただ、Ｗ （ｉ ）とＷ’（ｍ）の変換回路
が新たに必要となるだけである。
ＣＲＣＣより符号誤りを検出する原理については公知で
あるために説明を省略する。上述の例では、１８画素相
当のＷｉに１画素相当のＲを付加すると、合計１９９画
素１５２ビツト）中に８ビットまでの符号誤りがあれば
確実に検出し、８ビツトを越える誤りは１／２８の確率
で見落す。一方。
あるために説明を省略する。上述の例では、１８画素相
当のＷｉに１画素相当のＲを付加すると、合計１９９画
素１５２ビツト）中に８ビットまでの符号誤りがあれば
確実に検出し、８ビツトを越える誤りは１／２８の確率
で見落す。一方。
本発明の様に、９画素相当のＷ’（ｍ）に１画素相当の
Ｒ′を付加すると、合計１０画素（８０ビツト）中の８
ビツトまでの符号誤りまでは確実に検出する。
Ｒ′を付加すると、合計１０画素（８０ビツト）中の８
ビツトまでの符号誤りまでは確実に検出する。
ビットの誤り率をｇとすると、１５２ビツト中に８ビツ
トを越える誤りが発生する確Ｔ＄ｈはｈ＝Σｓｓｚ Ｃ
ｒ ｇ ’ （１−ｇ ） １Ｍ”−’〜９．４ Ｘ
１０１３ｇ’ となり、一方、８０ビツト中に８ビツトを越える誤りが
発生する確率ｈ′は ｈ’＝Σｓ、、ｃｔ ｆＺ ’ （１−ｇ） ”−“ヱ
２．４ Ｘ Ｌ Ｏ” ｇ’ となる ｈ’ ／ｈと１／４００ より、ＣＲＣＣを用いて確実には誤りを検出出来ない確
率は本発明により従来の１／４００に減少する。
トを越える誤りが発生する確Ｔ＄ｈはｈ＝Σｓｓｚ Ｃ
ｒ ｇ ’ （１−ｇ ） １Ｍ”−’〜９．４ Ｘ
１０１３ｇ’ となり、一方、８０ビツト中に８ビツトを越える誤りが
発生する確率ｈ′は ｈ’＝Σｓ、、ｃｔ ｆＺ ’ （１−ｇ） ”−“ヱ
２．４ Ｘ Ｌ Ｏ” ｇ’ となる ｈ’ ／ｈと１／４００ より、ＣＲＣＣを用いて確実には誤りを検出出来ない確
率は本発明により従来の１／４００に減少する。
しかし、ＣＲＣＣは本来はｆット単位処理の符号である
。すなわち、 ｃｎｃｃの生成は画素単位でも実現出来
るが、検出能力はＣＲＣＣのビット数で定まる。
。すなわち、 ｃｎｃｃの生成は画素単位でも実現出来
るが、検出能力はＣＲＣＣのビット数で定まる。
したがって、２つの画素の上位４ビツトを合せて１つの
新しい８ビツトの画素としなくても、Ｗ（ｉ）の下位４
ビツトを一定値と見なした符号Ｗ”（ｉ）を用いても良
い。ここで であるａａ＊＋ｓ〜ａ＊＋８は９本来の符号ａ＋＋ｓ〜
ａｉｌｌｌとは無関係な一定符号である。一定とは。
新しい８ビツトの画素としなくても、Ｗ（ｉ）の下位４
ビツトを一定値と見なした符号Ｗ”（ｉ）を用いても良
い。ここで であるａａ＊＋ｓ〜ａ＊＋８は９本来の符号ａ＋＋ｓ〜
ａｉｌｌｌとは無関係な一定符号である。一定とは。
ＣＲＣＣの生成時と、ＣＲＣＣを用いた誤り検出時に、
同一符号を用いる事を意味する。簡単な例は、ａｍｔｓ
”ａ＋＋＋ｌｉ”ａ＃１７” ａ、、、＝Ｑである。Ｗ
（ｉ）が１８８画素れば、Ｗ”（ｉ）も１８８画素る。
同一符号を用いる事を意味する。簡単な例は、ａｍｔｓ
”ａ＋＋＋ｌｉ”ａ＃１７” ａ、、、＝Ｑである。Ｗ
（ｉ）が１８８画素れば、Ｗ”（ｉ）も１８８画素る。
この１８８画素Ｗ”（ｉ）を用いて生成した余りＲ８は
、上述のＲともＲ′ とも異なるがａ、、５〜ａ、、１
は記録再生過程の符号誤りとは無関係に一定であるから
、Ｒ”はＲ′と同一の検出能力がある。
、上述のＲともＲ′ とも異なるがａ、、５〜ａ、、１
は記録再生過程の符号誤りとは無関係に一定であるから
、Ｒ”はＲ′と同一の検出能力がある。
画像符号をＶＴＲに記録する様な場合には、２つ以上の
誤り訂正、検出符号を組み合せる事により、高い訂正、
検出能力を実現している。
誤り訂正、検出符号を組み合せる事により、高い訂正、
検出能力を実現している。
第１図は、上述のｂ−隣接符号とＣＲＣＣを２次元的に
配置した符号猜成である。
配置した符号猜成である。
画像符号は、発生した順番にＷ （１，１）。
Ｗ （１，２）、Ｗ （１，３）、・・・、Ｗ （１，
１８）。
１８）。
Ｗ （２，１）、Ｗ （２，２）、・・・、Ｗ （２，
１８）。
１８）。
・・・Ｗ （１７，１）、Ｗ（１７，２）、・・・、
Ｗ （１７゜１８） 、 、Ｗ （１８，１） 、・・
・、 Ｗ （１８，８）と考え、Ｗ （ＸＩ−ｊ）（ｉ
＝＝１．・・・１８）よりＰ（、ｊ）、Ｑ（ｊ）を、Ｗ
（１１ｊ） （ｊ＝１．・・・。
Ｗ （１７゜１８） 、 、Ｗ （１８，１） 、・・
・、 Ｗ （１８，８）と考え、Ｗ （ＸＩ−ｊ）（ｉ
＝＝１．・・・１８）よりＰ（、ｊ）、Ｑ（ｊ）を、Ｗ
（１１ｊ） （ｊ＝１．・・・。
１８）よりＲ（ｉ）（ただし、ｉ＝１．・・・、１８）
を、Ｐ（ｊ）（ｊ＝ｌ、・・・、１８）よりＲ（１９）
を、Ｑ（ｊ）（ｊ＝１．・・・、１８）よりＲ（２０）
を生成する。通常は、Ｗ（ｉ、ｊ）を構成する８ビツト
全てを用いて、Ｐ（ｊ）、Ｑ（ｊ）、Ｒ（ｉ）を生成す
るが、本発明は上位４ビツトを用いてＰ（ｊ）ｙ Ｑ（
ｊ）＋ Ｒ（ｊ）を生成する。然る後に。
を、Ｐ（ｊ）（ｊ＝ｌ、・・・、１８）よりＲ（１９）
を、Ｑ（ｊ）（ｊ＝１．・・・、１８）よりＲ（２０）
を生成する。通常は、Ｗ（ｉ、ｊ）を構成する８ビツト
全てを用いて、Ｐ（ｊ）、Ｑ（ｊ）、Ｒ（ｉ）を生成す
るが、本発明は上位４ビツトを用いてＰ（ｊ）ｙ Ｑ（
ｊ）＋ Ｒ（ｊ）を生成する。然る後に。
Ｗ（１，１）、・・・Ｗ （１，１８）、Ｒ（１）。
Ｗ（２，１）、・・・、Ｗ （２，１８）、Ｒ（２）、
・・・。
・・・。
Ｗ （１７＝ １） 、・・・、、Ｗ （１７，１８）
、Ｒ（１７）。
、Ｒ（１７）。
Ｗ （１８，１）、・・・、Ｗ （１８，１８）、Ｒ（
１８）。
１８）。
Ｐ（１）、・・・、Ｐ、（１８）、Ｒ（１９）、Ｑ（１
）。
）。
・・・、Ｑ （１８）、Ｒ（２０）の順番にＶＴＲに記
録する。
録する。
第２図に、Ｐ、Ｑの生成回路の例を示す。端子１に与え
られたアナログ画像信号はＡ／Ｄ変換器２で８ビツトの
符号に変換される。ここで得られた画像符号は、時間軸
変換回路３により、画像符号中にＲ，Ｐ、Ｑなどを挿入
する余地を与えられる。すなわち、本来は画像符号は時
間的に連続信号であるが、第３図に示す様に１８画素毎
にＣＲＣＣを付加する１画素、また、１９Ｘ１８画素毎
にＰ。
られたアナログ画像信号はＡ／Ｄ変換器２で８ビツトの
符号に変換される。ここで得られた画像符号は、時間軸
変換回路３により、画像符号中にＲ，Ｐ、Ｑなどを挿入
する余地を与えられる。すなわち、本来は画像符号は時
間的に連続信号であるが、第３図に示す様に１８画素毎
にＣＲＣＣを付加する１画素、また、１９Ｘ１８画素毎
にＰ。
ＱおよびＣＲＣＣを付加する１９Ｘ２画素の余地が必要
となる。これを３で実現するには、一般には３の出力の
速度が入力の１９Ｘ２０／ （１８Ｘ１８）倍になる様
に動作クロックを設定すれば良いが。
となる。これを３で実現するには、一般には３の出力の
速度が入力の１９Ｘ２０／ （１８Ｘ１８）倍になる様
に動作クロックを設定すれば良いが。
符号が画像信号であるために、帰線時間の画像符号の記
録を省略し、それに相当する画素数の訂正。
録を省略し、それに相当する画素数の訂正。
検出符号を使用すれば、３の人出力は同一のクロックで
済む。
済む。
４は１９画素相当の遅延回路であり、４の入出力を比べ
ると、Ｗ（１，１）とＷ （２，１）、次の時刻にはＷ
（１，２）とＷ （２，２）などが同時に得られる。
ると、Ｗ（１，１）とＷ （２，１）、次の時刻にはＷ
（１，２）とＷ （２，２）などが同時に得られる。
５は１９画素毎に切り換わるスイッチで、！＆初の１９
画素期間は、Ｗ（１，１）とＷ （２，ｌ）、Ｗ （１
，２） とＷ （２，２）、 ・・。
画素期間は、Ｗ（１，１）とＷ （２，ｌ）、Ｗ （１
，２） とＷ （２，２）、 ・・。
Ｗ（１，１８）とＷ（２，１８）の上位４ビツトずつよ
りなる８ビツトを出力し１次の１９画素期間は０を出力
する。次の１９画素期間はＷ（３゜１とＷ （４，１）
、Ｗ （３，２） とＷ （４，２）。
りなる８ビツトを出力し１次の１９画素期間は０を出力
する。次の１９画素期間はＷ（３゜１とＷ （４，１）
、Ｗ （３，２） とＷ （４，２）。
・・・、Ｗ （３，１８）とＷ（４，１８）の上位４ビ
ツトずつよりなる８ビツトを出力し１次の１９画素はＯ
となる。一般には、Ｗ（２ｍ−１，ｊ）とＷ （２ｍ＋
Ｊ）の上位４ビツトずつよりなる８ビツトのＷ’
（ｍ、ｊ）をｊ＝１から１８まで出力する６なお、Ｒ（
ｉ）を出力する１画素期間も出力状態になっているが、
時間軸変換回路３の操作によりこの時間には画像符号は
存在していないので。
ツトずつよりなる８ビツトを出力し１次の１９画素はＯ
となる。一般には、Ｗ（２ｍ−１，ｊ）とＷ （２ｍ＋
Ｊ）の上位４ビツトずつよりなる８ビツトのＷ’
（ｍ、ｊ）をｊ＝１から１８まで出力する６なお、Ｒ（
ｉ）を出力する１画素期間も出力状態になっているが、
時間軸変換回路３の操作によりこの時間には画像符号は
存在していないので。
意味のない符号が出力される。６はＴを与える行列を実
現したＲＯＭである。７はスイッチで、５のスイッチ出
力が画像符号を出力する期間は６の出力を７の出力とす
るが、５の出力がＯの期間は７行列６の入力を７の出力
とする。８は１９画素相当の遅延回路である。９は加算
（排他的論理和）回路である。
現したＲＯＭである。７はスイッチで、５のスイッチ出
力が画像符号を出力する期間は６の出力を７の出力とす
るが、５の出力がＯの期間は７行列６の入力を７の出力
とする。８は１９画素相当の遅延回路である。９は加算
（排他的論理和）回路である。
これにより
Ｑ＝Ｗ’ （１）＋Ｔ （Ｗ’ （２）＋Ｔ （Ｗ’
（３）＋・・・＋（Ｗ’ （８）＋ＴＷ’ （９）・・
・）＝Σ Ｔ′″−１Ｗ’（ｍ） が実現され、５の出力がＷ（１７，ｊ）とＷ（１８゜ｊ
）の上位４ビツトずつよりなるＷ’ （９＋ Ｊ）の
時に、７の出力はＱ（ｊ）となっている。
（３）＋・・・＋（Ｗ’ （８）＋ＴＷ’ （９）・・
・）＝Σ Ｔ′″−１Ｗ’（ｍ） が実現され、５の出力がＷ（１７，ｊ）とＷ（１８゜ｊ
）の上位４ビツトずつよりなるＷ’ （９＋ Ｊ）の
時に、７の出力はＱ（ｊ）となっている。
同様に、９は１９画素相当の遅延回路、１０は加算（排
他的論理和）回路であり、５の出力が上述のＷ’ （
９＋ Ｊ）の時に、１０の出力はＰ（ｊ）となっている
。
他的論理和）回路であり、５の出力が上述のＷ’ （
９＋ Ｊ）の時に、１０の出力はＰ（ｊ）となっている
。
１１はスイッチで、＠初の１９Ｘ１８画禦期間は３の出
力を１次の１９画素期間は９の出力を、次の１９画素期
間は８の出力を選択する。
力を１次の１９画素期間は９の出力を、次の１９画素期
間は８の出力を選択する。
以上の動作を１９Ｘ２０画素周期で行えば１画像管号に
Ｐ、Ｑを付加した符号がスイッチＬ１出力より得られる
。なお、図示していないが、遅延回路８，９の内容は、
スイッチ１１より出力された直後に消去され０となるも
のとする。この動作により、あたかも第４図の符号構成
より生成した場合と同一のＰ、Ｑが得られる。
Ｐ、Ｑを付加した符号がスイッチＬ１出力より得られる
。なお、図示していないが、遅延回路８，９の内容は、
スイッチ１１より出力された直後に消去され０となるも
のとする。この動作により、あたかも第４図の符号構成
より生成した場合と同一のＰ、Ｑが得られる。
第５図にＣＲＣＣであるＲの生成回路の例を示す。
第５図の人力１３は第２図の出力１２に接続されている
。入力された画像符号の下位４ピツＩ・はスイッチ１４
で０に変換される。スイッチ１４の出力と画像符号の上
位４ビツトよりなる新たな符号Ｗ”（ｉ＋ ｊ）および
、これが何列目の符号であるかを示すｊを用いて、ＲＯ
Ｍ１５は余りＲＩＩｊを生成する。１６は１画素の遅延
回路、１７は加算回路であり、 を計算する。すなわち、入力１３にＷ（ｉ、１８）が入
力された時に、１７の出力としてＲ（ｉ）が得られる。
。入力された画像符号の下位４ピツＩ・はスイッチ１４
で０に変換される。スイッチ１４の出力と画像符号の上
位４ビツトよりなる新たな符号Ｗ”（ｉ＋ ｊ）および
、これが何列目の符号であるかを示すｊを用いて、ＲＯ
Ｍ１５は余りＲＩＩｊを生成する。１６は１画素の遅延
回路、１７は加算回路であり、 を計算する。すなわち、入力１３にＷ（ｉ、１８）が入
力された時に、１７の出力としてＲ（ｉ）が得られる。
１８はＷ（ｉ、ｊ）とＲ（ｉ）を切り換えるスイッチで
、出力１９に第１図の第１行の符号を得る。
、出力１９に第１図の第１行の符号を得る。
なお、人力１３に、第１図の１９．２０行目の符号、す
なわち、Ｐ（ｊ）、Ｑ（ｊ）が与えられている時間は、
スイッチ１４は、Ｐ（ｊ）、Ｑ（ｊ）の下位４ビツトの
符号を選択する。これにより。
なわち、Ｐ（ｊ）、Ｑ（ｊ）が与えられている時間は、
スイッチ１４は、Ｐ（ｊ）、Ｑ（ｊ）の下位４ビツトの
符号を選択する。これにより。
Ｒ０９）、Ｒ（２０）は、Ｐ（ｊ）、Ｑ（ｊ）の８ビツ
ト全てを用いて生成する事になる。何故ならば１画像管
号では、上位ビットと下位ビットの誤りでは画質に与え
る影響が異なり、上位ビットの誤りの訂正、検出を重視
した方が良いが、訂正。
ト全てを用いて生成する事になる。何故ならば１画像管
号では、上位ビットと下位ビットの誤りでは画質に与え
る影響が異なり、上位ビットの誤りの訂正、検出を重視
した方が良いが、訂正。
検出用符号のＰ、Ｑは、一般のデータであり、上位ビッ
トも下位ビットも同等の役割りを持っているからである
。この動作により、あたかも第６図の符号構成より生成
した場合と同一のＲが得られる。
トも下位ビットも同等の役割りを持っているからである
。この動作により、あたかも第６図の符号構成より生成
した場合と同一のＲが得られる。
端子１９に得られた符号に画像期間は第１図のＷ（ｉｌ
ｊ）ｌｂ−隣接符号は第４図のＰ（ｊ）。
ｊ）ｌｂ−隣接符号は第４図のＰ（ｊ）。
Ｑ（ｊ）、ＣＲＣＣは第６図のＲ（ｉ）を有するもので
あり、全体としては、第１図に示した従来の符号と同一
の構成となっている。これらの符号は磁気記録に適した
信号に変換されて、ＶＴＲに記録される。
あり、全体としては、第１図に示した従来の符号と同一
の構成となっている。これらの符号は磁気記録に適した
信号に変換されて、ＶＴＲに記録される。
また、ＶＴＲより再生された信号は、記録時と逆変換の
操作により１元の符号となる。
操作により１元の符号となる。
第７図に、本発明の符号を用いた誤り訂正回路の実施例
を示す。端子２０に得られた再生符号は、上位と下位の
４ビツトずつに分けられ、下位４ビツトは、画像期間の
みスイッチ２１でＯとされる。
を示す。端子２０に得られた再生符号は、上位と下位の
４ビツトずつに分けられ、下位４ビツトは、画像期間の
みスイッチ２１でＯとされる。
これにより、再生画像符号Ｗ（ｉ、ｊ）は、先に示した
Ｗ” （ｉ、、ｊ）と見なされる。２２はｃｎｃｃの
復号回路で、Ｗ” （ｉｌ ｊ）（ｊ！・・・、１８
）とＲ（１）よりなる符号多項式を、第５図の符号器に
用いたものと同一の生成多項式で割り、この余りが０で
あれば、誤りなし、Ｏでなければ誤りあり、と判定する
。Ｗ′″ （ＩＩＪ）の下位４ビツトは常に０であるか
ら、もし誤りがあればこれはＷ”（ＩＩＪ）中の上位４
ビツト、すなわち第１図のＷ（ｉ、ｊ）中の上位４ビツ
ト中の誤りを検出した事に相当する。
Ｗ” （ｉ、、ｊ）と見なされる。２２はｃｎｃｃの
復号回路で、Ｗ” （ｉｌ ｊ）（ｊ！・・・、１８
）とＲ（１）よりなる符号多項式を、第５図の符号器に
用いたものと同一の生成多項式で割り、この余りが０で
あれば、誤りなし、Ｏでなければ誤りあり、と判定する
。Ｗ′″ （ＩＩＪ）の下位４ビツトは常に０であるか
ら、もし誤りがあればこれはＷ”（ＩＩＪ）中の上位４
ビツト、すなわち第１図のＷ（ｉ、ｊ）中の上位４ビツ
ト中の誤りを検出した事に相当する。
２３は１９９画素遅延回路で、２２の誤りの有無を示す
信号を遅延し、ＯＲ回路２４で２行分の和をとると、第
４図の” （ｘ ｒ ｊ） Ｆ ＝１ ＋・・、１
８）中の誤りの有無を検出した事になる。
信号を遅延し、ＯＲ回路２４で２行分の和をとると、第
４図の” （ｘ ｒ ｊ） Ｆ ＝１ ＋・・、１
８）中の誤りの有無を検出した事になる。
２５はｂ−隣接符号の復号回路で、再生符号Ｗ（ｉ、ｊ
）の上位４ビツトよりＷ’（ｉ、ｊ）を合成し、これと
、Ｐ（ｊ）、Ｑ（ｊ）および２４より得られるＷ’（ｉ
、ｊ）が誤りを含む可能性の有無を示す信号より、誤り
ビットを検出する。すなわち、Ｗ’ （ｉ、ｊ）（ｉ
＝１．・・・、９）およびＰ （、ｊ ）、 Ｑ（、ｉ
）の１１個の画素中に、誤りを含む可能性のある画素
が２画素以下であれば、誤りビットの位置を検出する。
）の上位４ビツトよりＷ’（ｉ、ｊ）を合成し、これと
、Ｐ（ｊ）、Ｑ（ｊ）および２４より得られるＷ’（ｉ
、ｊ）が誤りを含む可能性の有無を示す信号より、誤り
ビットを検出する。すなわち、Ｗ’ （ｉ、ｊ）（ｉ
＝１．・・・、９）およびＰ （、ｊ ）、 Ｑ（、ｉ
）の１１個の画素中に、誤りを含む可能性のある画素
が２画素以下であれば、誤りビットの位置を検出する。
また５これが３画素以上であれば、誤りの可能性のある
ビットの位置を検出する。
ビットの位置を検出する。
再生符号Ｗ （ｉ、ｊ）は、誤りビット位置検出に必要
な時間だけ、２６で遅延され、２７で訂正される。すな
わち、２７において、誤りビットが確定出来ればその位
置のＷ（ｉ、ｊ）のビットの極性を反転し、誤りの可能
性が分れば、その位置に対応して画素Ｗ（ｉ、ｊ）を、
相関の強い、たとえば−走査線前の画素の符号と置換す
る。以上により、再生符号の上位４ビツトに誤りがあれ
ば訂正をし、訂正出来ない場合には相関の強い符号と置
換する事で修正し、下位４ビツト中のみの誤りであれば
放置する動作が実現出来る。
な時間だけ、２６で遅延され、２７で訂正される。すな
わち、２７において、誤りビットが確定出来ればその位
置のＷ（ｉ、ｊ）のビットの極性を反転し、誤りの可能
性が分れば、その位置に対応して画素Ｗ（ｉ、ｊ）を、
相関の強い、たとえば−走査線前の画素の符号と置換す
る。以上により、再生符号の上位４ビツトに誤りがあれ
ば訂正をし、訂正出来ない場合には相関の強い符号と置
換する事で修正し、下位４ビツト中のみの誤りであれば
放置する動作が実現出来る。
２８は時間軸変換回路で、第２図の３と逆動作をする。
すなわち、訂正済の符号から、Ｐ、Ｑ。
Ｒを除去し１画像筒号Ｗ （ｉ、ｊ）よりなる連続符号
を得る。これはＤ／Ａ変換器２９でアナログ画像信号に
変換され、端子３ｏに出力される。
を得る。これはＤ／Ａ変換器２９でアナログ画像信号に
変換され、端子３ｏに出力される。
以上の実施例では、ｂ−隣接符号、ＣＲＣＣを用いた処
理について述べたが、これは一般の誤り訂正。
理について述べたが、これは一般の誤り訂正。
検出符号に適用出来る。すなわち、訂正、検出能力が、
ある画素数中の誤りを含む画素数で定まる様な符号に対
しては、画素を構成する符号中の上位ビットを集めて新
たな画素を構成し、この新画素を用いて訂正、検出用の
符号の生成、復号を行う。一方、訂正、検出能力が、あ
る画素数中の誤りを含むビット数で定まる様な符号に対
しては、画素を構成する符号中の下位ビットを一定符号
と見なして新たな画素を構成し、この新画素を用いて訂
正、検出用の符号の生成、復号を行えば良い。
ある画素数中の誤りを含む画素数で定まる様な符号に対
しては、画素を構成する符号中の上位ビットを集めて新
たな画素を構成し、この新画素を用いて訂正、検出用の
符号の生成、復号を行う。一方、訂正、検出能力が、あ
る画素数中の誤りを含むビット数で定まる様な符号に対
しては、画素を構成する符号中の下位ビットを一定符号
と見なして新たな画素を構成し、この新画素を用いて訂
正、検出用の符号の生成、復号を行えば良い。
なお、後者の誤りビット数が意味を持つ符号に対しては
、前者の符号に適用した、上位ビットを集めて新たな画
素を構成する方法を用いても全く同一の効果が得られる
。しかし、前者の誤り画素数が意味を持つ符号に対して
は、後者の符号に適用した、下位ビットを一定符号と見
なして新たな画素を構成する方法は得策ではない。なぜ
ならば、下位ビットを一定符号と見なせば、上位ビット
のみの訂正、検出動作は実現出来るが、たとえば１画素
を構成する８ビツトの訂正、検出能力の内、単に４ビツ
トの訂正、検出を行っているに過ぎず、残り４ビツトの
訂正、検出能力を放棄した事になるからである。
、前者の符号に適用した、上位ビットを集めて新たな画
素を構成する方法を用いても全く同一の効果が得られる
。しかし、前者の誤り画素数が意味を持つ符号に対して
は、後者の符号に適用した、下位ビットを一定符号と見
なして新たな画素を構成する方法は得策ではない。なぜ
ならば、下位ビットを一定符号と見なせば、上位ビット
のみの訂正、検出動作は実現出来るが、たとえば１画素
を構成する８ビツトの訂正、検出能力の内、単に４ビツ
トの訂正、検出を行っているに過ぎず、残り４ビツトの
訂正、検出能力を放棄した事になるからである。
以上の実施例では、２つの画素の一ヒ位４ビットずつよ
り１つの新たな画素と考えたが、このビット数９画素数
は任意の値をとり得る６たとえば、４つの画素の上位２
ビツトずつより１つの新たな画素を考えてもよいし、４
つの画素の上位６ビツトずつより３つの新たな画素を考
えてもよい。また、２つの画素の上位３ビツトずつより
、６ビツトの新たな１画素を考えてもよい。すなわち、
上位何ビットまでに訂正、検出処理を行うかによって、
種々の数値の組み合せが存在する６［発明の効果〕 本発明によれば、下位ビットの誤りは放置する事により
、上位ビットの誤り訂正、検出能力を向上させる事が出
来る。しかも、ある画素の上位ビットに、他の画素の上
位ビットあるいは一定符号のビットを付加して新たな画
素を構成する事により記録する全体の符号構成は従来の
構成と同一となり、かつこの符号構成を実現する手段も
従来の実現手段がほぼそのまま利用出来る効果を有する
。
り１つの新たな画素と考えたが、このビット数９画素数
は任意の値をとり得る６たとえば、４つの画素の上位２
ビツトずつより１つの新たな画素を考えてもよいし、４
つの画素の上位６ビツトずつより３つの新たな画素を考
えてもよい。また、２つの画素の上位３ビツトずつより
、６ビツトの新たな１画素を考えてもよい。すなわち、
上位何ビットまでに訂正、検出処理を行うかによって、
種々の数値の組み合せが存在する６［発明の効果〕 本発明によれば、下位ビットの誤りは放置する事により
、上位ビットの誤り訂正、検出能力を向上させる事が出
来る。しかも、ある画素の上位ビットに、他の画素の上
位ビットあるいは一定符号のビットを付加して新たな画
素を構成する事により記録する全体の符号構成は従来の
構成と同一となり、かつこの符号構成を実現する手段も
従来の実現手段がほぼそのまま利用出来る効果を有する
。
第１図は従来の、第４図、第６図は本発明の符号構成を
示す図、第２図、第５図、第７図は本発明の実施例を示
す図、第３図は本発明の波形を示す図である。 １．１２，１３，１９．２０・・端子、２・・・Ａ ／
Ｄ、２９・・・Ｄ／Ａ変換器、３．２８・・時間耐変
換回路、４．８，９．１６，２３．２６・・遅延回路、
５゜７．１１，１４．２１・・・スイッチ、６．１５・
・・符号器用ＲＯＭ、９．、Ｌｏ、１７・・・加算（排
他的論理和）回路、２２．２５・・・誤り検出回路、２
４・・ＯＲ回路、２７・・・誤り訂正回路である。第４
図中の？は任意の符はでよいことを示す。
示す図、第２図、第５図、第７図は本発明の実施例を示
す図、第３図は本発明の波形を示す図である。 １．１２，１３，１９．２０・・端子、２・・・Ａ ／
Ｄ、２９・・・Ｄ／Ａ変換器、３．２８・・時間耐変
換回路、４．８，９．１６，２３．２６・・遅延回路、
５゜７．１１，１４．２１・・・スイッチ、６．１５・
・・符号器用ＲＯＭ、９．、Ｌｏ、１７・・・加算（排
他的論理和）回路、２２．２５・・・誤り検出回路、２
４・・ＯＲ回路、２７・・・誤り訂正回路である。第４
図中の？は任意の符はでよいことを示す。
Claims (1)
- 画像信号をディジタル符号化して得られる画素符号の上
位ビットに、他の画素符号の上位ビットあるいは既知の
ビットを付加して得られる疑似画素符号を用いて誤り訂
正（または検出）符号を生成し、これを上記画素符号に
付加して記録する手段と、再生符号中の誤り訂正（また
は検出）符号と、再生符号より合成された上記疑似画素
符号とを用いて誤り訂正（または検出）情報を得る手段
と、上記情報を用いて再生画素符号の誤りを訂正または
修正する手段とを有するデイジル画像記録再生装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59194722A JPH0664862B2 (ja) | 1984-09-19 | 1984-09-19 | デイジタル画像記録再生装置 |
| US06/756,706 US4698811A (en) | 1984-09-19 | 1985-07-19 | Method and apparatus for generating error correction codes for digitized picture signal recording/reproducing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59194722A JPH0664862B2 (ja) | 1984-09-19 | 1984-09-19 | デイジタル画像記録再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6173486A true JPS6173486A (ja) | 1986-04-15 |
| JPH0664862B2 JPH0664862B2 (ja) | 1994-08-22 |
Family
ID=16329154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59194722A Expired - Lifetime JPH0664862B2 (ja) | 1984-09-19 | 1984-09-19 | デイジタル画像記録再生装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4698811A (ja) |
| JP (1) | JPH0664862B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0349384A (ja) * | 1989-07-17 | 1991-03-04 | Nec Corp | 画像信号の符号化装置 |
| JPH0414684A (ja) * | 1990-05-08 | 1992-01-20 | Matsushita Electric Ind Co Ltd | 誤り訂正符号化方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3538735A1 (de) * | 1985-10-31 | 1987-05-07 | Bosch Gmbh Robert | Verfahren und schaltungsanordnung zum verdecken von fehlern in einem digitalen videosignal |
| US4955024A (en) * | 1987-09-14 | 1990-09-04 | Visual Information Technologies, Inc. | High speed image processing computer with error correction and logging |
| DE3850761T2 (de) * | 1987-12-29 | 1994-11-24 | Sony Corp | Verfahren zur Übertragung von digitalen Daten. |
| JPH07105638A (ja) * | 1993-10-05 | 1995-04-21 | Matsushita Electric Ind Co Ltd | 画像データの記録再生装置 |
| KR0183704B1 (ko) * | 1994-12-19 | 1999-04-15 | 김광호 | 디지탈 기록/재생시스템에 있어서 데이타 검출방법 및 장치 |
| JPH09185872A (ja) * | 1995-11-08 | 1997-07-15 | Lg Electron Inc | デジタルｖｃｒのデータ復元装置及びデジタルｖｃｒのデータ復元方法 |
| FR2759218B1 (fr) * | 1997-01-31 | 1999-05-07 | Canon Kk | Dispositif et procede de traitement de symboles d'information |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54138318A (en) * | 1978-04-19 | 1979-10-26 | Toshiba Corp | Error correction system |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5677912A (en) * | 1979-11-28 | 1981-06-26 | Sony Corp | Digital recorder for video signal |
| GB2122778B (en) * | 1982-06-29 | 1985-09-11 | Sony Corp | Digital audio signal processing |
| US4564945A (en) * | 1983-06-20 | 1986-01-14 | Reference Technology, Inc. | Error-correction code for digital data on video disc |
| US4555784A (en) * | 1984-03-05 | 1985-11-26 | Ampex Corporation | Parity and syndrome generation for error detection and correction in digital communication systems |
| US4597083A (en) * | 1984-04-06 | 1986-06-24 | Ampex Corporation | Error detection and correction in digital communication systems |
-
1984
- 1984-09-19 JP JP59194722A patent/JPH0664862B2/ja not_active Expired - Lifetime
-
1985
- 1985-07-19 US US06/756,706 patent/US4698811A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54138318A (en) * | 1978-04-19 | 1979-10-26 | Toshiba Corp | Error correction system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0349384A (ja) * | 1989-07-17 | 1991-03-04 | Nec Corp | 画像信号の符号化装置 |
| JPH0414684A (ja) * | 1990-05-08 | 1992-01-20 | Matsushita Electric Ind Co Ltd | 誤り訂正符号化方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4698811A (en) | 1987-10-06 |
| JPH0664862B2 (ja) | 1994-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0617558B1 (en) | Apparatus for concealing errors in data | |
| JP2532712B2 (ja) | ビデオ信号を全体運動ベクトルと局部運動ベクトルとして符号化し且つ伝送する方法 | |
| EP0443676B1 (en) | Transmission system for digitised television images | |
| US5546409A (en) | Error correction encoding and decoding system | |
| JPH0793584B2 (ja) | 符号化装置 | |
| GB2120423A (en) | Sequential data block address processing circuits | |
| US5122876A (en) | Image signal restoring apparatus | |
| JPH0498987A (ja) | 誤り修整方法 | |
| JPS6294090A (ja) | 符号化装置 | |
| JPS6173486A (ja) | デイジタル画像記録再生装置 | |
| EP0334580B1 (en) | System and method for performing error correction on still frame audio tape format video signals | |
| JP2811802B2 (ja) | 情報伝送装置 | |
| JP3557225B2 (ja) | ディジタル画像信号の受信／再生装置 | |
| JPH0448473A (ja) | ディジタルビデオ信号再生装置 | |
| JP2738659B2 (ja) | 符号化方法，符号化装置，及び復号化装置 | |
| JP3259359B2 (ja) | データ再生装置及び方法 | |
| JP2911109B2 (ja) | １ビットの消去信号を用いるディジタル映像機器のエラー訂正装置 | |
| JPS60196087A (ja) | 映像信号伝送装置 | |
| JP2009005355A (ja) | 映像データ処理装置 | |
| JP2624242B2 (ja) | ディジタル記録装置 | |
| JP2832974B2 (ja) | 画像復号装置及び復号方法 | |
| JPH0574146B2 (ja) | ||
| JPH05308613A (ja) | ディジタル特殊効果発生装置 | |
| JP2718384B2 (ja) | 画像復元装置 | |
| JP2840324B2 (ja) | 映像信号符号化方法及び復号化方法 |