JPS6174197A - 磁気バブル記憶装置 - Google Patents

磁気バブル記憶装置

Info

Publication number
JPS6174197A
JPS6174197A JP59194836A JP19483684A JPS6174197A JP S6174197 A JPS6174197 A JP S6174197A JP 59194836 A JP59194836 A JP 59194836A JP 19483684 A JP19483684 A JP 19483684A JP S6174197 A JPS6174197 A JP S6174197A
Authority
JP
Japan
Prior art keywords
signal
read
write
signals
noise
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59194836A
Other languages
English (en)
Inventor
Toshimitsu Minemura
峯村 敏光
Katsunori Tanaka
克憲 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59194836A priority Critical patent/JPS6174197A/ja
Publication of JPS6174197A publication Critical patent/JPS6174197A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野〕 本発明はホストシステムから与えられる読出し信号、書
込み信号に応じて読出し及び書込みデータの転送を行う
磁気バブル記憶装置に関する。
〔従来の技術〕
磁気バブル記憶装置のバブルデバイスにおいて、磁気バ
ブルは、一定周期の水平回転磁界により転送せしめられ
る。このため、外部のホストシステムよりデータの速度
がはるかに遅くなり、その間でデータの授受を行う際デ
ータを一時的にランチをしておくレジスタがどうしても
必要となる。このレジスタを一般にファーストインファ
ーストアウト(FIFO)  レジスタと呼んでいる。
FIFOレジスタとホストシステムとのデータの授受は
“読出し信号あるいは書込み信号の立上りエツジもしく
は立下りエツジで行われる。
〔発明が解決しようとする問題点〕
このようにFIFOレジスタに一度データをランチし、
読出し信号、書込み信号によってFIFOレジスタを順
次シフトしてデータの転送を行う方式によると、読出し
信号、書込み信号にインパルス状のノイズが生じた場合
、このノイズのエツジでFIFOレジスタがシフトして
しまい誤ったデータ転送が行われてしまう恐れがある。
〔問題点を解決するための手段〕
このような不都合を解消するための本発明の特徴は、外
部から与えられる読出し信号、書込み信号に応じて磁気
バブルデバイスの読出しデータ、書込みデータの転送を
行う手段と、与えられた読出し信号、書込み信号を遅延
させる手段と遅延後の読出し信号、書込み信号の立上り
あるいは立下り時点で前記与えられた読出し信号、書込
み信号の波形整形を行う手段とを備え、波形整形後の読
出し信号、書込み信号を用いて読出しデータ、書込みデ
ータの転送を行うようにしたことにある。
〔作 用〕
読出し信号、書込み信号を遅延させ遅延した信号の立上
り時点あるいは立下り時点で最初の読出し信号、書込み
信号の波形整形を行うと、その遅延時間より短いパルス
幅のノイズが無視されることとなり、ホストシステム側
から出力される正しい読出し信号、書込み信号を再生す
ることができる。
〔実施例〕
第1図は本発明の一実施例のブロック図である。
同図において、10はホストシステムから読出し信号あ
るいは書込み信号の送り込まれる入力端子、12はプリ
セット信号の入力端子、14は図示しない周知のバブル
コントローラの読出し信号あるいは書込み信号入力端子
へ接続される出力端子である。
信号入力端子10は遅延回路16を介して及び直接にエ
クスクル−シブオアゲート18に接続されている。さら
に信号入力端子10はD型フリップフロップ20のD入
力端子に接続されている。
エクスクル−シブオアゲート18の出力端子はD型フリ
ンブフロソプ20のクロック (CK)入力端子に接続
され、プリセット信号入力端子12はD型フリップフロ
ップ20のプリセント (PRT )入力端子に接続さ
れている。D型フリップフロップ20のQ出力端子は出
力端子14に接続されている。
次に本実施例の動作を第2図のタイムチャートを併用し
て説明する。
第2図(A)に示す如く、ホストシステムから出力され
る読出し信号あるいは書込み信号(以下説明の都合上読
出し信号のみについて述べる、書込み信号についても全
く同様である)はノイズを全く含まないパルス信号であ
るが、信号線路の途中等でノイズ等を拾い、バブルコン
トローラ側の読出し信号入力端子に印可される信号は第
2図(B)のbに示す如くなる。ここで、b、は途中で
拾ったインパルス状のノイズであり、b2はリンギング
によるノイズである。この信号すが遅延回路16によっ
て所定時間遅延せしめられて第2図(C)に示す如き信
号Cとなる。この遅延された信号Cと元の信号すとの排
他的論理和かエクスクル−シブオアゲート18でとられ
、その結果第2図(D)に示す如き信号dが得られる。
この信号dの立下リエソジでD型フリップフロップ2゜
をクロ・ツクしてフリップフロップ20に信号すを取り
込むことによってそのQ出力は第2図(E)に示す如く
、正しい読出し信号e、即ち、ホストシステム側で形成
されたノイズのない読出し信号を再生したものとなりバ
ブルコントローラへ送り出される。
このように、本実施例では、読出し信号すを遅延させて
クロックに用いているため、その遅延時間より短いパル
ス幅のノイズを除去するようにしている。
なおリセット時等にプリセント信号が印可されることに
よりD型フリップフロップ20のQ出力はH”レベルに
イニシャライズされる。
上述の実施例では、エクスクル−シブオアゲート18の
出力信号dの立下リエソジでD型フリップフロップ20
をクロックしているが、回路構成によっては信号dの立
上りエツジでクロックする場合もある。
〔発明の効果〕
読出し信号、書込み信号を遅延させ、遅延した信号の立
上り時点あるいは立下り時点で最初の読出し信号、書込
み信号の波形整形を行っているのでその遅延時間より短
いパルス幅のノイズが無視されることとなり、ホストシ
ステム側から出力される正しい読出し信号、書込み信号
を再生することができるから、ノイズによるデータ転送
エラーを未然に防止することができる。 −
【図面の簡単な説明】
第1図は本発明の一実施例のプロ・ツク図、第2図は第
1図の実施例におけるタイムチャートである。 10・・・読出し信号、書込み信号入力端子、12・・
・プリセット信号入力端子、 14・・・出力端子、  16・・・遅延回路、18・
・・エクスクル−シブオアゲート、20・・・D型フリ
ップフロップ。

Claims (1)

    【特許請求の範囲】
  1. 1、外部から与えられる読出し信号、書込み信号に応じ
    て磁気バブルデバイスの読出しデータ、書込みデータの
    転送を行う手段と、与えられた読出し信号、書込み信号
    を遅延させる手段と遅延後の読出し信号、書込み信号の
    立上りあるいは立下り時点で前記与えられた読出し信号
    、書込み信号の波形整形を行う手段とを備え、波形整形
    後の読出し信号、書込み信号を用いて読出しデータ、書
    込みデータの転送を行うようにしたことを特徴とする磁
    気バブル記憶装置。
JP59194836A 1984-09-19 1984-09-19 磁気バブル記憶装置 Pending JPS6174197A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59194836A JPS6174197A (ja) 1984-09-19 1984-09-19 磁気バブル記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59194836A JPS6174197A (ja) 1984-09-19 1984-09-19 磁気バブル記憶装置

Publications (1)

Publication Number Publication Date
JPS6174197A true JPS6174197A (ja) 1986-04-16

Family

ID=16331071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59194836A Pending JPS6174197A (ja) 1984-09-19 1984-09-19 磁気バブル記憶装置

Country Status (1)

Country Link
JP (1) JPS6174197A (ja)

Similar Documents

Publication Publication Date Title
US5278957A (en) Data transfer circuit for interfacing two bus systems that operate asynchronously with respect to each other
US20040027870A1 (en) Ic card and ic card system
JP2563679B2 (ja) 双方向入出力信号分離回路
JPS6174197A (ja) 磁気バブル記憶装置
JP2704063B2 (ja) Ccdイメージセンサ制御回路
JPS63118967A (ja) シリアルインタ−フエイス回路
JP2834948B2 (ja) データ転送方式
JPS6171492A (ja) 磁気バブル記憶装置
JPH023853A (ja) Cpuのインタフェース方法
JPH0319001Y2 (ja)
JPS57130135A (en) Timing control circuit
JPS6114531B2 (ja)
JPH03141452A (ja) インターフェイス装置
JPS61216192A (ja) メモリ−書き込み方式
JPS608919A (ja) マイクロプロセツサにおけるクロツク制御方式
JPH02190916A (ja) データ処理装置のデータラッチ回路
JPH0645909A (ja) 双方向バッファ回路
JPH05233485A (ja) 伝送制御システム
JPH02104152A (ja) データ信号受信装置
JPH08153033A (ja) データ転送回路
JPS60118964A (ja) インタ−フェイス回路
JPS58222356A (ja) トレ−ス装置
JPH01198850A (ja) 方向制御方式
JPS6336462A (ja) シリアル・デ−タ受信回路
JPS59170933A (ja) プリンタにおける入力デ−タ制御装置