JPS6175136U - - Google Patents
Info
- Publication number
- JPS6175136U JPS6175136U JP16023884U JP16023884U JPS6175136U JP S6175136 U JPS6175136 U JP S6175136U JP 16023884 U JP16023884 U JP 16023884U JP 16023884 U JP16023884 U JP 16023884U JP S6175136 U JPS6175136 U JP S6175136U
- Authority
- JP
- Japan
- Prior art keywords
- connection pins
- wiring
- protruded
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
第１図〜第４図は、この考案の実施例を示すも
ので、第１図ａは、第１実施例の構成を示す平面
図、第１図ｂはその側面図、第１図ｃほそのもう
一つの側面図、第２図は、第１実施例の使用例を
説明するための配線パターン模式図、第３図ａは
、第２実施例の構成を示す平面図、第３図ｂはそ
の側面図、第３図ｃはそのもう一つの側面図、第
４図は第２実施例の使用例を説明するための配線
パターン模式図である。第５図〜第６図は、従来
の標準パツケージの構成を示す図であり、第５図
はＤＩＰ標準パツケージの平面図、第６図はクワ
ツド型フラツドパツケージの平面図である。 １……パツケージ本体、２……接続ピン、３，
３′……配線パターン、Ｄ０１，Ｄ０２……長辺
、Ｅ０１，Ｅ０２……短辺。
ので、第１図ａは、第１実施例の構成を示す平面
図、第１図ｂはその側面図、第１図ｃほそのもう
一つの側面図、第２図は、第１実施例の使用例を
説明するための配線パターン模式図、第３図ａは
、第２実施例の構成を示す平面図、第３図ｂはそ
の側面図、第３図ｃはそのもう一つの側面図、第
４図は第２実施例の使用例を説明するための配線
パターン模式図である。第５図〜第６図は、従来
の標準パツケージの構成を示す図であり、第５図
はＤＩＰ標準パツケージの平面図、第６図はクワ
ツド型フラツドパツケージの平面図である。 １……パツケージ本体、２……接続ピン、３，
３′……配線パターン、Ｄ０１，Ｄ０２……長辺
、Ｅ０１，Ｅ０２……短辺。
Claims (1)
- 直方体状パツケージ本体の４側面の各々にプリ
ント基板上の配線と接続される所定数の接続ピン
を突設した半導体装置の標準フラツトパツケージ
において、少くともパツケージ本体の１側面に突
設されている接続ピンを除去し、他の接続ピンに
接続されたプリント基板上の配線がケース底面下
から前記１側面下を通り外部装置に接続可能なよ
うにしたことを特徴とする半導体装置のフラツト
パツケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984160238U JPH034043Y2 (ja) | 1984-10-23 | 1984-10-23 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984160238U JPH034043Y2 (ja) | 1984-10-23 | 1984-10-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6175136U true JPS6175136U (ja) | 1986-05-21 |
| JPH034043Y2 JPH034043Y2 (ja) | 1991-02-01 |
Family
ID=30718163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1984160238U Expired JPH034043Y2 (ja) | 1984-10-23 | 1984-10-23 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH034043Y2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5324208U (ja) * | 1976-08-06 | 1978-03-01 | ||
| JPS5462782A (en) * | 1977-10-27 | 1979-05-21 | Sharp Corp | Package method of semiconductor device |
-
1984
- 1984-10-23 JP JP1984160238U patent/JPH034043Y2/ja not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5324208U (ja) * | 1976-08-06 | 1978-03-01 | ||
| JPS5462782A (en) * | 1977-10-27 | 1979-05-21 | Sharp Corp | Package method of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH034043Y2 (ja) | 1991-02-01 |