JPS6175439A - プログラム評価装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈発明の分野〉 この発明は、プログラムのどの部分が多く実行されたか
を検出表示することによってプログラムを評価する装置
に関する。

〈発明の背景〉 近年、マイクロプロセッサの普及に伴ない、多くの機器
はマイクロプロセッサが組み込まれると共に、その結果
、より多くのソフトウェアが開発されるに至っている。

ところが、ハードウェアの低価格化および高速化のため
、開発されるプログラムはより大きく、多機能のものと
なっており、これがため、従来のように人手でプログラ
ムの実行をトレースすることが甚だ困難となっている。

また、同程度のハードウェアを使用して、製品の機能を
高めるにはソフトウェアのパフォーマンスを高めること
が要求されるが、このような状況下で、より処理能力の
高いソフトウェアを効率よく開発するためには、プログ
ラムの処理能力を測定する装置が必要となる。

（発明の目的） この発明は、このような実情から成されたものであり、
プログラムのどの部分が多く実行されたかを検出表示す
ることによって、プログラムの処理能力を測定評価し得
る装置を提供することを目的としている。

〈発明の構成および効果〉 上記目的を達成するため、この発明では、実行すべきプ
ログラムをアクセスするためのアドレス信号がプロセッ
サから出力されたことを検出する手段と、この検出に応
答して前記アドレス信号を記憶するメモリ手段と、メモ
リ手段の記憶内容に基いてアドレス信号の予め定められ
るアドレス範囲ごとの発生回数を集計する手段と、この
集計結果を表示する手段とでプログラム評価装置を構成
することにした。

この発明によれば、プログラムのどの部分が多く実行さ
れているかを検出表示するようにしたので、最も多く実
行されている部分を改良することにより効率よくプログ
ラムの処理速度を改善することが可能となる。またこの
発明によるプログラム評価装置を用いることにより、従
来人手でプログラムを少しずつ書き替えながら行なって
いたプログラムの改良をデータをもとにして行なうこと
が可能となり、プログラムの開発効率を大幅に向上し得
る等、発明目的を達成した顕著な効果を奏する。

〈実施例の説明〉 第１図はこの発明にかかるプログラム評価装置を示す概
略ブロック図であり、ｃｐｕｉを含むシステム・３は、
評価されるべきプログラムを実行し、ｃｐｕ２を含む品
質評価装置４は、プログラムの処理能力を測定する。第
１図においてはｃｐｕ　１　　は被測定システム２に含
まれているが、測定用システムすなわち品質評価装置４
に組込むことも可能である。

ＣＰＵ１　　は、バス５を介して、ＲＡＭ１６およびＲ
ＯＭ１７と接続されており、プログラムは例えばＲＯＭ
１７に格納される。ＣＰＵ１　からバス５上に出力され
るプログラムアクセスのためのメモリアドレス信号は、
アドレスライン６を介してヒストリメモリ７のデータ入
力に与えられる。また同時に、ｃｐｕ　１　から出力さ
れるメモリアクセス信号は、ライン８を介してヒストリ
メモリ７の書込信号入力とカウンタ９とに与えられる。

ブレーク制御回路１０は、ライン１１を通じて、ｃｐｕ
　１　にブレーク信号を与える。

ＣＰＵ　２　　は、バス１２を介して、ＲＡＭ１８およ
びＲＯＭ１９と接続され、ＲＯＭ１９には、測定用プロ
グラムが記憶されている。ＣＰｔＪ　２　　はバス１２
を通じて、ヒストリメモリ７、カウンタ９、ブレーク制
御回路１０、およびＣＲＴ制御回路１３を制御し、また
カウンタ９の出力は、ヒストリメモリ７のアドレス入力
に与えられる。

装置の起動は、キーボード１４により行なわれ、測定結
果は、ＣＲＴ制御回路１３に接続されたＣＲＴ　１５の
画面上に表示される。

第２図は、プログラム評価装置４の動作を概略的に示す
フローチャートである。ＣＰＵ　２　の起動前において
、ブレーク制御回路１０はＣＰＵＩにライン１１を通じ
てブレーク信号を与えており、このためＣＰＵ　１　は
、能動化が阻止されている。まずステップ２１において
、利用者はキーボード１４によりＣＰＵ２に起動コマン
ドを与え、これによりｃｐｕ２　は測定プログラムの実
行を開始する。ｃｐｕ２はカウンタ９をクリアし、次に
ブレーク制御回路１０からのブレーク信号の出力を止め
て、ＣＰＵＩ　を動作状態にする。ＣＰＵ１　はブレー
ク信号が入力されると動作を停止し、ブレーク信号が入
力されなくなると動作状態となってプログラムを実行す
る。

プログラム実行中において、ｃｐｕｌはプログラムが書
込まれたλ０Ｍ１７　　をアクセスするために、アドレ
ス信号をバス５上に出力する。

このアドレス信号は、ライン６を通じて、ヒストリメモ
リ７のデータ入力に与えられる。一方ヒストリメモリ７
の書込信号入力には、ライン８を介して、ｃｐｕｌ　の
メモリアクセス信号が与えられている。１．たがってｃ
ｐｕｌ　がメモリアクセス信号を出力するたびに、カウ
ンタ９が示すヒストリノそり７の番地に、ぞのときのア
ドレス信号が記録される。ライン８上のメモリアクセス
信号はカウンタ９にも与えられており、カウンタ９はｃ
ｐｕｌ　からメモリアクセス信号が出力されるごとにカ
ウントアツプされる。このようにして、ヒストリメモリ
７には、ｃｐｕｌが出力したアドレスが順次書込まれる
。

ステップ２２においては、ヒストリゾモリ７がフル状態
かどうかが判断される。この判断は例えば、カウンタ９
がヒストリメモリ７のアドレスの最大値に達したかどう
かによって行なわれる。最大値に達すれば続いてステッ
プ２３に移行し、カウンタ９はブレーク制御回路１０に
ブレーク信号を送る。これに応答してブレーク制御回路
１０はｃｐｕｌに対してブレーク信号を出力し、ｃｐｕ
　１の動作を停止させる。ｃｐｕ２はこのブレーク信号
を監視していて、ブレーク信号の発生を検出するとヒス
トリメモリ７の内容を読み出し、アドレスの発生回数を
集計する。

集計結果はＲＡＭ１８に記憶されると同時に、ステップ
２４においてＣＲＴ　１５　　の画面上に表示される。

集計後ｃｐｕ２はカウンタ９をリセットし、これにより
ブレーク制御回路１０からｃｐｕ　１　にブレーク信号
が与えられなくなり、ＣＰＵ　１　は再び動作状態とな
る。以上の動作が、ｃｐｕ　１　のプログラム実行が終
了するまで繰り返される。

ステップ２４におけるＣＲＴ表示は、予めキーボード１
４により設定しである複数のアドレス範囲ごとにアドレ
ス信号がそれぞれ何回発生したかを集計して行なわれる
。第３図はそのような表示の一例を示し、画面２０上に
特定のアドレス範囲ごとにアドレス発生回数が棒グラフ
として表示されている。このグラフを見ることにより、
プログラマはプログラムのどの部分が多く実行されてい
るかを一見して知ることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例であるプログラム評価装置
を示す概略ブロック図、第２図は第１図のプログラム評
価装置の動作を示すフローチャート、第３図はＣＲＴ画
面上の表示の一例を示す図である。

Claims (2)

【特許請求の範囲】
1. （１）実行すべきプログラムをアクセスするためのアド
   レス信号がプロセツサから出力されたことを検出する手
   段と、 この検出に応答して前記アドレス信号を記憶するメモリ
   手段と、 メモリ手段の記憶内容に基いて前記アドレス信号の予め
   定められるアドレス範囲ごとの発生回数を集計する手段
   と、 この集計結果を表示する手段とを具備して成るプログラ
   ム評価装置。
2. （２）前記集計手段は、メモリ手段がフル状態で能動化
   されると共に、メモリ手段の内容は前記集計結果の第２
   メモリ手段への格納後、クリアされる特許請求の範囲第
   １項記載のプログラム品質評価装置。