JPS6237748A - フア−ムウエアによるトリガ信号発生方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 ＣＰＵとファームウェアプログラムを書き込んだＲＯＭ
とを備え、制御処理内容が固定化されているシステムに
おいて、ファームウェアプログラムにより動作異常を検
出した場合に１通常時におけるプログラムではアクセス
されないプログラムアドレス領域へ制御を移行し、その
時におけるアドレスバス上の特定のアドレス・ビット変
化をそのままトリガ信号として外部に取り出すことによ
り、極めて簡単なハードウェア回路構成でもって。

診断の契機を与えるトリガ信号を発生することを可能と
している。

〔産業上の利用分野〕

本発明はファームウェアによるトリガ信号発生方式、特
に１例えばチャネル装置や各種制御装置等に組み込まれ
るマイクロコンピュータによる制御システムに係り、動
作異常時に、その異常の調査を開始する契機を与えるト
リガ信号を、簡単に発生できるようにしたファームウェ
アにょるトリガ信号発生方式に関するものである。

〔従来の技術と問題点〕

第３図は従来方式の例を示す。図中、ｌｏはＣＰＵ、１
１はＲＯＭ（Ｒｅａｄ　０ｎｌｙ　Ｍｅｍｏｒｙ）、　
　１２はアドレスバス、１３はデータバス、１４はアド
レスデコーダ、１５はフリップフロップ（ＦＦ）。

１６はノット回路、１７はアドレスデコーダ、１８は読
み出しバッファを表す。

第３図に示したシステム回路は１例えばチャネル装置や
その他の各種制御装置等に組み込まれる回路であって、
その制御処理内容が固定化されているものである。一般
の汎用コンピュータでは。

動作異常が生じた場合に、異常の現象が外部に明確に現
れることが多いこと、自由にプログラムをローディング
できること、またプリンタ等の入出力装置が備わってい
ることなどから、比較的容易にその解析データを収集す
ることが可能である。

しかし、第３図に示したような、ＲＯＭ１ｌにファーム
ウェアプログラムが格納されているシステムでは、その
制御処理内容が内部的にクローズしているため、異常が
あった場合における異常原因の究明は容易ではない。

例えば、フリップフロップ１５で構成される読み書き可
能なレジスタを、ＣＰＵＩ　ｉ＜ＲＯＭ１１に格納され
たプログラムによって定期的に操作しているとする。レ
ジスタへの書き込みが正しく行われなかった場合、ＣＰ
Ｕｌ０は読み出しチェックを実行することによって、書
き込まれた情報が誤りであることを判定することができ
る。

しかし、従来方式によれば、外部にハードウェア信号と
して通知する手段を持たないため、異常があった際にお
ける波形測定等の調査を行うための契機を得ることがで
きない。従って、このような場合の調査にあたっては、
従来、ＣＰＵのエミュレータ等の大規模なシステムが必
要とされ、調査に要する費用も大きくなるという問題が
あった。

〔問題点を解決するための手段〕

本発明は上記問題点の解決を図り、ＣＰＵから送出され
るアドレス信号の一部を、そのままトリガ信号として用
いることに着目して、何ら特殊な回路を設けることなく
、外部に異常動作発生のタイミングを通知する手段を提
供する。

第１図は本発明の基本構成図を示す。

第１図において、第３図と同符号のものは、第３図図示
のものに対応する。ＩＩＡは通常時に実行されるファー
ムウェアプログラムが格納されているＲＯＭＩＩ内の通
常時アクセス領域、１１Ｂは異常時にのみ制御が移行さ
れるプログラムが格納されているＲＯＭＩＩ内の異常時
アクセス領域。

２０は動作異常をプログラムによって検出する動作異常
検出部、２１は異常時アクセス領域１１Ｂへ制御を移行
する命令を発行することによりトリガ信号を発生させる
トリガ発生部、２２はいわゆるリターン命令等により１
元のプログラムへ制御を戻す復旧部、２３はトリガ信号
バッファを表す。

本発明の場合９例えばアドレスバス１２の最上位ビット
ＡＤＲ１５が、トリガ信号バッファ２３に接続され、ト
リガ信号バッファ２３の出力を。

トリガ信号として、そのまま外部に取り出すことができ
るようになっている。

動作異常検出部２０のプログラムが、ｃｐｕｉＯにより
実行され、動作異常を検出すると、トリガ発生部２１に
より、復旧部２２へ制御が移行される。復旧部２２は１
例えば８０００番地より大きいアドレス値を持つ異常時
アクセス領域１１Ｂに設けられており１元のプログラム
領域に復帰する命令を発行するが、このとき、命令フェ
ッチのためにＣＰＵＩ　Ｏが送出するアドレス信号によ
り。

アドレスバス１２の最上位ビットが変化するので。

トリガ信号バッファ２３からトリガ信号が出力されるよ
うになっている。

〔作用〕

トリガ発生部２１は、単に復旧部２２を呼び出すサブル
ーチン・コール命令のようなものでよく。

また復旧部２２は、リターン命令のようなものでよい。

トリガ信号を実際に外部に出力するための回路も、第１
図かられかるように、アドレス信号の１つをｍに取り出
すだけのものでよく、これにより、トリガ発生部２１が
、復旧部２２を呼び比重と、アルレス信号が変化して、
トリガ信号が出すされることになる。

（実施例Ｊ 第２図は本発明の一実施例タイムチャー１・を示ず。以
下、第１図および第２図を参照して１本発明の実施例を
詳細に説明する。

アトシ・スハス１２は１本実施例では、１６ヒ２・ｌ・
のアドレス信号線ＡＤＲＯ〜１５で構成されている。Ｃ
Ｐ　Ｕ　Ｉ　Ｏは、アドレスバス１２ヘアドし・スを送
出し、ＲＯＭ１１からデータバス１３を介して命令をフ
ェッチして、実行する。

ＲＯＭＩＩは、７ＦＦＦ　（１６進数）番地以下の通常
時アクセス領域１１Ａと、８０００番地以、」二の異常
時アクセス領域１１　Ｂとに分けられている。通常処理
を行うファームウェアプログラムは。

通常時アイ７セス領域１１Ａ４；二格納される。また。

ここに格納されるファームウェアプログラムには。

動作異常検出部２０およびトリガ発生部２１が。

組み込まれる。

フリップフロップ１５ば２例えば制御対象である回路へ
の出力データが設定されるレジスタである。ＣＰＵ　１
０が、このレジスタに書き込みを行う場合、第２図に示
すように、ソリノブフロツブ１５のアドレスをアドレス
バス１２へ送出すると共に、データバス１３の入出力方
向を示す品：み書き信号Ｒ、／　Ｗ４パ■］”にし１．
ストローブ信号ＳＴＢをあげる。アドレスデコーダ１４
は、レジスタ書き込みを選択するものであって、この出
力ａは。

ｃｐｕ　ｉ　ｏからのアドレス信号と、ストローブ信号
ＳＴＢと、読み書き信号Ｒ／Ｗとの論理積である。出力
ａにより、フリ、・ブフロノブ１５にデータが七ノ１−
される。

動作異常検出部２０は８例えばレジスタ書き込みの後、
動作異常を検出するため、同じレジスタの読み出しを行
い、それらの内容を比較する。読み出しの場合、ＣＰＵ
ｌ０は、アドレスバス１２・＼フリップフロップ１５の
アドレスを出力し、読み書きｆｚ号Ｒ／Ｗを“Ｌ”にし
た状態で５アドレスが有効であることを示すストローブ
信号Ｓ　Ｔ”　Ｂ４あげる。アドレスデコーダ１７は、
レジスタ読み出しを選択するものであり、この出力Ｃは
、スｌ−ローブ信号Ｓ　Ｔ　Ｂに同期して、“Ｌ５”に
ムる。

これにより、ソリノブフロツブ１５の内容は、読み出し
バッファ１８を介して、読み出しデータｄとして、デー
タバス１３へ送られる。

レジスタ異常判定のため、先に書き込んだデ・−多ど、
読み出しデータｄとを比較する。内容に違いがあれば、
ａ作異常が生じたことになる７動作異常検出部２０は、
動作異常を検出すると、トリガ発生部２１を起動し、予
め、８０００番地以降し一設定された復旧部２２へ分岐
する。ぞして、　イＭ旧部２２は１元のプログラムへす
くに復帰する。

このとき、復旧部２２の命令フェッチのため、アドレス
バス１２の最上位ビットＡＤＲ１５は、“Ｌ”から“Ｈ
”に変化し、復帰により、また“Ｌ”に戻る。

従って、トリガ信号バッファ２３から、トリガ信号のパ
ルスが出力されることになる。

この信号を１例えばシンクロスコープまたはロジックス
テートアナライザ等の測定器に対するトリガ人力とする
、〕とにより、異常が低い頻度でし２か起こらない場合
であっても６その異常に関する波形観測を４ううＪ、と
かできる。

なお１本実施例では、動作異常検出部２０は。

書き込みデー・夕と読み出しデー・夕との比較により。

異常を検出するようζＪなっているが、本発明はこれに
限られるわけではなく、クイ“、・その他６Ｊよる各種
異常検出手段を採用Ｊることができる。

（発明の効果〕 以上説明した１↓、うに、不発１すｊ、、よれば２診ト
リｉ　、ｉ１１の特殊な回路を設けることなく、奥深い
論理もしくは順序シーケンスによって発生する異常状態
。

またはファームウェアでなければ判定できない異常動作
のタイミングを、簡単にトリガ信号として取り出すこと
ができるようになる。これにより。

トラブル発生時のハードウェアおよびソフトウェア動作
を、ロジックステートアナライザやシンクロスコープ等
によって捉えることができるようになり、障害の調査が
容易になると共に、従来、調査に要していた多額の費用
を削減することが可能となる。

【図面の簡単な説明】

第１図は本発明の基本構成図、第２図は本発明の一実施
例タイムチャート第３図は従来方式の例を示す。 図中、１０はＣＰＵ、１１はＲＯＭ、ＩＩＡは通常時ア
クセス領域、ＩＩＢは異常時アクセス領域、１２はアド
レスバス、１３はデータバス、１４はアドレスデコーダ
、１５はフリップフロップ。 １６はノット回路、１７はアドレスデコーダ、１８は読
み出しバッファ、２０は動作異常検出部。 ２１はトリガ発生部、２２は復旧部、２３はトリガ信号
バッファを表す。

Claims (1)

1. 【特許請求の範囲】 ＣＰＵ（１０）のチップと、該ＣＰＵ（１０）からのア
   ドレス信号によって読み出されるファームウェアプログ
   ラムを書き込んだＲＯＭ（１１）と、それらによって制
   御される周辺回路とを搭載したシステムにおいて、 上記ＲＯＭ（１１）から一連のファームウェアプログラ
   ムをＣＰＵ（１０）が読み出し実行する過程において、
   動作異常を当該プログラムによって検出する手段（２０
   ）と、 該検出手段（２０）により、動作異常を検出した際に、
   通常時におけるプログラムではアクセスされないプログ
   ラムアドレス領域からプログラムを読み出す命令を発行
   する手段（２１）と、 上記異常時に制御が移行されるプログラムアドレス領域
   を指示するアドレス信号の一部を、異常発生に関するト
   リガ信号として外部へ出力する手段（２３）とを備えた
   ことを特徴とするファームウェアによるトリガ信号発生
   方式。