JPS6176021A - 低電圧回路用避雷装置 - Google Patents
低電圧回路用避雷装置Info
- Publication number
- JPS6176021A JPS6176021A JP19760584A JP19760584A JPS6176021A JP S6176021 A JPS6176021 A JP S6176021A JP 19760584 A JP19760584 A JP 19760584A JP 19760584 A JP19760584 A JP 19760584A JP S6176021 A JPS6176021 A JP S6176021A
- Authority
- JP
- Japan
- Prior art keywords
- lightning
- low voltage
- surge
- surges
- surge absorber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は給液量における出荷システムの外部カードリ
ーダ装置および流計−豐唄発信器等に設けられた低電圧
回路を落雷に伴なう雷およびその他のサージから保護す
る低電圧回路用避雷装置に関する。
ーダ装置および流計−豐唄発信器等に設けられた低電圧
回路を落雷に伴なう雷およびその他のサージから保護す
る低電圧回路用避雷装置に関する。
給液量においては出荷作業に伴なう談積みや不正出荷の
防止を図る目的で、カードリーダ装置を用いたローリ−
出荷システムが導入されている。
防止を図る目的で、カードリーダ装置を用いたローリ−
出荷システムが導入されている。
このローリ−出荷システムの基本構成は、事務所内に設
置され、各種データの記憶、演算および入出力等を行な
うコンピュータ本体と、屋外に設置される定量出荷装置
および外部カードリーダ装置とから成り、上記定置出荷
装置には給液量を計数して所定量に達した時に定量信号
を出力する流量発信器等が設けられている。そして、外
部カードリーダ装置は作業者が挿入セットしたカードに
記録された油種、数1等の各種データを読み取り、その
信号をコンピュータ本体へ転送する0定を出荷装置は読
み取うれたデータに基づき設定された油種、数量につき
出荷可能状類となり、作業者がスタート釦を押すと給液
が開始され、流倉発信器は給ff量を計数して所定量に
達すると定量信号をコンピュータ本体へ出力する。そし
て、コンピュータ本体は給液配管中の定置弁に閉弁信号
を出力し、定量弁が閉弁して給液が停止される。
置され、各種データの記憶、演算および入出力等を行な
うコンピュータ本体と、屋外に設置される定量出荷装置
および外部カードリーダ装置とから成り、上記定置出荷
装置には給液量を計数して所定量に達した時に定量信号
を出力する流量発信器等が設けられている。そして、外
部カードリーダ装置は作業者が挿入セットしたカードに
記録された油種、数1等の各種データを読み取り、その
信号をコンピュータ本体へ転送する0定を出荷装置は読
み取うれたデータに基づき設定された油種、数量につき
出荷可能状類となり、作業者がスタート釦を押すと給液
が開始され、流倉発信器は給ff量を計数して所定量に
達すると定量信号をコンピュータ本体へ出力する。そし
て、コンピュータ本体は給液配管中の定置弁に閉弁信号
を出力し、定量弁が閉弁して給液が停止される。
ところで、上述した外部カードリーダ装置は屋外に設置
されると共に、lλVで作動する低電圧回路が組み込ま
れているため、避雷対策が必要となるが、従来は専ら避
雷針に頼っていた。しかしながら、雷が走雷針に落ちず
に、外部カードリーダ装置の外部端子すなわち、外部カ
ードリーダ装置内の低電圧回路とコンピュータ本体から
延びるケーブルとを接続する外部端子に落ちてしまった
例もあり、対策が望まれ、ていた。例えば、第JINは
従来の外部カードリーダ装置の一部の構成を示す回路図
であり、この図において、la、la・・・はデータ出
力用の外部端子、lbはコモンライン用の外部端子であ
る口これら外部端子1a、la・・・および1bはケー
ブル2a、2a・・・および2bを各々介してコンピュ
ータ本体と接続される一方、外部端子1alla・・・
は低電圧回路3.3・・・内の終段のトランジスタ4.
4・・・の各コレクタ端子に各々接続され、また、外部
端子1bはトランジスタ4.4・・・の各エミッタ端子
に共通接続されている。そして、外部端子1a、la・
・の一つに雷が落ちると図に示す矢印の経路で雷サージ
が導かれ、トランジスタ4・・・の一つが破損してしま
う。
されると共に、lλVで作動する低電圧回路が組み込ま
れているため、避雷対策が必要となるが、従来は専ら避
雷針に頼っていた。しかしながら、雷が走雷針に落ちず
に、外部カードリーダ装置の外部端子すなわち、外部カ
ードリーダ装置内の低電圧回路とコンピュータ本体から
延びるケーブルとを接続する外部端子に落ちてしまった
例もあり、対策が望まれ、ていた。例えば、第JINは
従来の外部カードリーダ装置の一部の構成を示す回路図
であり、この図において、la、la・・・はデータ出
力用の外部端子、lbはコモンライン用の外部端子であ
る口これら外部端子1a、la・・・および1bはケー
ブル2a、2a・・・および2bを各々介してコンピュ
ータ本体と接続される一方、外部端子1alla・・・
は低電圧回路3.3・・・内の終段のトランジスタ4.
4・・・の各コレクタ端子に各々接続され、また、外部
端子1bはトランジスタ4.4・・・の各エミッタ端子
に共通接続されている。そして、外部端子1a、la・
・の一つに雷が落ちると図に示す矢印の経路で雷サージ
が導かれ、トランジスタ4・・・の一つが破損してしま
う。
他方、前述した定量出荷装置に設けられた流量発信器と
コンピュータ本体とはケーブルを介して接続されており
、落雷時においてはこのケーブルに雷サージが誘起され
、これが流量発信器の故障原因となっていた。例えば、
第φ図は従来の流量発信器の一部の構成を示す回路図で
ある。この図において5は端子台であり、この端子台5
には正側電源端子6aと、信号出力端子6bと、共通端
子6Cとが設けられており、これらはケーブル7ae
7b、’ycを各々介してコンピュータ本体と接続さ
れている。また、正側電源端子6a、信号出力端子6b
および共通端子6cは電源ライン6a’、(’It号ラ
イン6b’およびコモンライン5c/を各々介して流量
発信器内の低電圧回路8の各端子8a、8bおよび8c
に各々接続されている・端子8aにはダイオード9のア
ノード端子が**され、このダイオード9のカンード端
子は抵抗10を介してトランジスタ11のコレクタ端子
に接読されている◎また、端子8bにはトランジスタ1
1のエミッタ端子と抵抗12の一端が接続され、端子8
Cには抵抗12の他端が接続されている。そして、ケー
ブル7aK@サージが誘起されると、図に示す矢印の経
路で雷サージが導かれ、トランジスタ11が破損してし
ま5G この発明は、上述した事情に鑑み、外部カードリーダ装
置および流量発信器等に設けられた低電圧回路を落雷に
伴なう雷サージから保護する低電圧回路用a雷装置を提
供することを目的としている。
コンピュータ本体とはケーブルを介して接続されており
、落雷時においてはこのケーブルに雷サージが誘起され
、これが流量発信器の故障原因となっていた。例えば、
第φ図は従来の流量発信器の一部の構成を示す回路図で
ある。この図において5は端子台であり、この端子台5
には正側電源端子6aと、信号出力端子6bと、共通端
子6Cとが設けられており、これらはケーブル7ae
7b、’ycを各々介してコンピュータ本体と接続さ
れている。また、正側電源端子6a、信号出力端子6b
および共通端子6cは電源ライン6a’、(’It号ラ
イン6b’およびコモンライン5c/を各々介して流量
発信器内の低電圧回路8の各端子8a、8bおよび8c
に各々接続されている・端子8aにはダイオード9のア
ノード端子が**され、このダイオード9のカンード端
子は抵抗10を介してトランジスタ11のコレクタ端子
に接読されている◎また、端子8bにはトランジスタ1
1のエミッタ端子と抵抗12の一端が接続され、端子8
Cには抵抗12の他端が接続されている。そして、ケー
ブル7aK@サージが誘起されると、図に示す矢印の経
路で雷サージが導かれ、トランジスタ11が破損してし
ま5G この発明は、上述した事情に鑑み、外部カードリーダ装
置および流量発信器等に設けられた低電圧回路を落雷に
伴なう雷サージから保護する低電圧回路用a雷装置を提
供することを目的としている。
この発明は低電圧回路に接続された各電源および信号ラ
インに導かれて外部から侵入する雷サージを接地ライン
へ導く放電ギャップ式の第1のサージアブソーバと、前
記各電源および信号ラインに各々直列に接続され、前記
雷サージの前記低電圧回路への侵入を抑制する保護抵抗
と、前記保護抵抗を介して前記低電圧回路に侵入する前
記第1のサージアブソーバの放電電圧以下のサージを吸
収する第2のサージアブソーバとを具備することを%微
としている。
インに導かれて外部から侵入する雷サージを接地ライン
へ導く放電ギャップ式の第1のサージアブソーバと、前
記各電源および信号ラインに各々直列に接続され、前記
雷サージの前記低電圧回路への侵入を抑制する保護抵抗
と、前記保護抵抗を介して前記低電圧回路に侵入する前
記第1のサージアブソーバの放電電圧以下のサージを吸
収する第2のサージアブソーバとを具備することを%微
としている。
第1のサージアブソーバによって雷サージは吸収される
。また、第2のサージアブソーバによって第1のサージ
アブソーバで吸収されずに保護抵抗を通過する第1のサ
ージアブソーバの放電電圧以下のサージが吸収され、こ
の結果、低電圧回路の雷およびその他のサージからの保
護がなされる。
。また、第2のサージアブソーバによって第1のサージ
アブソーバで吸収されずに保護抵抗を通過する第1のサ
ージアブソーバの放電電圧以下のサージが吸収され、こ
の結果、低電圧回路の雷およびその他のサージからの保
護がなされる。
以下、図面を参照してこの発明の実施例について説明す
る。
る。
第1図はこの発明の一実施例を外部カードリーダ装置に
適用した場合の構成を示す回路図であり、第3図と対応
する部分には同一の符号が付されている。この図におい
て、15a*15a・・・および15bはギャップの放
電を利用してサージを吸収する放電ギャップ式のサージ
アブソーバであり、サージアブソーバ15a、15a・
・・はデータ出力用の各外部端子1a、la・・・とコ
モンライン用の外部端子1bとの間に各々接続され、ま
た、サージアブソーバ15bはその一端が外部端子1b
に接続される一方、他端が外部カードリーダ装置の筐体
に接地されている0また、各外部端子1a。
適用した場合の構成を示す回路図であり、第3図と対応
する部分には同一の符号が付されている。この図におい
て、15a*15a・・・および15bはギャップの放
電を利用してサージを吸収する放電ギャップ式のサージ
アブソーバであり、サージアブソーバ15a、15a・
・・はデータ出力用の各外部端子1a、la・・・とコ
モンライン用の外部端子1bとの間に各々接続され、ま
た、サージアブソーバ15bはその一端が外部端子1b
に接続される一方、他端が外部カードリーダ装置の筐体
に接地されている0また、各外部端子1a。
1a・・・とトランジスタ4.4・・・の各コレクタ端
子との間には保護抵抗16.16・・・が各々接続され
、雷サージの低電圧回路3.3・・・への侵入を抑制し
ている。さらに、トランジスタ4.4・・・の各コレク
タ端子にはツェナーダイオード17.17・・・の各カ
ンード端子が接続される一方、各エミッタ端子にはツェ
ナーダイオード17.17・・・の各アノード端子が接
続されている。これらのツェナーダイオード17.17
・・・はサージアブソーバ15a。
子との間には保護抵抗16.16・・・が各々接続され
、雷サージの低電圧回路3.3・・・への侵入を抑制し
ている。さらに、トランジスタ4.4・・・の各コレク
タ端子にはツェナーダイオード17.17・・・の各カ
ンード端子が接続される一方、各エミッタ端子にはツェ
ナーダイオード17.17・・・の各アノード端子が接
続されている。これらのツェナーダイオード17.17
・・・はサージアブソーバ15a。
15a・・・Kよって吸収されずに保護抵抗16.16
・・・を通過するサージを吸収するサージアブソーバと
して作用する。
・・・を通過するサージを吸収するサージアブソーバと
して作用する。
以上の構成において、外部端子1aela・・・の一つ
に雷が落ちると図に示す矢印の経路で雷サージが導かれ
、サージアブソーバ15aによって雷サージは吸収され
る。また、サージアブソーバ15aの放電電圧以下のサ
ージくついてはツェナーダイオード17によって吸収さ
れ、これにより、トランジスタ4が雷およびその他のサ
ージから保護される。
に雷が落ちると図に示す矢印の経路で雷サージが導かれ
、サージアブソーバ15aによって雷サージは吸収され
る。また、サージアブソーバ15aの放電電圧以下のサ
ージくついてはツェナーダイオード17によって吸収さ
れ、これにより、トランジスタ4が雷およびその他のサ
ージから保護される。
次に、第1図はこの発明の他の実施例を流量弗唯発信器
に適用した場合の構成を示す回路図であり、第1IFI
4と対応する品分には同一の符号が付されている。この
図において、サージアブソーバ15a、15aの各一端
は保護抵抗16.16の各一端と共に電源ライン6aI
および信号ライン6b’に各々接続され、また、サージ
アブソーバ15 a、 15 aノ各他端はコモンラ
イン6G’[共通接続されている〇一方、サージアブソ
ーバ15bはその一端がコモンライン6c/に接続され
、他端が端子台5に設けられた接地端子6dに接続され
て流量−一禰発信器の筐体に接地されている。また、ツ
ェナーダイオード17.17の各カンード端子は保護抵
抗16.16の各他端と共に端子8aおよび8bに各々
接続され、また各アノード端子はコモンライン5 c
/に共通接続されると共和端子8cに接続されている。
に適用した場合の構成を示す回路図であり、第1IFI
4と対応する品分には同一の符号が付されている。この
図において、サージアブソーバ15a、15aの各一端
は保護抵抗16.16の各一端と共に電源ライン6aI
および信号ライン6b’に各々接続され、また、サージ
アブソーバ15 a、 15 aノ各他端はコモンラ
イン6G’[共通接続されている〇一方、サージアブソ
ーバ15bはその一端がコモンライン6c/に接続され
、他端が端子台5に設けられた接地端子6dに接続され
て流量−一禰発信器の筐体に接地されている。また、ツ
ェナーダイオード17.17の各カンード端子は保護抵
抗16.16の各他端と共に端子8aおよび8bに各々
接続され、また各アノード端子はコモンライン5 c
/に共通接続されると共和端子8cに接続されている。
以上の構成において、ケーブル73忙雷サージが誘起さ
れると、図に示す矢印の経路で雷サージが導かれ、サー
ジアブソーバ15aによって雷サージは吸収される。ま
た、サージアブソーバ15aの放電電圧以下のサージ忙
ついてはツェナーダイオード17によって吸収され、こ
れにより、トランジスタ11が雷およびその他のサージ
から保護される。
偽上述した実施例忙よれば、落1iK伴なう
雷サージのみならず、交流電源ラインに重畳されて侵入
する外来サージや交流電源スィッチの開閉時等に発生す
る開閉サージなどのサージから低電圧回路内の各種半導
体素子を保護することができる〇「軸 sl 以上、説明したように、この発明によれば、低電圧回路
に!lI続された各電源および信号ラインく導かれて外
部から侵入する雷サージを接地ラインへ導く放電ギャッ
プ式の第tのサージアブソーバと、前記各電源および傷
号ラインに各々直列に接続され、前記雷サージの前記低
電圧回路への侵入を抑制する保護抵抗と、前記保護抵抗
を介して前記低電圧回路に侵入する前記第1のサージア
ブソーバの放電電圧以下のサージを吸収する第2のサー
ジアブソーバとを設けたので、低電圧回路内の半導体素
子等を雷サージから保護することができ、これにより、
低電圧回路が組み込まれた機器の信頼性の向上を図るこ
とができる効果が得られる。
れると、図に示す矢印の経路で雷サージが導かれ、サー
ジアブソーバ15aによって雷サージは吸収される。ま
た、サージアブソーバ15aの放電電圧以下のサージ忙
ついてはツェナーダイオード17によって吸収され、こ
れにより、トランジスタ11が雷およびその他のサージ
から保護される。
偽上述した実施例忙よれば、落1iK伴なう
雷サージのみならず、交流電源ラインに重畳されて侵入
する外来サージや交流電源スィッチの開閉時等に発生す
る開閉サージなどのサージから低電圧回路内の各種半導
体素子を保護することができる〇「軸 sl 以上、説明したように、この発明によれば、低電圧回路
に!lI続された各電源および信号ラインく導かれて外
部から侵入する雷サージを接地ラインへ導く放電ギャッ
プ式の第tのサージアブソーバと、前記各電源および傷
号ラインに各々直列に接続され、前記雷サージの前記低
電圧回路への侵入を抑制する保護抵抗と、前記保護抵抗
を介して前記低電圧回路に侵入する前記第1のサージア
ブソーバの放電電圧以下のサージを吸収する第2のサー
ジアブソーバとを設けたので、低電圧回路内の半導体素
子等を雷サージから保護することができ、これにより、
低電圧回路が組み込まれた機器の信頼性の向上を図るこ
とができる効果が得られる。
第1図はこの発明の一実施例をカードリーダ装#LK適
用した場合の構成を示す回路図、第2図はこの発明の他
の実施例を流量パルス発信器TlCa用した場合の構成
を示す回路図、第3図は従来のカードリーダ装置の一部
の構成を示す回路図、第弘図は従来の流量パルス発信器
の一部の構成を示す回路図。 15a、15b・・・・・・サージアブソーバ(第1の
サージアブソーバ)、16・・・・・・保護抵抗、17
・・・・・・ツェナーダイオード(第一のサージアブソ
ーバ<)。
用した場合の構成を示す回路図、第2図はこの発明の他
の実施例を流量パルス発信器TlCa用した場合の構成
を示す回路図、第3図は従来のカードリーダ装置の一部
の構成を示す回路図、第弘図は従来の流量パルス発信器
の一部の構成を示す回路図。 15a、15b・・・・・・サージアブソーバ(第1の
サージアブソーバ)、16・・・・・・保護抵抗、17
・・・・・・ツェナーダイオード(第一のサージアブソ
ーバ<)。
Claims (1)
- 半導体素子を有して構成される低電圧回路に接続された
各電源および信号ラインに導かれて外部から侵入する雷
サージを接地ラインへ導く放電ギャップ式の第1のサー
ジアブソーバと、前記各電源および信号ラインに各々直
列に接続され、前記雷サージの前記低電圧回路への侵入
を抑制する保護抵抗と、前記保護抵抗を介して前記低電
圧回路に侵入する前記第1のサージアブソーバの放電電
圧以下のサージを吸収する第2のサージアブソーバとを
具備することを特徴とする低電圧回路用避雷装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19760584A JPS6176021A (ja) | 1984-09-20 | 1984-09-20 | 低電圧回路用避雷装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19760584A JPS6176021A (ja) | 1984-09-20 | 1984-09-20 | 低電圧回路用避雷装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6176021A true JPS6176021A (ja) | 1986-04-18 |
Family
ID=16377247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19760584A Pending JPS6176021A (ja) | 1984-09-20 | 1984-09-20 | 低電圧回路用避雷装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6176021A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01140127U (ja) * | 1988-03-18 | 1989-09-26 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4823628U (ja) * | 1971-07-28 | 1973-03-17 | ||
| JPS5843406U (ja) * | 1981-09-18 | 1983-03-23 | 四方 統男 | 録音再生付聴診装置 |
-
1984
- 1984-09-20 JP JP19760584A patent/JPS6176021A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4823628U (ja) * | 1971-07-28 | 1973-03-17 | ||
| JPS5843406U (ja) * | 1981-09-18 | 1983-03-23 | 四方 統男 | 録音再生付聴診装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01140127U (ja) * | 1988-03-18 | 1989-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3934175A (en) | Power surge protection system | |
| US3793535A (en) | Circuit for protecting semiconductors against transient voltages | |
| US4412265A (en) | Intrinsic barrier | |
| US20020071230A1 (en) | ESD protection devices | |
| KR940004802A (ko) | Npn 바이폴라 트랜지스터를 사용한 정전방전(esd) 보호 | |
| KR0139400B1 (ko) | 오동작 방지회로 및 보호회로 | |
| JP4723505B2 (ja) | アクティブ保護回路装置 | |
| US3372285A (en) | Transient voltage suppressors | |
| US5490215A (en) | Telecommunications T1 carrier overvoltage and fiber to curb power protector | |
| JPS6176021A (ja) | 低電圧回路用避雷装置 | |
| JPH0119235B2 (ja) | ||
| AU617832B2 (en) | Transient and overvoltage protection circuit for electronic devices | |
| US5214562A (en) | Electrostatic discharge protective circuit of shunting transistors | |
| US6208493B1 (en) | Method and system for protecting integrated circuits against a variety of transients | |
| US20070183105A1 (en) | Electrostatic discharge protection circuit | |
| CN1038629C (zh) | 过电压保护 | |
| US4089033A (en) | High speed bus differential relay | |
| CN222655159U (zh) | 一种用于增强源极驱动器的esd保护电路 | |
| Hartwig | What is a Silicon Transient Voltage Suppressor and how does it work? | |
| JPH05284732A (ja) | 耐サージ用電源回路 | |
| JPS5843406Y2 (ja) | 保安器 | |
| KR0174621B1 (ko) | 반도체장치의 정전기 보호장치 | |
| SU1163414A1 (ru) | Устройство защиты линии и аппаратуры проводной св зи от импульсных перенапр жений | |
| Roriech et al. | Advanced ESD Protection Mechanism for a CMOS Low Noise Amplifier | |
| JPH03195055A (ja) | 半導体装置 |