JPS6177329A - 薄膜形成装置 - Google Patents
薄膜形成装置Info
- Publication number
- JPS6177329A JPS6177329A JP59198071A JP19807184A JPS6177329A JP S6177329 A JPS6177329 A JP S6177329A JP 59198071 A JP59198071 A JP 59198071A JP 19807184 A JP19807184 A JP 19807184A JP S6177329 A JPS6177329 A JP S6177329A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- thin film
- target
- sputtering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、薄膜形成装置に係り、特に、スパッタリング
法を利用した薄膜形成装置の改良に関する。
法を利用した薄膜形成装置の改良に関する。
半導体ウェハ等の基板上に薄膜を形成する１つの方法と
して、スパッタリング法が用いられている。数十８７以
上の運動エネルギーを持つイオンビームを固体試料（タ
ーゲット）表面に照射したとき、固体表面近傍の試料原
子が入射イオンの持つエネルギーの一部を得て真空中に
放出されることになる。この放出された原子を基板上に
堆積することにより薄膜が形成される。
して、スパッタリング法が用いられている。数十８７以
上の運動エネルギーを持つイオンビームを固体試料（タ
ーゲット）表面に照射したとき、固体表面近傍の試料原
子が入射イオンの持つエネルギーの一部を得て真空中に
放出されることになる。この放出された原子を基板上に
堆積することにより薄膜が形成される。
しかしながら、この方法では、スパッタリング中にター
ゲット材料から放出される２次電子の影響により、膜の
堆積時に既に基板に形成されている素子の物性が劣化す
るという問題があった。
ゲット材料から放出される２次電子の影響により、膜の
堆積時に既に基板に形成されている素子の物性が劣化す
るという問題があった。
特に、トランジスタおよび電極等の形成されたＭＯ８（
ｍｅｔａｌ −ｏｘｉｄｅ −ｓｅｍｊｃｏｎｄｕｃｔ
ｏｒ ）デバイスの表面に、スパッタリング法を用いて
酸化シリコン膜を形成するような場合、トランジスタの
しきい値電圧が変動してデバイスの信頼性が低下するこ
とになる。
ｍｅｔａｌ −ｏｘｉｄｅ −ｓｅｍｊｃｏｎｄｕｃｔ
ｏｒ ）デバイスの表面に、スパッタリング法を用いて
酸化シリコン膜を形成するような場合、トランジスタの
しきい値電圧が変動してデバイスの信頼性が低下するこ
とになる。
こｈは、イオンビームがターゲットをスパッタする際に
、ターゲットから発生する２次電子が基板上に照射され
、下地であるＭＯＳデバイスのゲート酸化膜中に正電荷
、中性トラップ等の欠陥が生じるためであると考えられ
る。
、ターゲットから発生する２次電子が基板上に照射され
、下地であるＭＯＳデバイスのゲート酸化膜中に正電荷
、中性トラップ等の欠陥が生じるためであると考えられ
る。
本発明は、前記実情に鑑みてなされたもので、スパッタ
リング法による薄膜の形成に際し、表面に薄膜を形成す
べき固体に損傷を与えることなく、薄膜形成を行なうこ
とのできるスパッタリング装置を提供することを目的と
する。
リング法による薄膜の形成に際し、表面に薄膜を形成す
べき固体に損傷を与えることなく、薄膜形成を行なうこ
とのできるスパッタリング装置を提供することを目的と
する。
上記目的を達成するため、本発明では、ターゲットと基
板の間に制御電極を設け、ターゲットからの２次電子を
捕獲し、基板への電子による悪影響を大幅に低減するよ
うにしている。
板の間に制御電極を設け、ターゲットからの２次電子を
捕獲し、基板への電子による悪影響を大幅に低減するよ
うにしている。
すなわち、本発明のスパッタリング装置では、ターゲッ
トと基板の間に制御筒、極を設け、この制御電極に直流
の正の電圧を印加することにより、ターゲットからの二
次電子をこの制御電極に導き、基板上に到達する電子を
低減している。
トと基板の間に制御筒、極を設け、この制御電極に直流
の正の電圧を印加することにより、ターゲットからの二
次電子をこの制御電極に導き、基板上に到達する電子を
低減している。
かかる構成によれば、スパッタリング中に生じる２次電
子は、制御電極に捕獲され、基板上まで到達し難くなり
、その結果、基板すなわち基板上に形成されている素子
への悪影響は大幅に抑制される。例えば、ＭＯＳデバイ
スのゲート酸化膜への影響は従来に比べて１０分の１以
下になる。
子は、制御電極に捕獲され、基板上まで到達し難くなり
、その結果、基板すなわち基板上に形成されている素子
への悪影響は大幅に抑制される。例えば、ＭＯＳデバイ
スのゲート酸化膜への影響は従来に比べて１０分の１以
下になる。
以下、本発明の実施例について、図面を参照しつつ、詳
細に説明する。
細に説明する。
このスパッタリング装置は、図にその概略構成を示す断
面図を示す如く、容器１内に相対向して配置された平板
状の上部電極２（陰極）および下部電極３（陽極）と、
これらの電極２．３の間に配設された網目状のモリブデ
ン線からなる制御電極４とから構成されている。
面図を示す如く、容器１内に相対向して配置された平板
状の上部電極２（陰極）および下部電極３（陽極）と、
これらの電極２．３の間に配設された網目状のモリブデ
ン線からなる制御電極４とから構成されている。
該上部電極２は、整合器５を介して高層ｅ電力を供給す
る高周波電源６を具備すると共に、下面にターゲットｌ
料７（例えば石英ガラスＳｉｎ、）を担持している。
る高周波電源６を具備すると共に、下面にターゲットｌ
料７（例えば石英ガラスＳｉｎ、）を担持している。
また、該下部電極３は、通常接地されており。
この上に、膜形成用の基板８を載置するように構成され
ている（ここで該基板８とターゲット７との間隔は約８
３となっている。）。
ている（ここで該基板８とターゲット７との間隔は約８
３となっている。）。
更に、該制御電極４は、直流電源９を具備しており、絶
縁性の支柱１０により、下部電極上に載置さｔＩる膜形
成用の基板８と上部電極との間にくるように支持されて
いる。
縁性の支柱１０により、下部電極上に載置さｔＩる膜形
成用の基板８と上部電極との間にくるように支持されて
いる。
そして、容器ｌの両端にはガスを導入するためのガス導
入口１１とガスを排出するためのガス排出口１２とが相
対向して設けられている。
入口１１とガスを排出するためのガス排出口１２とが相
対向して設けられている。
次に、本発明実施例のスパッタリング装置を用いて、保
護膜としての酸化シリコン勝を形成する方法について説
明する。
護膜としての酸化シリコン勝を形成する方法について説
明する。
ここで、膜形成用の基板８として、膀厚２００λのゲー
ト酸化膜を有するＭＯＳ ）ランジスタおよび電極の作
り込まれたシリコン基板をまず、下部電極３上の所定の
位置に載置する。
ト酸化膜を有するＭＯＳ ）ランジスタおよび電極の作
り込まれたシリコン基板をまず、下部電極３上の所定の
位置に載置する。
そして、容器１内をＩ ＸＩＯ（Ｔｏｒｒ）程度の真空
に排気した後、ガス導入口１１よりアルゴン（Ａｒ ）
ガスを導入し、容器１内のガス圧を１０ｍＴｏｒｒに保
持する。
に排気した後、ガス導入口１１よりアルゴン（Ａｒ ）
ガスを導入し、容器１内のガス圧を１０ｍＴｏｒｒに保
持する。
次いで、制御電極４を＋５０Ｖに維持すると共に高周波
電源６をＯＮにし、５Ｗ／ｌＷ１”の高周波電力を印加
することにより、上部電極２と下部電極３との間で放電
を起し、アルゴンイオンによりターゲット材料７をスパ
ッタリングすることにより、基板８０表面に酸化シリコ
ン勝を約１μｍ堆積させる。
電源６をＯＮにし、５Ｗ／ｌＷ１”の高周波電力を印加
することにより、上部電極２と下部電極３との間で放電
を起し、アルゴンイオンによりターゲット材料７をスパ
ッタリングすることにより、基板８０表面に酸化シリコ
ン勝を約１μｍ堆積させる。
このようにして酸化シリコン膜を形成した後、スパッタ
リング装置から該基板をとり出してフォトリソエツチン
グにより電極用開口部を穿孔し。
リング装置から該基板をとり出してフォトリソエツチン
グにより電極用開口部を穿孔し。
更に４５０℃のフォーミングガス中で約２０分間にわた
る熱処理を行なった。
る熱処理を行なった。
熱処理後の該基板内のＭＯＳトランジスタのしきい値電
圧Ｖｔｈを測定した結果、本発明のスパッタリング装置
による該酸化シリコン膜形成前に比べて５ｍＶ変動した
に過ぎなかった。
圧Ｖｔｈを測定した結果、本発明のスパッタリング装置
による該酸化シリコン膜形成前に比べて５ｍＶ変動した
に過ぎなかった。
比較のために、制御電極を具備していない従来のスパッ
タリング装置によって上記と同一のスパッタ条件で酸化
シリコン膜を形成した場合のＭＯＳトランジスタのしき
い値電圧Ｖｔｈ株１１定すると、形成前に比べて１００
ｍＶも変動したことがわかった。
タリング装置によって上記と同一のスパッタ条件で酸化
シリコン膜を形成した場合のＭＯＳトランジスタのしき
い値電圧Ｖｔｈ株１１定すると、形成前に比べて１００
ｍＶも変動したことがわかった。
これらの比較から明らかなように、本発明実施例のスパ
ッタリング装置の使用により、しきい値電圧の変動は２
０分の１になっている。
ッタリング装置の使用により、しきい値電圧の変動は２
０分の１になっている。
なお、制御電極を構成する材料としては、実施例に示し
たモリブデン（Ｍｏ）に限定されるものではなく、タン
グステン（Ｗ）等高融点金属であればよい。
たモリブデン（Ｍｏ）に限定されるものではなく、タン
グステン（Ｗ）等高融点金属であればよい。
また、スパッタガスについても、アルゴンに限定される
ことなく、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、クリプ
トン（Ｋｒ）、キセノン（Ｘｅ）等、他のガスを用いる
場合にも、同様の効果が奏効さｆする。
ことなく、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、クリプ
トン（Ｋｒ）、キセノン（Ｘｅ）等、他のガスを用いる
場合にも、同様の効果が奏効さｆする。
更に、ターゲット材料を担持する上部電極上にマグネッ
トを配設してなるマグネトロンスパッタあるいは、基楓
側の下部電極にも電力を印加するバイアススパッタ等に
おいても１本発明は有効である。
トを配設してなるマグネトロンスパッタあるいは、基楓
側の下部電極にも電力を印加するバイアススパッタ等に
おいても１本発明は有効である。
図は、本発明実施例のスパッタリング装置の概略構成を
示す断面図である。 １・・・容器、２・・・上部電極、３・・・下部筒、極
、４・・・制御電極、５・・・整合器、６・・・高周波
電源、７・・・ターゲット材料、８・・・基板、９・・
・直流電源、１０・・・支柱、１１・・・ガス導入口、
１２・・・ガス排出口。 手続補正書 １、事件の表示 昭和５９年特許願第１９８０７１号 ２、発明の名称 薄膜形成装置 ３、補正をする者 事件との関係 特許出願人 （３０７） 株式合着 東芝 ４、代理人 （〒１０４）東京都中央区銀座２丁目１１番２号明細皇
の特許請求の笥凹の欄、発明の詳細な説明の欄、および
図面 ６、補正の内容 別紙の通り ６、補正の内容 （１１本願の明細書中、特許請求の範囲を別紙の如く補
正する。 （２） 回申、第２ページ第８行目および第３ページ
第３行目の「ビーム」を削除する。 （３）回申、第７ページ第１３行目乃至第１４行目の「
高融点金属であればよい。」を「高融点金属あるいはス
テンレスであってもよい。」と補正する。 （４）本願の明細書に添付した図面を別紙の如く補正す
る。 別紙 ２、特許請求の範囲 ターゲット材料をスパッタリングし、他方の電極上の基
板表面上に薄膜を堆積するようにした薄膜形成装置にお
いて、前記ターゲット材料と前記基板との間に相当する
位置に制御電極を具備したことを特徴とする薄膜形成装
置。 （２）前記制御電極は網目状構造をとると共に、直流電
圧が印加されるように構成されていることを特徴とする
特許請求の範囲第（１）項記載の薄膜形成装置。
示す断面図である。 １・・・容器、２・・・上部電極、３・・・下部筒、極
、４・・・制御電極、５・・・整合器、６・・・高周波
電源、７・・・ターゲット材料、８・・・基板、９・・
・直流電源、１０・・・支柱、１１・・・ガス導入口、
１２・・・ガス排出口。 手続補正書 １、事件の表示 昭和５９年特許願第１９８０７１号 ２、発明の名称 薄膜形成装置 ３、補正をする者 事件との関係 特許出願人 （３０７） 株式合着 東芝 ４、代理人 （〒１０４）東京都中央区銀座２丁目１１番２号明細皇
の特許請求の笥凹の欄、発明の詳細な説明の欄、および
図面 ６、補正の内容 別紙の通り ６、補正の内容 （１１本願の明細書中、特許請求の範囲を別紙の如く補
正する。 （２） 回申、第２ページ第８行目および第３ページ
第３行目の「ビーム」を削除する。 （３）回申、第７ページ第１３行目乃至第１４行目の「
高融点金属であればよい。」を「高融点金属あるいはス
テンレスであってもよい。」と補正する。 （４）本願の明細書に添付した図面を別紙の如く補正す
る。 別紙 ２、特許請求の範囲 ターゲット材料をスパッタリングし、他方の電極上の基
板表面上に薄膜を堆積するようにした薄膜形成装置にお
いて、前記ターゲット材料と前記基板との間に相当する
位置に制御電極を具備したことを特徴とする薄膜形成装
置。 （２）前記制御電極は網目状構造をとると共に、直流電
圧が印加されるように構成されていることを特徴とする
特許請求の範囲第（１）項記載の薄膜形成装置。
Claims (2)
- （１）高エネルギーを有するイオンビームにより、互い
に対向した電極のうち一方の電極上のターゲット材料を
スパッタリングし、他方の電極上の基板表面上に薄膜を
堆積するようにした薄膜形成装置において、前記ターゲ
ット材料と前記基板との間に相当する位置に制御電極を
具備したことを特徴とする薄膜形成装置。 - （２）前記制御電極は網目状構造をとると共に、直流電
圧が印加されるように構成されていることを特徴とする
特許請求の範囲第（１）項記載の薄膜形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59198071A JPS6177329A (ja) | 1984-09-21 | 1984-09-21 | 薄膜形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59198071A JPS6177329A (ja) | 1984-09-21 | 1984-09-21 | 薄膜形成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6177329A true JPS6177329A (ja) | 1986-04-19 |
Family
ID=16385036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59198071A Pending JPS6177329A (ja) | 1984-09-21 | 1984-09-21 | 薄膜形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6177329A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0193172A (ja) * | 1987-10-05 | 1989-04-12 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
-
1984
- 1984-09-21 JP JP59198071A patent/JPS6177329A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0193172A (ja) * | 1987-10-05 | 1989-04-12 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4119688A (en) | Electro-lithography method | |
| US3879746A (en) | Gate metallization structure | |
| US6224724B1 (en) | Physical vapor processing of a surface with non-uniformity compensation | |
| US3474021A (en) | Method of forming openings using sequential sputtering and chemical etching | |
| US3661761A (en) | Rf sputtering apparatus for promoting resputtering of film during deposition | |
| US3617463A (en) | Apparatus and method for sputter etching | |
| US4727029A (en) | Apparatus and method for the pretreatment of biological specimens for use in scanning electron microscopes | |
| JP2757546B2 (ja) | Ｆｅを含む物質のエッチング方法およびエッチング装置 | |
| JPS6177329A (ja) | 薄膜形成装置 | |
| JP4164154B2 (ja) | イオン化スパッタリング装置 | |
| JPS61174725A (ja) | 薄膜形成装置 | |
| JPS60228675A (ja) | タングステンのデポジシヨン方法 | |
| JPS61180441A (ja) | 薄膜形成装置 | |
| JP2548164B2 (ja) | ドライエッチング方法 | |
| JPS61292321A (ja) | 電子ビ−ム転写装置 | |
| JPS6348933Y2 (ja) | ||
| JPS6333825A (ja) | プラズマ化学気相成長装置 | |
| JPS63307271A (ja) | スパッタ装置 | |
| JPH02148722A (ja) | 半導体集積回路装置の製造方法 | |
| JPH04314864A (ja) | 基体表面のプラズマクリーニング方法 | |
| JPS54100988A (en) | Ion plating device | |
| KR19990068198A (ko) | 냉음극소자 | |
| JP2001244100A (ja) | プラズマプロセス装置 | |
| JPS5822381A (ja) | プラズマエツチング方法およびそのための装置 | |
| JPH01152721A (ja) | 不純物のドーピング方法 |