JPH0193172A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH0193172A JPH0193172A JP62251036A JP25103687A JPH0193172A JP H0193172 A JPH0193172 A JP H0193172A JP 62251036 A JP62251036 A JP 62251036A JP 25103687 A JP25103687 A JP 25103687A JP H0193172 A JPH0193172 A JP H0193172A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- gate
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明は、薄膜トランジスタに関し、特にゲート絶縁
膜中の電子トラップに起因する薄膜トランジスタ特性の
不安定性を改良した薄膜トランジスタに関する。
膜中の電子トラップに起因する薄膜トランジスタ特性の
不安定性を改良した薄膜トランジスタに関する。
従来の技術
薄膜トランジスタは、ソース・ドレイン電極間の半導体
の電気電導度を半導体と接する絶縁膜を介して設けられ
た第三の電極（ゲート電極）に印加する電圧によって制
御するいわゆる電界効果型トランジスタとして知られて
いる。従来薄膜トランジスタは、大面積竪渡ってスイッ
チングアレーを形成し易い点、あるいは材料が安価なた
め低コストになり得るなどの魚でイメージセンサあるい
は液晶やＥＬ表示装置等の駆動回路やスイッチングアレ
ーを目的に研究が続けられている。このような薄膜トラ
ンジスタにおいて、最も重要な点は、素子特性の変動が
な（長時間にわたって安定に動作することである。
の電気電導度を半導体と接する絶縁膜を介して設けられ
た第三の電極（ゲート電極）に印加する電圧によって制
御するいわゆる電界効果型トランジスタとして知られて
いる。従来薄膜トランジスタは、大面積竪渡ってスイッ
チングアレーを形成し易い点、あるいは材料が安価なた
め低コストになり得るなどの魚でイメージセンサあるい
は液晶やＥＬ表示装置等の駆動回路やスイッチングアレ
ーを目的に研究が続けられている。このような薄膜トラ
ンジスタにおいて、最も重要な点は、素子特性の変動が
な（長時間にわたって安定に動作することである。
薄膜トランジスタ特性の経時変化の原因としては、半導
体膜中あるいは半導体膜とゲート絶縁膜との界面あるい
はゲート絶縁膜中にあって電子を捕獲することのできる
電荷トラップによるものと考えられている。この内、ゲ
ート絶縁膜中に存在する電荷トラップは他の電荷トラッ
プに比べてその数が多く、また、絶縁膜中の伝導度が低
いため通常長い緩和時間を必要とすることから、薄膜ト
ランジスタ特性の長期的な経時変化の主たる原因である
と考えられている。絶縁膜中に電荷トラップが多く存在
したり、絶縁膜のリーク電流が大きいと、半導体膜と絶
縁膜との界面に形成されたチャネル中を移動する電子が
絶縁膜中に引き込まれ、電荷トラップに捕獲され、実効
的なゲート電圧が変化してドレイン電流が変動したりす
る。以上の点から安定なトランジスタ特性を有する素子
を実現するには、電荷トラップが少なくり−゛り電流の
少ない絶縁膜をゲート絶縁膜として用いることが望まし
い。
体膜中あるいは半導体膜とゲート絶縁膜との界面あるい
はゲート絶縁膜中にあって電子を捕獲することのできる
電荷トラップによるものと考えられている。この内、ゲ
ート絶縁膜中に存在する電荷トラップは他の電荷トラッ
プに比べてその数が多く、また、絶縁膜中の伝導度が低
いため通常長い緩和時間を必要とすることから、薄膜ト
ランジスタ特性の長期的な経時変化の主たる原因である
と考えられている。絶縁膜中に電荷トラップが多く存在
したり、絶縁膜のリーク電流が大きいと、半導体膜と絶
縁膜との界面に形成されたチャネル中を移動する電子が
絶縁膜中に引き込まれ、電荷トラップに捕獲され、実効
的なゲート電圧が変化してドレイン電流が変動したりす
る。以上の点から安定なトランジスタ特性を有する素子
を実現するには、電荷トラップが少なくり−゛り電流の
少ない絶縁膜をゲート絶縁膜として用いることが望まし
い。
従来、上記薄膜トランジスタのゲート絶縁膜としては、
スパッタ法により形成したＡｌｔｏｓ、Ｔａ５ｋｓ、Ｓ
ｔｏｗ、５ｉａＮａ等の薄膜が用いられていた。
スパッタ法により形成したＡｌｔｏｓ、Ｔａ５ｋｓ、Ｓ
ｔｏｗ、５ｉａＮａ等の薄膜が用いられていた。
発明が解決しようとする問題点
薄膜トランジスタのゲート絶縁膜としてＡｌ２Ｏ３やＴ
ａ２０ｇあるいはそれらの複合絶縁膜等をスパッタ法に
より形成する場合、一般にスパッタ中にプラズマ粒子が
膜に衝突して欠陥を生成して、これが電荷トラップとな
り経時変化が太き（なるという問題があった。
ａ２０ｇあるいはそれらの複合絶縁膜等をスパッタ法に
より形成する場合、一般にスパッタ中にプラズマ粒子が
膜に衝突して欠陥を生成して、これが電荷トラップとな
り経時変化が太き（なるという問題があった。
また、スパッタ時の雰囲気ガスの圧力やパワー密度等の
各種パラメータと電荷トラップとの相関は今までに明ら
かにされておらず、上記した理由や、組成比が化学量論
的組成からずれて酸素欠陥ができて、それが電荷トラッ
プとなるばかりでなくリーク電流が増加する原因となっ
ていた。
各種パラメータと電荷トラップとの相関は今までに明ら
かにされておらず、上記した理由や、組成比が化学量論
的組成からずれて酸素欠陥ができて、それが電荷トラッ
プとなるばかりでなくリーク電流が増加する原因となっ
ていた。
以上のような理由から、従来のスパッタ法により形成し
たゲート絶縁膜を用いた薄膜トランジスタでは経時変化
が大きく、ゲートリーク電流が太き（、再現性に乏しい
ものしか得られなかった。
たゲート絶縁膜を用いた薄膜トランジスタでは経時変化
が大きく、ゲートリーク電流が太き（、再現性に乏しい
ものしか得られなかった。
そこで、本発明は、以上のような問題点を解決して、長
期にわたり安定した特性を有し、再現性よく製造できる
薄膜トランジスタを提供することを目的としている。
期にわたり安定した特性を有し、再現性よく製造できる
薄膜トランジスタを提供することを目的としている。
問題点を解決するための手段
絶縁性基板上に設けた、少なくともドレイン電極、ゲー
ト電極、ソース電極、半導体膜及びゲート絶縁膜で構成
され、前記ゲート絶縁膜が０．８Ｐａ以上２．０Ｐａ以
下の雰囲気ガス中でのスパッタ絶縁膜からなる。
ト電極、ソース電極、半導体膜及びゲート絶縁膜で構成
され、前記ゲート絶縁膜が０．８Ｐａ以上２．０Ｐａ以
下の雰囲気ガス中でのスパッタ絶縁膜からなる。
作用
本発明によれば、スパッタ時の雰囲気ガスの圧力を限定
したスパッタ法により形成された絶縁物薄膜が用いられ
ており、これらの膜はプラズマ粒子の衝突による欠陥が
少なく、かつ化学量論的組成からのずれも少ないため電
荷トラップが少なく、また、ゲートリーク電流も非常に
小さい。
したスパッタ法により形成された絶縁物薄膜が用いられ
ており、これらの膜はプラズマ粒子の衝突による欠陥が
少なく、かつ化学量論的組成からのずれも少ないため電
荷トラップが少なく、また、ゲートリーク電流も非常に
小さい。
これにより本発明の薄膜トランジスタはゲート絶縁膜中
の電荷トラップが少なく、リーク電流を少なくしている
ので、経時変化の小さいものとなる。
の電荷トラップが少なく、リーク電流を少なくしている
ので、経時変化の小さいものとなる。
実施例
以下、本発明の実施例を添付図面にもとすいて説明する
。
。
第１図は本発明の薄膜トランジスタの一実施例を示す断
面図である。
面図である。
ガラス等の絶縁性基板１上に１１００ｎ程度の膜厚を有
するＡＩからなるゲート電極２、さらにそのゲート電極
２を含む絶縁性基板１上に３００ｎｍ程度の膜厚を有し
、高周波マグネトロンスパッタ法により形成されたＡｌ
ｔｏｓからなるゲート絶縁膜３、この上に５０ｎｍ程度
の膜厚を有し、抵抗加熱法により形成されたＣｄＳｅか
らなる半導体膜４、さらにその上に、数〜数十ミクロン
の所定の間隔を隔てて１１００ｎ程度の膜厚を有するＡ
Ｉからなるソース電極５及びドレイン電極６がら構成さ
れている。
するＡＩからなるゲート電極２、さらにそのゲート電極
２を含む絶縁性基板１上に３００ｎｍ程度の膜厚を有し
、高周波マグネトロンスパッタ法により形成されたＡｌ
ｔｏｓからなるゲート絶縁膜３、この上に５０ｎｍ程度
の膜厚を有し、抵抗加熱法により形成されたＣｄＳｅか
らなる半導体膜４、さらにその上に、数〜数十ミクロン
の所定の間隔を隔てて１１００ｎ程度の膜厚を有するＡ
Ｉからなるソース電極５及びドレイン電極６がら構成さ
れている。
第２図はゲート絶縁膜３をスパッタするさいの雰囲気ガ
スの圧力を変化させたときの実効トラップ密度を示して
いる。実効トラップ密度の測定方法は、たとえば、Ｔ、
Ｈ，Ｎｉｎｇ ｅｔ ａｌ： Ｊ、Ａｐｐｌ、ｐｈ
ｙｓ、、４５ （１９７４）５３７３に示されている方
法を用いた。
スの圧力を変化させたときの実効トラップ密度を示して
いる。実効トラップ密度の測定方法は、たとえば、Ｔ、
Ｈ，Ｎｉｎｇ ｅｔ ａｌ： Ｊ、Ａｐｐｌ、ｐｈ
ｙｓ、、４５ （１９７４）５３７３に示されている方
法を用いた。
また、第３図は同様にゲート絶縁膜３をスパッタするさ
いの雰囲気ガスの圧力とゲートリーク電流との関係を示
している。ゲートリーク電流は、第一図に示す薄膜トラ
ンジスタにおいてソース電極５とドレイン電極６とをシ
目−ト′シて゛、それらの電極とゲート電極との間にＩ
ＯＶの電圧を印加したときの電流を示している。
いの雰囲気ガスの圧力とゲートリーク電流との関係を示
している。ゲートリーク電流は、第一図に示す薄膜トラ
ンジスタにおいてソース電極５とドレイン電極６とをシ
目−ト′シて゛、それらの電極とゲート電極との間にＩ
ＯＶの電圧を印加したときの電流を示している。
第２図から明らかなように、ゲート絶縁膜３をスパッタ
するさいの雰囲気ガスの圧力を０．８Ｐａ以上とするこ
とにより実効トラップ密度が十分に小さ（なり、薄膜ト
ランジスタの経時変化を小さ（することができる。また
、第３図からは雰囲気ガスの圧力を２．０Ｐａ以下とす
ることにより、ゲートリーク電流を十分に小さくするこ
とができることがわかる。これは、雰囲気ガスの圧力を
０．８Ｐａ以上とすれば、スパッタ時にプラズマ粒子同
士が衝突する確率が増え、直接ゲート絶縁膜の表面にプ
ラズマ粒子が衝突して欠陥を生成する確率が減少するた
めであり、また、２．０Ｐａ以上では、プラズマの活性
度が低（なり酸素ガスとの反応性が悪くなり、組成比が
化学量論的組成からずれることによりゲートリーク電流
が増えるためと考えられる。
するさいの雰囲気ガスの圧力を０．８Ｐａ以上とするこ
とにより実効トラップ密度が十分に小さ（なり、薄膜ト
ランジスタの経時変化を小さ（することができる。また
、第３図からは雰囲気ガスの圧力を２．０Ｐａ以下とす
ることにより、ゲートリーク電流を十分に小さくするこ
とができることがわかる。これは、雰囲気ガスの圧力を
０．８Ｐａ以上とすれば、スパッタ時にプラズマ粒子同
士が衝突する確率が増え、直接ゲート絶縁膜の表面にプ
ラズマ粒子が衝突して欠陥を生成する確率が減少するた
めであり、また、２．０Ｐａ以上では、プラズマの活性
度が低（なり酸素ガスとの反応性が悪くなり、組成比が
化学量論的組成からずれることによりゲートリーク電流
が増えるためと考えられる。
以上で示したように、本発明の薄膜トランジスタは、ゲ
ート絶縁膜として雰囲気ガスの圧力を０．８Ｐａ以上、
２．０Ｐａ以下でのスパッタ絶縁膜としているので、経
時変化が非常に小さ（、ゲートリーク電流も少ない。
ート絶縁膜として雰囲気ガスの圧力を０．８Ｐａ以上、
２．０Ｐａ以下でのスパッタ絶縁膜としているので、経
時変化が非常に小さ（、ゲートリーク電流も少ない。
第４図はゲート絶縁膜のスパッタ時のパワー密度を変化
させたときの実効トラップ密度を調べた結果である。図
から明らかなように、パワー密度が４．０Ｗ／ａｍ２以
下では十分に実効トラップ密度が小さく、経時変化の小
さい薄膜トランジスタが得られることがわかる。
させたときの実効トラップ密度を調べた結果である。図
から明らかなように、パワー密度が４．０Ｗ／ａｍ２以
下では十分に実効トラップ密度が小さく、経時変化の小
さい薄膜トランジスタが得られることがわかる。
また、スパッタ時の基板温度が２００℃以上では、上記
した効果が特に顕著であり、さらに実効トラップ密度が
減少することが確認された。
した効果が特に顕著であり、さらに実効トラップ密度が
減少することが確認された。
スパッタ時の雰囲気ガスとしては、アルゴンガスと酸素
ガスとの混合ガス雰囲気が望ましい。
ガスとの混合ガス雰囲気が望ましい。
また、ゲート絶縁膜の材料をＡＩとＴａとの複合絶縁膜
とすれば誘電率が大きいことから、薄膜トランジスタの
相互コンダクタンスを太き（でき、ゲート電圧を小さ（
できることから、ゲート絶縁膜中へのトンネル効果によ
る電子の注入そのものを小さくできるため、さらに経時
変化を小さくすることができる。
とすれば誘電率が大きいことから、薄膜トランジスタの
相互コンダクタンスを太き（でき、ゲート電圧を小さ（
できることから、ゲート絶縁膜中へのトンネル効果によ
る電子の注入そのものを小さくできるため、さらに経時
変化を小さくすることができる。
本実施例では、半導体膜としてＣｄＳｅを用いた場合に
ついて述べたが、ＣｄＳ、、ＣｄＴｅあるいはそれらの
固溶体の場合にも本発明の効果が大であることがわかっ
た。
ついて述べたが、ＣｄＳ、、ＣｄＴｅあるいはそれらの
固溶体の場合にも本発明の効果が大であることがわかっ
た。
発明の効果
以上の説明から明らかなように、本発明の薄膜トランジ
スタでは、ゲート絶縁膜中の電荷トラップが少な（、ま
た、リーク電流が少ないことから電荷トラップへの電子
の注入そのものが起こりに（いため、薄膜トランジスタ
の電気特性や安定性を大きく改善することができ、各種
表示装置やイメージセンサ等の駆動回路等に広く利用で
きるものである。
スタでは、ゲート絶縁膜中の電荷トラップが少な（、ま
た、リーク電流が少ないことから電荷トラップへの電子
の注入そのものが起こりに（いため、薄膜トランジスタ
の電気特性や安定性を大きく改善することができ、各種
表示装置やイメージセンサ等の駆動回路等に広く利用で
きるものである。
第１図は本発明の薄膜トランジスタの一実施例を示す断
面図、第２図はスパッタ時の雰囲気ガスの圧力とゲ−ト
絶縁膜中の実効トラップ密度との関係を示す図、第３図
はスパッタ時の雰囲気ガスの圧力とゲートリーク電流と
の関係を示す図、第４図はスパッタ時のパワー密度とゲ
ート絶縁膜中の実効トラップ密度との関係を示す図であ
る。 １・・・絶縁性基板、２・・・ゲート電極、３・・・ゲ
ート絶縁膜、４・・・半導体膜、５・・・ソース電極、
６・・・ドレイン電極 代理人の氏名 弁理士 中尾敏男 ほか１名第２１！ｌ
面図、第２図はスパッタ時の雰囲気ガスの圧力とゲ−ト
絶縁膜中の実効トラップ密度との関係を示す図、第３図
はスパッタ時の雰囲気ガスの圧力とゲートリーク電流と
の関係を示す図、第４図はスパッタ時のパワー密度とゲ
ート絶縁膜中の実効トラップ密度との関係を示す図であ
る。 １・・・絶縁性基板、２・・・ゲート電極、３・・・ゲ
ート絶縁膜、４・・・半導体膜、５・・・ソース電極、
６・・・ドレイン電極 代理人の氏名 弁理士 中尾敏男 ほか１名第２１！ｌ
Claims (6)
- （１）絶縁性基板上に設けた、少なくともドレイン電極
、ゲート電極、ソース電極、半導体膜及びゲート絶縁膜
から構成され、前記ゲート絶縁膜が０．８Ｐａ以上２．
０Ｐａ以下の雰囲気ガス中でのスパッタ絶縁膜からなる
ことを特徴とする薄膜トランジスタ。 - （２）ゲート絶縁膜が、パワー密度が４．０Ｗ／ｃｍ＾
２以下でのスパッタ絶縁膜からなることを特徴とする特
許請求の範囲第１項記載の薄膜トランジスタ。 - （３）ゲート絶縁膜が、基板温度が２００℃以上でのス
パッタ絶縁膜からなることを特徴とする特許請求の範囲
第１項記載の薄膜トランジスタ。 - （４）ゲート絶縁膜が、少なくとも酸素ガスとアルゴン
ガスとの混合雰囲気中でのスパッタ絶縁膜からなること
を特徴とする特許請求の範囲第１項記載の薄膜トランジ
スタ。 - （５）ゲート絶縁膜が、少なくともＡｌとＴａとを主成
分とする複合絶縁膜からなるスパッタ絶縁膜であること
を特徴とする特許請求の範囲第１項記載の薄膜トランジ
スタ。 - （６）半導体膜が、ＣｄＳ、、ＣｄＳｅ、ＣｄＴｅまた
はそれらの固溶体であることを特徴とする特許請求の範
囲第１項記載の薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62251036A JP2751164B2 (ja) | 1987-10-05 | 1987-10-05 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62251036A JP2751164B2 (ja) | 1987-10-05 | 1987-10-05 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0193172A true JPH0193172A (ja) | 1989-04-12 |
| JP2751164B2 JP2751164B2 (ja) | 1998-05-18 |
Family
ID=17216660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62251036A Expired - Lifetime JP2751164B2 (ja) | 1987-10-05 | 1987-10-05 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2751164B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5270229A (en) * | 1989-03-07 | 1993-12-14 | Matsushita Electric Industrial Co., Ltd. | Thin film semiconductor device and process for producing thereof |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57104224A (en) * | 1980-12-22 | 1982-06-29 | Hitachi Ltd | Forming method of insulating thin film |
| JPS59147460A (ja) * | 1983-02-10 | 1984-08-23 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ |
| JPS6027132A (ja) * | 1983-07-25 | 1985-02-12 | Mitsubishi Electric Corp | 絶縁膜の形成方法 |
| JPS60132368A (ja) * | 1983-12-20 | 1985-07-15 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ |
| JPS6177329A (ja) * | 1984-09-21 | 1986-04-19 | Toshiba Corp | 薄膜形成装置 |
| JPS61168962A (ja) * | 1985-01-22 | 1986-07-30 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
| JPS6242564A (ja) * | 1985-08-20 | 1987-02-24 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタおよびその製造方法 |
| JPS6281060A (ja) * | 1985-10-04 | 1987-04-14 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ |
-
1987
- 1987-10-05 JP JP62251036A patent/JP2751164B2/ja not_active Expired - Lifetime
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57104224A (en) * | 1980-12-22 | 1982-06-29 | Hitachi Ltd | Forming method of insulating thin film |
| JPS59147460A (ja) * | 1983-02-10 | 1984-08-23 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ |
| JPS6027132A (ja) * | 1983-07-25 | 1985-02-12 | Mitsubishi Electric Corp | 絶縁膜の形成方法 |
| JPS60132368A (ja) * | 1983-12-20 | 1985-07-15 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ |
| JPS6177329A (ja) * | 1984-09-21 | 1986-04-19 | Toshiba Corp | 薄膜形成装置 |
| JPS61168962A (ja) * | 1985-01-22 | 1986-07-30 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
| JPS6242564A (ja) * | 1985-08-20 | 1987-02-24 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタおよびその製造方法 |
| JPS6281060A (ja) * | 1985-10-04 | 1987-04-14 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5270229A (en) * | 1989-03-07 | 1993-12-14 | Matsushita Electric Industrial Co., Ltd. | Thin film semiconductor device and process for producing thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2751164B2 (ja) | 1998-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3277548B2 (ja) | ディスプレイ基板 | |
| US3872359A (en) | Thin film transistor and method of fabrication thereof | |
| US3514676A (en) | Insulated gate complementary field effect transistors gate structure | |
| JPH0640550B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0650778B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0193172A (ja) | 薄膜トランジスタの製造方法 | |
| JP3057770B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH061786B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH1012890A (ja) | 薄膜半導体装置の製造方法 | |
| JP3084159B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0282578A (ja) | 薄膜トランジスタの製造方法 | |
| JPS63216378A (ja) | 薄膜トランジスタ | |
| JP2506961B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2506733B2 (ja) | 半導体装置の製造方法 | |
| JPH0530053B2 (ja) | ||
| JPS63129669A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS61189669A (ja) | 薄膜トランジスタの製造方法 | |
| JPS5914672A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6281060A (ja) | 薄膜トランジスタ | |
| JPH0797641B2 (ja) | 薄膜トランジスタ | |
| Misumi et al. | Evaporated polycrystalline-silicon thin-film transistors on glass | |
| JPS58196026A (ja) | 薄膜トランジスタの製造方法 | |
| JPS63102262A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0797640B2 (ja) | 薄膜トランジスタ | |
| JPH0766412A (ja) | 薄膜トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 10 |