JPS6178284A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、水平読み出し部に電荷結合素子を用い、信号
電荷検出部に漂遊拡散型電荷検出部、フローティングデ
ィフィージョンアンプ（ＦｌｏａｔｉｎｇＤｉｆｆｕｓ
ｉｏｎ　Ａｍｐｌｉｆｉｅｒ　）を用いた固体撮像装置
に関するものである。

従来例の構成とその問題点 近年、新しい撮像デバイスとして固体撮像素子の研究開
発が活発に行われ、急速に実用化の域に達しつつある。

固体撮像素子を用いたテレビカメラは従来の撮像管方式
のテレビカメラに比べて、長寿命、堅牢、残像、焼き付
き、安定性等多くの優れた特性を有する０ 固体撮像素子には二次元に配置された光電変換素子から
の信号電荷を転送して得るＣＣＤ型や垂直、水平方向走
査用シフトレジスタから出力される走査パルスによシ光
電変換素子の位置を７ドレスして信号を読み出すＭＯＳ
型等多くの方式がある。

その中でテレビカメラとしての固体撮像素子は感度、擬
似信号等の諸性能を考慮すると、垂直転送、水平転送共
にＣＯＤを用いたインターラインＣＣＤ型固体撮像素子
（以後ＩＬ−ＣＯＤと略す）が最も有利であると考えら
れる。

以下、ＩＬ−ＣＯＤの構成、動作を説明する。

第１図はＩ　Ｌ−ＣＯＤの構成を示す図である。

第１図において、１は光電変換素子としてのフォトダイ
オード（以後ＰＤと略す）、２は垂直転送レジスタであ
り、この垂直転送レジスタ２は、垂直転送ゲー）３，４
，５．６から構成されている。７は信号読み出しゲート
であり、ＰＤｌの信号電荷を垂直転送ゲート３もしくは
５へ読み出すためのものである。８は垂直転送パルスφ
■１〜φ■４の供給端子であり、９は信号読み出しパル
スφＦ１ｔφＦ２の供給端子である。１０は水平転送レ
ジスタであり、この水平転送レジスタ１ｏは水平転送ゲ
ー）１１，１２，１３．１４により構成されている。１
５は水平転送パルスφＨ１〜φＨ４の供給端子である。

１６は電荷検出部であり水平転送レジスタを転送されて
きた信号電荷を信号電圧に変換する。この電荷検出部１
６は通常漂遊拡散型電荷検出部、フローティングディフ
ィージョンアンプ（Ｆｌｏａｔｉｎｇ　Ｄｉｆｆｕｓｉ
ｏｎ　Ａｍｐｌｉｆｉｅｒ、以後、ＦＤＡと略す）で構
成されている。１７は信号出力端子である。

以上の如き構成のＩ　Ｌ−ＣＯＤの動作を次に説明する
。

フォトダイオード１は被写体からの入射光を光電変換し
信号電荷を蓄積する。その信号電荷は信号読み出しゲー
ト７を介して垂直転送ゲート３もしくは５へ読み込まれ
た後、垂直転送パルス供給端子８より供給される垂直転
送パルスにより、水平転送レジスタ１ｏの方向へ順次転
送され、１水平ライン毎に水平転送レジスタに転送され
る。

ここで、第１フイールドにおいては、信号読み出しパル
ス供給端子９のφＦ１に信号読み出しパルスを供給し、
垂直転送ゲート６に接続された水平列ＰＤ１の信号電荷
を読み出し、第２フイールドでは、信号読み出しパルス
供給端子９のφＦ２に信号読み出しパルスを供給し垂直
転送ゲート３に接続された水平列のＰＤｌの信号電荷を
読み出すことによシ２対１のインターレース走査を行な
っている。

水平転送レジスタ１ｏへ転送された信号電荷は、水平転
送パルス供給端子１５から供給される水平転送パルスφ
Ｈ１〜φＨ４により電荷検出部１６へ順次転送され、電
荷検出部１６の７０−テイングデイフイージヨにより信
号電荷は信号電圧に変換され信号出力端子１７から点順
次信号として得られる０ このようにして得られた点順次信号を電気回路により信
号処理する事により映像信号待る。

前記の構成のＩＬ−ＣＯＤは最も一般的な構成のもので
あり、ＰＤｌに蓄積された信号電荷を垂直転送段へ読み
込む機構、垂直転送段の動作メカニズム、垂直転送段か
ら水平転送段への信号電荷の転送機構、水平転送段の動
作機構、電荷検出部ｅ・ の動作機構についてはすでに公知であるのでその説明は
省略するが、本発明は前記電荷検出部の動作と密接な関
係があるため水平転送段、電荷検出部の動作について第
２図、第３図を用いて簡単に説明する。

第２図は第１図における水平転送段と電荷検出部の構造
を示す断面図であり、第１図と同一の機能を有する部分
には同一の番号を付している。

１８はｐ型基盤であり、その一部にはｎ＋の拡散層１９
及び２ｏを設けている。ｐ型基盤１８上に絶縁用酸化膜
Ｓ　１０２２１を介してポリンリコンから成る電極１１
〜１４を形成し、その電極は各々水平転送パルス供給端
子１６の’Ｈｔ−φＨ２に接続されており、更に電極２
２．２３が形成されている。電極２２は出力ゲートであ
り、直流電圧ｖ１が印加されており、電極２３はリセッ
ト電極φＲであり、リセットパルス供給端子２４に接続
されている。拡散層２０はリセットドレインであり、直
流電圧ｖ２が印加されている。拡散層１９は直接的に直
流電源に接続されていない漂遊拡散（）ローティングデ
ィフィージョン）である。この拡散層はＦＥＴ２５のゲ
ートに接続され、そのＦＥＴ２６のドレインは直流電圧
ｖ２が印加され、ソースは抵抗２６に接続され、そのソ
ースに出力端子１７を接続している。ｊ　９，２０．２
２〜２６により電荷検出部１６のフローティングディフ
ィージヲンアンプを形成している。

次に水平転送段と電荷検出部の動作を第３図を用いて説
明する。

第３図ａは第２図に示した水平転送段と電荷検出部を更
に単純化し、第３図すのｔ１〜ｔ５の各時間におけるポ
テンシャルモデルを示したものであり、第３図すはφＨ
１１φＨ２，φＨ３，φＨ４１φ、の信号波形図である
。第３図ａのｔｌでは水平転送が行われる寸前の状態、
すガわち、垂直転送段から水平転送段へ信号電荷が転送
された直後の状態である。

まず時間ｔ１においては、φＨ１＋φＨ２電圧が印加さ
れるとφＨ１＋φＨ２電極下のポテ電極中ルは高くなり
、垂直転送段から水平転送段へ転送された信号電荷はφ
Ｈ１，φＨ２電極下に捕促される。このときフローティ
ングディフィージョン（以後ＦＤと略す）１９の電位は
第３図すに示しだφＲパルスのＡパルスがφＲ端子に印
加された時の状態を維持する。すなわち、φＲ端子にφ
ＲパルスＡが印加されるとＦＤｌ９の電位は略■１とな
り、ＦＤｌ９に電荷を与えない限り■１電位を維持する
。

ここでＦＤｌ　９に信号電荷が注入されない水平帰線期
間中にもφＲを印加するのは暗電流によりＦＤｌ９の電
位が変動するのを防止するためである。

次に第３図ａのｔ２では、信号電荷が電荷検出部の方向
へＣＯＤの１電極分だけ転送された状態を示す。このと
きＦＤＩ　９の電位は■１を維持している。

第３図ａのｔ３では、信号電荷が電荷検出部の方向へＣ
ＯＤの１電極分だけ転送され、φＲ端子にφＲパルスが
印加されるため、ＦＤｌ　９の電位は■１となる。

第３図ａのｔ４では、信号電荷が電荷検出部の方向へＣ
ＯＤの１電極分だけ転送されるため、信号電荷の一部は
φＲ４電極下に捕促され残りはＦＤｌ９へ転送され、Ｆ
Ｄｌ　９の電位は下がる。

第３図ａのｔ６では、信号電荷を電荷検出部の方向に更
にＣＯＤの１電極分だけ転送されるためφＨ４電極下に
捕促されていた信号電荷も全てＦＤｌ９へ転送されるた
め、ＦＤｌ９の電位は更に下がり、■Ｐの電位となる。

このＦＤｌ９の電位ＶｐはφＲ端子にφＲパルスが印加
されるまで保持される。

」二記の如き動作原理の水平転送段、電荷検出部におけ
るφＲパルスと出力信号の関係を第４図に示す。

第４図において、φＲは第３図に示したφＲと同一であ
り、出力信号を示す図において実際で示した波形は、Ｐ
Ｄよりの信号電荷が零の状態の出力信号波形であり、破
線で示した波形はＰＤからの信号電荷が存在する時の信
号波形である。

またｖＲは、φＲパルスがφＲゲート２３とＦＤｌ９の
浮遊容量を通じてＦＥＴ２５のゲートに現われるもので
ある。

ところで、ＰＤよりの信号電荷を電荷検出部により電荷
−電圧変換して信号電圧として取り出すためには、前述
のようにＰＤ１個分の信号電荷を検出する度にＦＤの電
位をｖｌにリセットしなければならないが、ＦＤをリセ
ットする際、電荷検出部の内部雑音等の雑音が発生し、
雑音によりＦＤのリセット電位が変動する。（以下この
雑音をリセット雑音と称す）このリセット雑音はＦＤが
次にリセットされるまでＦＤから成る容量に保持される
、即ちリセット雑音はサンプルホールドされた形となっ
て出力される。

このため、第４図に示しだＢ、　　Ｃの期間、即ちリセ
ット期間、信号出力期間共に前記のリセット雑音により
変動する。したがって、この出力信号を単に信号処理し
て映像信号とした場合には前記リセット雑音の混入した
信号となってしまう。

前記リセット雑音は、その電力が周波数に反比例する１
／ｆ雑音である。電荷検出部における１／ｆ雑音の周波
数は出力信号周波数の慝以下であるため、出力信号の数
ビツト期間にわたって１／ｆ雑音の変動は少なく、ニぼ
一定と見なされる。

１／ｆ雑音は、テレビ画面上では、水平の帯状となって
ランダムに現われるので画質を著るしく損ねる。

前述の１／ｆ雑音の特徴に着目してリセット雑音を除去
する従来例を第５図、第６図を用いて説明する。

第５図は相関２重サンプリング法（以後ＣＤＳと略す）
と称される１／ｆ雑音除去のブロック図である。

この相関２重サンプリング法の動作原理は、電荷転送デ
バイス；近代科学社武石喜幸、香山晋監訳Ｐ４９−Ｐ２
Ｏ、Ｐ　１１１−Ｐｌ　１２及び１９８４年ＴＶ学会全
国大会予稿集Ｐ５９〜Ｐｅｏにその詳細な説明がなされ
ているため、ここでは簡単に説明をする。

第６図ａはＦＤＡを用いたＩＬ−ＣＯＤの出力波形の模
式的な図である。実際の出力波形では各部のエツジはも
っとゆるやかな傾斜を有しているＯｌ、はり七ノド期間
、ｔｗはＦＤＡの基準電圧期間、ｔ８は信号期間である
。前述の１／ｆ雑音はＦＤＡのφＲによるリセットスイ
ッチ（第２図２３）の熱雑音によるＫＴＣ雑音である。

ここでＫはポルツマン定数、Ｔは温度、Ｃはフローティ
ングディフィージョンの容量である。このＫＴＣ，％１
音ｉ、基準電圧の変動分ＶＨとなって現われる。したが
ってこの雑音を除去するには信号電圧ｖｓから雑音成分
ｖＮを減算すればよいことがわかる。

第６図すはＦＤＡに供給するリセットパルス波形、第６
図ＣはＣＤＳ回路のクランプ回路の供給するクランプパ
ルス、第６図ｄはＣＤＳ回路のサンプルホールド回路に
供給するサンプリングパルスである。

第５図に示したＣＤＳ回路に第６図ｃ、ｄに示したパル
スを供給すれば、クランプ回路の出力端ｅでは、基準電
圧の変動分は抑制された信号第６図ｅを得ることができ
る。この基準電圧の変動の抑制された信号をサンプルホ
ールド回路に供給してサンプルホールドされた信号を得
ている。

ところが実際には、前記の文献でも説明されているよう
に、１／ｆ雑音が完全に除去されるには到っていない。

その主な理由は、クランプ回路のスッチが理想スイッチ
でない、クランプコンデンサに漏れ電流が存在する。ク
ランプされた信号の受信側インピーダンスが無限大でな
い、更に固体撮像素子出力信号に含捷れる高周波成分の
折り返し雑音が存在するためである。

更に、クランプパルスの位相、及びパルス巾には高度な
安定性が要求される。しかし実際にはクランプパルスを
モノマルチバイブレータ等で作ることが多くその場合温
度変化や経年変化によりクランプ回路が誤動作を起す可
能性もある。

発明の目的 本発明は、固体撮像素子出力信号に含まれるリセット雑
音を安定に除去できる固体撮像装置を提供することを目
的とする。

発明の構成 本発明は、光電変換部とＣＯＤから成る走査部とリセッ
トＭＯＳＦＥＴを備えた漂遊拡散型電荷検出部（ＦＤＡ
）とを同一チップ上に形成した固１４・ 体操像素子の前記ＦＤＡ出カ信号を、第１と第２のサン
プルホールド回路に供給して、第１のサンプルホールド
回路により前記ＦＤＡの基準電位を１画素毎にサンプル
ホールドし、第２のサンプルホールド回路により、映像
信号成分を１画素毎にサンプルホールドし、前記第１．
第２のサンプルホールド回路の出力信号を減算すること
によりリセット雑音の除去された映像信号を得るもので
ある。

実施例の説明 以下本発明による実施例を第７図、第８図を用いて説明
する。

第７図は本発明による一実施例のプｏ−）り図である。

第７図において、２７は信号入力端子であり固体撮像素
子のＦＤＡ出力信号が入力される。

２８．３７，３８は高入カインピーダンス、低出力イン
ピーダンス特性を有するバッファアンプである。４０．
４２はアナログスイッチ、４１．４３はコンデンサであ
り前記アナログスイッチ４０゜４２はそれぞれサンプリ
ングパルス（１）　、　（２）によシ開閉される。サン
プリングパルス（１）　、　（２）はサンプリングパル
ス供給端子４４．４５から供給され、前記アナログスイ
ッチ４０，４２けサンプリングパルスがハイレベルの時
に閉状Ｌ　ローレベルの時に開状態となる。３９は差動
アンプ、３６は信号出力端子である。４０，４１．３７
及び４２゜４３．３８で各々１個のサンプルホールド回
路が構成されている。

バッフ７アンプ２８の出力端子はアナログスイッチ４０
．４２の一端に各々接続されており、アナログスイッチ
４０．４２の他の一端にはコンデンサ４１．４３及びバ
ッファアンプ３７．３８が接続されている。前記コンデ
ンサ４１．４３の一端は接地されている。バッファアン
プ３７．３８の出力端子は差動アンプ３９の入力端子に
各々接続されている。３６は差動アンプ出力端子である
。

前記アナログスイッチ４０．４２にはサンプリングパル
ス供給端子４４．４５を介してサンプリングパルスが供
給される。

次に本実施例の動作を第７図、第８図を用いて説明する
。

い捷、全面が白色の被写体を撮像した場合を例として説
明する。

固体撮像素子のＦＤＡ出力信号は入力端子２７゜バッフ
ァアンプ２８を介してアナログスイッチ４０．４２ｔｌ
Ｃ供給される。ＦＤＡ出力信号、即ちアナログスイッチ
４０．４２に供給されを信号波形を第８図ｆに示す。第
８図の信号波形において、ｔｒはリセット期間、ｔＮは
ＦＤＡの基準電圧期間、ｔ８は信号期間であり、リセッ
ト雑音は基準電圧の変動分■Ｎとして示している。した
がってこの雑音を除去するには信号電圧■ｓから雑音成
分ｖＮを減算することによりその目的は達せられる。

そのためサンプリングパルス（１）供給端子４４に第８
図りに示すサンプリングパルスを供給して、入力信号の
ｔＨ期間の一部をサンプルホールドする。このときのバ
ッファアンプ出力信号を第８図ｉに示す。すなわち、第
８図ｉの波形は、ＦＤＡの基準電圧の変化を示したもの
であり、リセット雑音成分を示している。

次にサンプリングパルス（２）供給端子４６に第８図ｊ
に示すサンプリングパルスを供給して、入力信号の１．
１期間の一部をサンプルホールドする。

このときのバラフッアンプ出力信号を第８図ｋに示す。

この波形はｔ８期間の信号の変化を示したものであるが
、この信号成分の変動はリセット雑音によるものである
。したがって、第８図にの波形から１の波形を差し引く
ことにより、リセット雑音を除去することができる。つ
まりバッファアンプ３７．３８の出力信号を差動アンプ
３９に供給して減算すればリセット雑音の除去された映
像信号を出力端子３６から得ることができる。

更に、本発明によればサンプリングパルス（１）。

（２）の期間に相関のある雑音は全て除去できる。

て除去することが可能である。

また、本発明によれば、２つのサンプリングパ１８、、 あるので従来例に示す如く致命的な誤動作を起こすこと
はない。

次に本発明による具体的なリセット雑音除去回路を第９
図を用いて説明する。

第９図において、２７は信号入力端子、４８はトランジ
スタ、４７け抵抗でありトランジスタ４６のエミッタに
接続されている。４８は抵抗でありその一端はトランジ
スタ４ｅのエミッタに接続されており、一端はコンデン
サ４９の一端に接続されている。コンデンサ４９の一端
は接地されている。５０．５３はＦＥＴでありそのドレ
インはトランジスタ４６のエミッタに共通に接続され、
各々のソースはＦＥＴ６１，６ｉ４のゲートに各々接続
されている。ＦＥＴ６１，５４のゲートにはコンデンサ
６１．６２が各々接続されており、それらのコンデンサ
の一端は各々接地されている。

ＦＥＴ５０，５３（７）ゲートにはダイオード６３゜６
６のアノードが接続されており、各ダイオードのカソー
ドはコンデンサ４９と抵抗４８の接続点に共通に接続さ
れている。さらにＦ　Ｅ　Ｔ　５０，５３１９　・ のゲートにはコンデンサ５４，５了が接続されており、
各々のコンデンサの一端はサンプリングパルス供給端子
４５．サンプリングパルス供給端子４４となっている。

前記ＦＥＴ５１，５４のソースには、ソース抵抗５２．
５５が接続されており、前記ソース抵抗の一端は接地さ
れている。またＦＥＴ５４，５１、のドレイン及びトラ
ンジスタ４６のコレクタは電源線Ｖ。Ｃに接続されてい
る。

ＦＥＴ５１．５４のソースにはコンデンサ５８゜５９が
接続されており、各々のコンデンサの一端は差動増幅器
６０の（→個入力端子及び（→個入力端子に接続されて
いる。また差動増幅器６０には電源供給線及び接地線、
出力信号端子３６を有している。

トランジスタ４６．抵抗４７によりバッフ７アンプが構
成されており、ＦＥＴ５０，６１、抵抗６２、コンデン
サ６１．５４により第１のサンプルホールド回路が構成
されており、ＦＥＴ５３゜６４、抵抗６６、コンデンサ
６２．６７により第２のサンプルホールド回路が構成さ
れている０また抵抗４８コンデンサ４９により積分回路
が構成されている。

次に、この回路の動作を第９図、第１０図を用いて説明
する。

第１０図１はトランジスタ４６のエミッタにおける波形
である。ｌにおけるＶＤはその平均の直流電位であり、
その電位ＶＤは抵抗４８、コンデンサ４９から成る積分
回路で信号成分を積分して得た電位に等しい。つ壕りコ
ンデンサ４９と抵抗４８の接続点の電圧と等しい。

第１０図ｍ、ｎはＦＥＴ５０．ｔｓ３のゲートに供給さ
れるサンプリングパルスの波形と電位を示すものである
。サンプリングパルス供給端子４４゜４６から供給され
たサンプリングパルスはコンデンサ５４，５７、ダイオ
ード５３．５６によりそのサンプリングパルスの最大値
は前記のＶＤよりダイオードの順方向電圧だけ高い電位
ｖＴに保持される。このダイオードは高周波用ダイオー
ドを用いる。またＦＥＴ５０，５３はそのゲート・ソー
ス間電圧が一２ｖ程度でＯＦＦ状態となり、０７以上で
ＯＮ状態となる。したがって、サンプリングパルスは３
了程度の振幅があれば、ＦＥＴ５０゜５３を十分ＯＮ、
ＯＦＦ動作させる事ができる。

このようにサンプリングパルス（１）、　（２）によシ
固体撮像素子出力信号のｔＮの期間の一部をＦＥＴ５０
、コンデンサｅ１．ＦＥＴ５１によりサンプルホールド
し、１Ｂの期間の一部をＦＥＴ５３゜コンデンサ６２．
ＦＥＴ５４によりサンプルホールドする。このときのＦ
ＥＴ５１．６４のソース端子の波形を！１０図’　ｔ　
Ｐに示す。００波形はｔＮ期間の波形の変化を示したも
のであるがこの波形はリセット雑音によるものである。

ｐの波形はｔ８期間の波形の変化を示したものであり、
この波形の変化はリセット雑音と被写体像の変化が重畳
された波形となる。

したがって、これらの波形を差動増幅器６ｏで減算する
ことによシリセット雑音の除去された信号を得ることが
できる。

本実施例ではサンプリングパルスの最大値をコンデンサ
、ダイオードを用いて、トランジスタ４６２２・ のエミッタ電位の平均値に保持しているため、前記サン
プリングパルスの振幅は３了程度あればよい。この３了
程度の振幅は一般のＴＴＬロジックＩＣの出力信号をそ
のまま用いることができる。

もしサンプリングパルスの最大値を前述の如く、エミッ
タ電位の平均値に保持し彦ければ、ＦＥＴ５０．５３を
十分にＯＮ、ＯＦＦするには、サンプリングパルスの振
幅をトランジスタ４６のエミッタ電位までとしなければ
ならない。このようにサンプリングパルスの振幅を大き
ぐするにはＴＴＬロジックＩＣ出力信号を増幅しなけれ
ばならないため、新たに高周波、大振幅が可能な増幅器
が必要となシ、不経済である。

発明の詳細 な説明したように本発明によれば、固体撮像素子出力信
号に含まれるリセット雑音を安定に除去することができ
る。またサンプリングパルスの振幅も比較的小さくても
十分に動作するので、サンプリングパルスはＴＴＬロジ
ックＩＣ出力信号をそのまま用いることができる。

【図面の簡単な説明】

第１図はＩ　Ｌ−ＣＯＤの構成を示す回路図、第２図は
水平転送段および信号電荷検出部の詳細回路図、第３図
ａは電荷転送状態を示す状態図、同図すは水平転送パル
スおよびリセットパルスの波形図、第４図は電荷検出部
の動作を示す信号波形図、第５図は従来のリセット雑音
除去回路、第６図は第５図の各部の波形を示す波形図、
第７図は本発明における一実施例のリセｙ）雑音除去回
路を示す回路図、第８図は第７図の各部の波形を示す波
形図、第９図は本発明による一具体回路例を示す回路図
、第１ｏ図は第９図における各部の波形を示す波形図で
ある。 ・　　　２８，３７．３８・・・・・・バッファアンプ
、３９・・・・・・差動アンプ、４０．４２・・・・・
アナログスイッチ、４１．４３・・・・・コンデンサ。

Claims (2)

【特許請求の範囲】
1. （１）光電変換部と電荷結合素子から成る走査部とリセ
   ットＭＯＳＦＥＴを備えた漂遊拡散型電荷検出部とを同
   一チップ上に形成した固体撮像素子の前記漂遊拡散型電
   荷検出部出力信号を、第１と第２のサンプルホールド回
   路に供給し、第１のサンプルホールド回路により、前記
   漂遊拡散型電荷検出部の基準電位を１画素毎にサンプル
   ホールドし、第２のサンプルホールド回路により、前記
   漂遊拡散型電荷検出部出力信号の映像信号成分を１画素
   毎にサンプルホールドし、前記第１、第２のサンプルホ
   ールド回路の出力信号を減算して出力することを特徴と
   する固体撮像装置。
2. （２）第１、第２のサンプルホールド回路に供給される
   サンプリングパルスの最大値が漂遊拡散型電荷検出部出
   力信号の平均値の直流電位に固定されていることを特徴
   とする特許請求の範囲第１項に記載の固体撮像装置。