JPS61786A - 電子機器 - Google Patents
電子機器Info
- Publication number
- JPS61786A JPS61786A JP60019689A JP1968985A JPS61786A JP S61786 A JPS61786 A JP S61786A JP 60019689 A JP60019689 A JP 60019689A JP 1968985 A JP1968985 A JP 1968985A JP S61786 A JPS61786 A JP S61786A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- signal
- data
- information
- key
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G15/00—Time-pieces comprising means to be operated at preselected times or after preselected time intervals
- G04G15/006—Time-pieces comprising means to be operated at preselected times or after preselected time intervals for operating at a number of different times
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
- Calculators And Similar Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は複数の曜日情報を毎週繰り返し作動しうる電子
機器に関する。
機器に関する。
従来電卓において、好きなときにデータを用いたいとき
、いわゆる独立メモリと称せられるメモリに１−述のデ
ータを格納させるか、メモリに格納したデータでも１度
使用したら用済みのデータと、再度使用するデータとが
あり、−１−記メモリの内容をクリアさせるキーを誤操
作し。
、いわゆる独立メモリと称せられるメモリに１−述のデ
ータを格納させるか、メモリに格納したデータでも１度
使用したら用済みのデータと、再度使用するデータとが
あり、−１−記メモリの内容をクリアさせるキーを誤操
作し。
再度使用したいデータを不用意にクリアしてしまうこと
がある。
がある。
本発明はに述の点を鑑み、不用意なキー操作によりメモ
リの内容を消去させない電子機器を提供するものである
。
リの内容を消去させない電子機器を提供するものである
。
本発明の他の目的は不用意なキー操作によるデータクリ
アを阻１卜する為にメモリに複数の曜日データと共に特
定情報を対で記憶させ、クリアメモリキーが操作された
とき、次の曜日データにセットして毎週繰返し作動する
ようにした電子機器を提供するものである。
アを阻１卜する為にメモリに複数の曜日データと共に特
定情報を対で記憶させ、クリアメモリキーが操作された
とき、次の曜日データにセットして毎週繰返し作動する
ようにした電子機器を提供するものである。
本発明の他の目的は、時計機能を備えた電子機器におい
て記憶器に予定時刻を格納しておき、予定時刻に達した
とき、予定時刻に達したことを意味する警告を発生させ
るが、この警告をリセットさせる手段で同時に記憶器に
格納された予定時刻に基いて毎週繰返し動作を行なうも
のである。
て記憶器に予定時刻を格納しておき、予定時刻に達した
とき、予定時刻に達したことを意味する警告を発生させ
るが、この警告をリセットさせる手段で同時に記憶器に
格納された予定時刻に基いて毎週繰返し動作を行なうも
のである。
本発明の他の目的は以下図面と共に行なわれる実施例の
説明より明らかとなる。
説明より明らかとなる。
勇１図は本発明による電子機器の１実施例を示す外観図
である。
である。
同図において、ｒＯＪ 、ｒｌＪ 、〜、「９」及び「
φ」は数値情報を入力する為の数値キー１．ｒＸＪ 、
ｒ÷Ｊ、ｒ＋」、ｒ−Ｊは四則演算の指示を与えるキー
、ＳＴＯは前述の独立メモリにデータを書き込む為のキ
ー、ＲＣＬは前述独立メモリのデータを呼び出す為のキ
ー、ＣＭは前述の独立メモリの内容をクリアする為のキ
ー、Ｃは前述の独立メモリ以外のメモリの内容をクリア
する為のキー、＝は四則演算のｒＸ」 、ｒ÷」 、ｒ
＋」 、ｒ−」の命令を実行させるキー、及びＳＫは上
述の独立メモリの内容をキーＣＭの操作によりクリアさ
せるのを防１トさせる情報を入力させるキーである。
φ」は数値情報を入力する為の数値キー１．ｒＸＪ 、
ｒ÷Ｊ、ｒ＋」、ｒ−Ｊは四則演算の指示を与えるキー
、ＳＴＯは前述の独立メモリにデータを書き込む為のキ
ー、ＲＣＬは前述独立メモリのデータを呼び出す為のキ
ー、ＣＭは前述の独立メモリの内容をクリアする為のキ
ー、Ｃは前述の独立メモリ以外のメモリの内容をクリア
する為のキー、＝は四則演算のｒＸ」 、ｒ÷」 、ｒ
＋」 、ｒ−」の命令を実行させるキー、及びＳＫは上
述の独立メモリの内容をキーＣＭの操作によりクリアさ
せるのを防１トさせる情報を入力させるキーである。
第２図は第１１Ｚに示す電子機器の主要部を示すブロッ
ク図である。
ク図である。
Ｍはメモリで、ここでは１例として複数ビットの直列の
シフトレジスタを用いているが。
シフトレジスタを用いているが。
アドレス情報を４えてメモリよりデータを読み出しまた
はメモリにデータを書き込むメモリ例えばＲＡＭ （Ｒ
ＡＮＤＯＭ ＡＣＣＥＳＳＭＥＭＯＲＹ）を用いても
良いい」二連のメモリＭは次のような順序で情報を格納
する。Ｆｌにメモリの内容をクリアさせるか否かの判別
の為の特定情報が格納される。ここではかかる特定情報
として論理値の゛′ｌパを用いる。Ｆ２〜Ｆ９にはＦ２
〜Ｆ９の順序でデータを格納させる。図示ではｒｌ」が
Ｆｌに記憶されているので、Ｆ２〜Ｆ９に記憶されてい
るデータ「０ＯＪ１・・・０ＩＯＩＪ を複数使用する
ことを示している。メモリＭの情報内容はクロックによ
りＦ９ 、 Ｆ８ 、・・・・・・、Ｆｌの方向へ順次
シフトする。なおこのメモリＭは前述の電卓内における
独イｌメモリである。
はメモリにデータを書き込むメモリ例えばＲＡＭ （Ｒ
ＡＮＤＯＭ ＡＣＣＥＳＳＭＥＭＯＲＹ）を用いても
良いい」二連のメモリＭは次のような順序で情報を格納
する。Ｆｌにメモリの内容をクリアさせるか否かの判別
の為の特定情報が格納される。ここではかかる特定情報
として論理値の゛′ｌパを用いる。Ｆ２〜Ｆ９にはＦ２
〜Ｆ９の順序でデータを格納させる。図示ではｒｌ」が
Ｆｌに記憶されているので、Ｆ２〜Ｆ９に記憶されてい
るデータ「０ＯＪ１・・・０ＩＯＩＪ を複数使用する
ことを示している。メモリＭの情報内容はクロックによ
りＦ９ 、 Ｆ８ 、・・・・・・、Ｆｌの方向へ順次
シフトする。なおこのメモリＭは前述の電卓内における
独イｌメモリである。
ＩＮ］は入力装置で、電卓に設けられたメモリクリヤキ
ーＣＭの操作を検知し、またタイミング信号ＴＸを検知
し、キーＣＭの１度の操作の間に１度付号線Ｓｌに論理
値ｒｌＪの信号を出力する。
ーＣＭの操作を検知し、またタイミング信号ＴＸを検知
し、キーＣＭの１度の操作の間に１度付号線Ｓｌに論理
値ｒｌＪの信号を出力する。
ＣＣＩは制御装置で、入力装置ＩＮＩからの４？４号に
同期し、信号線Ｓ２の信号の有無に応じて信号線Ｓ３に
信号を出力する。通常ここで１すｒｌＪの信号を出力す
る。
同期し、信号線Ｓ２の信号の有無に応じて信号線Ｓ３に
信号を出力する。通常ここで１すｒｌＪの信号を出力す
る。
Ｇｌはアンドゲートで、データ書き込みキーＳＴＯの操
作に応じて一方の入力端より数値キー「０」〜「９」の
操作による信号、他のメモリよりのデータＤＡＴＡをメ
モリＭに格納制御する。
作に応じて一方の入力端より数値キー「０」〜「９」の
操作による信号、他のメモリよりのデータＤＡＴＡをメ
モリＭに格納制御する。
Ｇ２はアンドゲートで、メモリＭの内容を保存させるか
否かの制御を行なうもので、書き込み信号線ＷＲＩ Ｔ
ＥがキーＳＴＯの操作により“ｌ“の時、インバータ■
により信号線ＷＲＩＴＥＪ−の“ｌ“が°°Ｏ゛に反転
し、アントゲ−）Ｇ２を閉成させ、メモリＭ内のデータ
がＦｌよりＦＩＯに帰還するのを阻１トさせる。
否かの制御を行なうもので、書き込み信号線ＷＲＩ Ｔ
ＥがキーＳＴＯの操作により“ｌ“の時、インバータ■
により信号線ＷＲＩＴＥＪ−の“ｌ“が°°Ｏ゛に反転
し、アントゲ−）Ｇ２を閉成させ、メモリＭ内のデータ
がＦｌよりＦＩＯに帰還するのを阻１トさせる。
書き込み信号線ＷＲＩ ＴＥ Ｉ−の信号が′°０゛の
とき、インバータＩによりｌ″の信号がアントゲ−）Ｇ
２に印加される為、メモリＭのデータはアントゲートＧ
２を介して循環する。もちろん］二述のアンドゲートＧ
２は制御装置ＣＣＩからの信号を受ける端子を有してい
るので、１−述の説明のとき、制御装置ＣＣＩは“１′
°の信号を出力しているものとする。
とき、インバータＩによりｌ″の信号がアントゲ−）Ｇ
２に印加される為、メモリＭのデータはアントゲートＧ
２を介して循環する。もちろん］二述のアンドゲートＧ
２は制御装置ＣＣＩからの信号を受ける端子を有してい
るので、１−述の説明のとき、制御装置ＣＣＩは“１′
°の信号を出力しているものとする。
ＯＧ３はオアゲートで、アントゲ−１Ｇｌ。
Ｇ２の出力をメモリＭに送るものである。
Ｇ３はアットゲートで、ここではこのアンドゲートによ
りメモリＭ内のデータをクリアすべきか否かを判別する
ものである。前述の如く例えばメモリＭのＦｌにメモリ
内のデータを消すべきか残すべきかの情報を格納してい
るもので、かかる情報はキー操作によりあるいは内部１
の制御回路によりデータの種類を判別させることにより
Ｆｌに記憶される。例えば°゛ｌ゛を残す、Ｏ゛をクリ
アさせる情報とする。かかるＦｌのデータがアントゲ−
）Ｇ３に印加されるとき、“１ ”となるような信号Ｔ
ＸがアンドゲートＧ３の他の入力端に印加される。従っ
てアットゲートＧ３はＦｌの出力に応して゛°０°゛”
１ ”を出力し、アントゲ−１・Ｇ２の出力例り！！
１ｉＳ２が°゛１′°のとき、制御装置ＣＣＩは信号線
Ｓ ３ Ｊ二の信号を１にし、アントケートＧ２を開成
させ、メモリＭ２のデータを循環させるので、メモリＭ
の内容はクリアされず、信号線Ｓ２」、の信号が０°”
のとき、制御装置ＣＣ１はイ言号線Ｓ３を“０゛にし、
アントゲ−１・Ｇ２を閉成させる。従ってメモリＭ内の
データは循環されず、メモリＭ内のデータはクリアされ
る。
りメモリＭ内のデータをクリアすべきか否かを判別する
ものである。前述の如く例えばメモリＭのＦｌにメモリ
内のデータを消すべきか残すべきかの情報を格納してい
るもので、かかる情報はキー操作によりあるいは内部１
の制御回路によりデータの種類を判別させることにより
Ｆｌに記憶される。例えば°゛ｌ゛を残す、Ｏ゛をクリ
アさせる情報とする。かかるＦｌのデータがアントゲ−
）Ｇ３に印加されるとき、“１ ”となるような信号Ｔ
ＸがアンドゲートＧ３の他の入力端に印加される。従っ
てアットゲートＧ３はＦｌの出力に応して゛°０°゛”
１ ”を出力し、アントゲ−１・Ｇ２の出力例り！！
１ｉＳ２が°゛１′°のとき、制御装置ＣＣＩは信号線
Ｓ ３ Ｊ二の信号を１にし、アントケートＧ２を開成
させ、メモリＭ２のデータを循環させるので、メモリＭ
の内容はクリアされず、信号線Ｓ２」、の信号が０°”
のとき、制御装置ＣＣ１はイ言号線Ｓ３を“０゛にし、
アントゲ−１・Ｇ２を閉成させる。従ってメモリＭ内の
データは循環されず、メモリＭ内のデータはクリアされ
る。
」―述の如き構成より成る実施例の作動を説明する。
今、第１図の数値キー「０」〜「９」か操作され、かか
るキー操作にり、■応するｉ ｇ他信号かＦ２−Ｆ９に
、キーＳＫによる信ｊ？ ｌか図示の如＜ＦｌにキーＳ
ＴＯの書き込み信シ）により信号線ＤＡＴＥを介し配列
される。かかる人力は公知のキー人力制御によって行か
うことができる。
るキー操作にり、■応するｉ ｇ他信号かＦ２−Ｆ９に
、キーＳＫによる信ｊ？ ｌか図示の如＜ＦｌにキーＳ
ＴＯの書き込み信シ）により信号線ＤＡＴＥを介し配列
される。かかる人力は公知のキー人力制御によって行か
うことができる。
メモリＭの内容はキー操作が行なわれないとき メモリ
に印加されるクロックＣＬＯＣＫによりアットケートＧ
２を介して１ビツトずつＦ９からＦ８．・・・・・・Ｆ
ｌ、Ｆ９に循環してシフトする。Ｆｌに記憶されている
特定情報かＦ９にシフトするタイミング毎に第３図に示
す如く信−）線ＴＸに７ンドノＴ−トＧ３を開成する１
信吟か不図小の信号発生手段により印加され、特定情報
が何であるかを判別する。今の場合、特：Ｉｉど情報は
「１」なので、信号線Ｓ２上に「１」の信号か発生する
。しかし制御装置ＣＣＩは人力装置ＩＮＩからキーＣＭ
の操作によって得られた信号（第３図ＩＮＩ出力）か得
られないので その出力はｒｌＪの信号を出力しつづけ
る。従ってアントケー）Ｇ２は閉成されず、メモリＭの
内容は循環し続ける。
に印加されるクロックＣＬＯＣＫによりアットケートＧ
２を介して１ビツトずつＦ９からＦ８．・・・・・・Ｆ
ｌ、Ｆ９に循環してシフトする。Ｆｌに記憶されている
特定情報かＦ９にシフトするタイミング毎に第３図に示
す如く信−）線ＴＸに７ンドノＴ−トＧ３を開成する１
信吟か不図小の信号発生手段により印加され、特定情報
が何であるかを判別する。今の場合、特：Ｉｉど情報は
「１」なので、信号線Ｓ２上に「１」の信号か発生する
。しかし制御装置ＣＣＩは人力装置ＩＮＩからキーＣＭ
の操作によって得られた信号（第３図ＩＮＩ出力）か得
られないので その出力はｒｌＪの信号を出力しつづけ
る。従ってアントケー）Ｇ２は閉成されず、メモリＭの
内容は循環し続ける。
４、不用、侍なキー操作としてキーＣＭが操作されると
、人力装置ＴＮＩより信号線ＴＸの「１」の信号に応答
しメモリＭの内容が１循環する時間の間図示の如くｌの
信号が出力される。前述のデータかメモリＭに入ってい
た場合、信号線ＴＸに「１」の信号が現われたとき、ア
ンドゲートＧ３の出力は前述の如くｒｌＪとなり、制御
装置ＣＣＩは入力装置ＩＮｌの１の信号を受け、信号線
Ｓ２上のｒｌＪの信号を受け、１の信号を出力する。も
しＦｌに記憶された特定情報が「０」のと５、クリアキ
ー〇Ｍか押下されると、信号線ＴＸに１の信号が印加さ
れたとき、信号線Ｓ２にＯの信号が印加され、制御装置
ｃｃｉは人力装置ＩＮＩから受けた「１」の信号により
信号線Ｓ２上の信号０を検出し、メモリＭの１循環時間
の間Ｏの信号を出力し、アントゲ−）Ｇ２を閉成し、メ
モリＭの内容をクリアさせる。メモリの内容は前述の如
く書き込みによって書き直すことができる。
、人力装置ＴＮＩより信号線ＴＸの「１」の信号に応答
しメモリＭの内容が１循環する時間の間図示の如くｌの
信号が出力される。前述のデータかメモリＭに入ってい
た場合、信号線ＴＸに「１」の信号が現われたとき、ア
ンドゲートＧ３の出力は前述の如くｒｌＪとなり、制御
装置ＣＣＩは入力装置ＩＮｌの１の信号を受け、信号線
Ｓ２上のｒｌＪの信号を受け、１の信号を出力する。も
しＦｌに記憶された特定情報が「０」のと５、クリアキ
ー〇Ｍか押下されると、信号線ＴＸに１の信号が印加さ
れたとき、信号線Ｓ２にＯの信号が印加され、制御装置
ｃｃｉは人力装置ＩＮＩから受けた「１」の信号により
信号線Ｓ２上の信号０を検出し、メモリＭの１循環時間
の間Ｏの信号を出力し、アントゲ−）Ｇ２を閉成し、メ
モリＭの内容をクリアさせる。メモリの内容は前述の如
く書き込みによって書き直すことができる。
第４図は本発明による他の実施例のブロック図である。
この実施例は電子機器内のメモリに予定時刻を記憶させ
、予定時刻になって警告を発生したとき、警告リセット
手段により警告をリセットさせると共に予定時刻と共に
記憶された特定情報に応じ予定時刻を消去させるか否か
を判別さゼるものである。
、予定時刻になって警告を発生したとき、警告リセット
手段により警告をリセットさせると共に予定時刻と共に
記憶された特定情報に応じ予定時刻を消去させるか否か
を判別さゼるものである。
例をあげてさらに説明するならば、１コイ１時間情報と
遅時間情報とが人力出来る場合、日付時間情報はその時
だけであることが多く、遅時間情報は定例の予定である
ことが多い。従って日付時間情報はリセットキーにより
クリアされるべきであり１週時間情報はクリアしない方
が良い。
遅時間情報とが人力出来る場合、日付時間情報はその時
だけであることが多く、遅時間情報は定例の予定である
ことが多い。従って日付時間情報はリセットキーにより
クリアされるべきであり１週時間情報はクリアしない方
が良い。
但しここでいう日付情報は年月を含まないものを指す。
第４図において、Ｒ１はメモリで、第５図ｔこ小す如き
構成を有する。第２図に示す実施例とデータの入出力制
御は同じで、信号線ＳＭによるデータの書き込みが行な
われ、信号線ＲＳ Ｔの信号によりメモリＭの内容の循
環が阻止され、データがクリアされるものである。
構成を有する。第２図に示す実施例とデータの入出力制
御は同じで、信号線ＳＭによるデータの書き込みが行な
われ、信号線ＲＳ Ｔの信号によりメモリＭの内容の循
環が阻止され、データがクリアされるものである。
メモリＲ１に配列されるデータは例えば第６図に図示す
る如く格納されている。Ｆｌの位置に週情報としてｌも
しくはＨ行情報としてＯが格納される。Ｆｌに１が格納
されると、以トＦ２〜Ｆ８は週情報とし、Ｆ２にｒｌＪ
がイ１れは°、Ｉ−］、Ｆ３にｒｌ」が有れば、月、・
・・・・・Ｆ８に「１」が有れば、土が記憶されている
ことを意味する。Ｆｌか「０」を記憶していれば。
る如く格納されている。Ｆｌの位置に週情報としてｌも
しくはＨ行情報としてＯが格納される。Ｆｌに１が格納
されると、以トＦ２〜Ｆ８は週情報とし、Ｆ２にｒｌＪ
がイ１れは°、Ｉ−］、Ｆ３にｒｌ」が有れば、月、・
・・・・・Ｆ８に「１」が有れば、土が記憶されている
ことを意味する。Ｆｌか「０」を記憶していれば。
Ｆ２〜Ｆ８はＨ行情報として、Ｆ２〜Ｆ４で１１付の１
０の位の数値を記憶し、Ｆ５〜Ｆ８で１１付の１の位の
数値を記憶する。
０の位の数値を記憶し、Ｆ５〜Ｆ８で１１付の１の位の
数値を記憶する。
Ｆ９〜Ｆ１９はＦ９〜Ｆ１３で時間を記憶し、Ｆ Ｊ、
４〜Ｆ１９で分を記憶する。図において、Ｒ１に複数
の曜日情報万人七時刻情報２時８分が記憶゛されている
。
４〜Ｆ１９で分を記憶する。図において、Ｒ１に複数
の曜日情報万人七時刻情報２時８分が記憶゛されている
。
Ｒ２，Ｒ３はメモリで、Ｒ１と同一の構成より成る。
ＡＧＩ−ＡＣ３はそれぞれメモリＲ１〜Ｒ３の内容を転
送させるアントゲートで、第７図に示す如きタイミング
信号Ｔｌ−Ｔ３がそれぞれのゲートに印加される。タイ
ミング信号Ｔ１〜Ｔ３はそれぞれメモリＲ１−Ｒ３の１
循環時間（ｌ ｗ ｏ ｒ ｄ時間）の間”ｌ“となる
信号で。
送させるアントゲートで、第７図に示す如きタイミング
信号Ｔｌ−Ｔ３がそれぞれのゲートに印加される。タイ
ミング信号Ｔ１〜Ｔ３はそれぞれメモリＲ１−Ｒ３の１
循環時間（ｌ ｗ ｏ ｒ ｄ時間）の間”ｌ“となる
信号で。
不図示の信号発生ｒ段により得る。
ＯＲ１はオアゲートで、アンドケー）ＡＧＩ〜ＡＧ３の
出力を次段に伝える役目を行なう。
出力を次段に伝える役目を行なう。
ＡＣ３はアントゲートで、オアゲー）ＯＲＩの出力を第
７図に示す如きタイミング信号ＴＡにより通過させるも
のである。
７図に示す如きタイミング信号ＴＡにより通過させるも
のである。
ＣＯＮ １は一致回路で、不図示の時計手段より送られ
てくる現在の遅時間情報ＤＡＴＡ ｌを参ｐ＠ シアン
ドゲートＡＧ４を介して印加される。
てくる現在の遅時間情報ＤＡＴＡ ｌを参ｐ＠ シアン
ドゲートＡＧ４を介して印加される。
メモリＲ１〜Ｒ３の内容との比較を行ない、また第７図
に示す如きタイミング信号ＴＸにより識別される１１付
情報をアンドゲート等で検出する機能を有する。
に示す如きタイミング信号ＴＸにより識別される１１付
情報をアンドゲート等で検出する機能を有する。
ＡＣ３はアントゲートで、オアゲー）’ＯＲＩより出力
されるデータを第７図のタイミングＴＢで通過させる。
されるデータを第７図のタイミングＴＢで通過させる。
ＣＯＮ２は一致回路で、不図示の時計手段より出力され
る１」付時間情報を参照し、アンドゲートＡＧ５を介し
て送られてくるメモリＲ１〜Ｒ３のデータとの比較を行
ない、またタイミング信号ＴＸにより週情報をアンドゲ
ート等により識別するものである。
る１」付時間情報を参照し、アンドゲートＡＧ５を介し
て送られてくるメモリＲ１〜Ｒ３のデータとの比較を行
ない、またタイミング信号ＴＸにより週情報をアンドゲ
ート等により識別するものである。
ＯＲ２はオアゲートで、−数回路Ｃ０ＮＩ。
ＣＯＮ２の一致出力を通過させ、警告手段の例えばブザ
ー音発生回路ＯＵＴを駆動させる。
ー音発生回路ＯＵＴを駆動させる。
ＡＣ３はアントゲートで、−・数回路ＣＯＮ２、タイミ
ング信号ＴＸ及び警告−ｒ段をクリアさせる手段（キー
もしくは制御回路）の信号とを入力し、すべてが１のと
き、■を出力する。
ング信号ＴＸ及び警告−ｒ段をクリアさせる手段（キー
もしくは制御回路）の信号とを入力し、すべてが１のと
き、■を出力する。
ＡＧ７〜ＡＧ９はアンドゲートで、タイミング信号Ｔ１
〜Ｔ３によりアンドゲートＡＧ６の出力ｌをワンショツ
）Ｏ５１〜ＯＳ ３ ニ伝工、ワンショット０３１−Ｏ
５３を駆動する。ワンショツ）Ｏ５１〜０５３はそれぞ
れメモリＲ１〜Ｒ３の信号線Ｒ３ＴＩ−Ｒ３Ｔ、３に接
続され、メモリの内容をクリアさせる。ワンショット０
３１〜Ｏ５３の出力はＩＷＯＲＤ時間「１」となる信号
である。
〜Ｔ３によりアンドゲートＡＧ６の出力ｌをワンショツ
）Ｏ５１〜ＯＳ ３ ニ伝工、ワンショット０３１−Ｏ
５３を駆動する。ワンショツ）Ｏ５１〜０５３はそれぞ
れメモリＲ１〜Ｒ３の信号線Ｒ３ＴＩ−Ｒ３Ｔ、３に接
続され、メモリの内容をクリアさせる。ワンショット０
３１〜Ｏ５３の出力はＩＷＯＲＤ時間「１」となる信号
である。
以１−の構成より成る実施例の作動を説明するっ
今、メモリＲ１に遅時間情報として複数の曜日情報万人
と時刻情［２時８分のデータが記憶され、メモリＲ２に
Ｈ付時間情報の３０日５時１５分のデータが記憶されて
いるものとする。
と時刻情［２時８分のデータが記憶され、メモリＲ２に
Ｈ付時間情報の３０日５時１５分のデータが記憶されて
いるものとする。
今、−・数回路ＣＯＮ２でメモリＲ２の内容と現在のＨ
伺時間情報ＤＡＴＡ２とが一致した場合、Ｔ２・ＴＸの
タイミングで一致回路ＣＯＮ２より出力か出力されるも
のとすると、リセット信号Ｒ３ＴＫの信号がタイミング
Ｔ２ＴＸ時にアンドケートＡＧ６を介してアントゲート
ＡＧ７〜ＡＧ９の一端に印加され、タイミング信号Ｔ１
〜Ｔ３との論理積によりアンドゲート・ＡＣ３よりｒｌ
Ｊの信号が出力され、ワンショットＯ３２かＩＷＯＲＤ
時間「１」の信号を信号１ｉ ＲＳ Ｔ ２に出力する
。従ってメモリＲ２の内容はワンンヨツ・トＯ３２の１
の信号で再循環せず、その内容がすべてＯとなる。また
リセット信号Ｒ３ＴＫはブザー音発生回路ＯＵＴの誓告
をリセットさせる。
伺時間情報ＤＡＴＡ２とが一致した場合、Ｔ２・ＴＸの
タイミングで一致回路ＣＯＮ２より出力か出力されるも
のとすると、リセット信号Ｒ３ＴＫの信号がタイミング
Ｔ２ＴＸ時にアンドケートＡＧ６を介してアントゲート
ＡＧ７〜ＡＧ９の一端に印加され、タイミング信号Ｔ１
〜Ｔ３との論理積によりアンドゲート・ＡＣ３よりｒｌ
Ｊの信号が出力され、ワンショットＯ３２かＩＷＯＲＤ
時間「１」の信号を信号１ｉ ＲＳ Ｔ ２に出力する
。従ってメモリＲ２の内容はワンンヨツ・トＯ３２の１
の信号で再循環せず、その内容がすべてＯとなる。また
リセット信号Ｒ３ＴＫはブザー音発生回路ＯＵＴの誓告
をリセットさせる。
次にメモリＲ２の内容がタイミングＴ２により−・致回
路ＣＯＮ２に導かれたとき、メモリＲ２の内容がすべて
Ｏとなっているから一致出力は出力されない。
路ＣＯＮ２に導かれたとき、メモリＲ２の内容がすべて
Ｏとなっているから一致出力は出力されない。
一方メモリＲ１に記憶された月晴２時８分が現在の遅時
間情報ＤＡＴＡｌと一致したことか一致回路ＣＯＮ ｌ
によって判明すると、Ｔｌ・ＴＸ時にオアゲー）ＯＲ２
を介してブザー音発生回路ＯＵＴを駆動させる６ 次いで、メモリＲ１に記憶された火曜２時８分が現在の
遅時間情報ＤＡＴＡ １と−・致したことが一致回路Ｃ
ＯＮ １によって判明すると、ＴｌφＴＸ時にオアゲー
ｈＯＲ２を介してブザー音発生回路ＯＵＴを駆動させる
。以上述へた如く遅時間情報を一致回路ＣＯＮ １で識
別し、複数の曜日情報に基いて順次に毎週繰返し作動さ
せる事が出来る。
間情報ＤＡＴＡｌと一致したことか一致回路ＣＯＮ ｌ
によって判明すると、Ｔｌ・ＴＸ時にオアゲー）ＯＲ２
を介してブザー音発生回路ＯＵＴを駆動させる６ 次いで、メモリＲ１に記憶された火曜２時８分が現在の
遅時間情報ＤＡＴＡ １と−・致したことが一致回路Ｃ
ＯＮ １によって判明すると、ＴｌφＴＸ時にオアゲー
ｈＯＲ２を介してブザー音発生回路ＯＵＴを駆動させる
。以上述へた如く遅時間情報を一致回路ＣＯＮ １で識
別し、複数の曜日情報に基いて順次に毎週繰返し作動さ
せる事が出来る。
以上岨−た如く本発明による電子機器は格納データに複
数の曜（−１を設定１〜で毎週繰返し作動を行なうよう
に構成しているのでデータの再セットを行なう必要がな
い。
数の曜（−１を設定１〜で毎週繰返し作動を行なうよう
に構成しているのでデータの再セットを行なう必要がな
い。
第１図は本発明による電子機器の外観図、第２（図は本
発明による実施例のブロック図、第３図は信号波形図、 第４図は本発明による他の実施例を示すブロック図、 第５図は第４図に示すメモリの詳細図、第６図は第４図
に示すメモリ内のデータの配列説明図。 第７Ｖは４８号波形図。
発明による実施例のブロック図、第３図は信号波形図、 第４図は本発明による他の実施例を示すブロック図、 第５図は第４図に示すメモリの詳細図、第６図は第４図
に示すメモリ内のデータの配列説明図。 第７Ｖは４８号波形図。
Claims (1)
- 複数の曜日情報と該複数の曜日情報に対応させた時刻情
報とを記憶する記憶手段と、前記記憶手段に記憶された
時刻情報と所定の時刻情報とを比較する比較手段と、前
記比較手段の比較出力によって作動する作動手段と、前
記作動手段の以後の作動を前記記憶手段に記憶させた複
数の曜日情報に従い順次に繰り返し実行することを特徴
とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60019689A JPS61786A (ja) | 1985-02-04 | 1985-02-04 | 電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60019689A JPS61786A (ja) | 1985-02-04 | 1985-02-04 | 電子機器 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14390078A Division JPS5569866A (en) | 1978-10-30 | 1978-11-21 | Electronic apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61786A true JPS61786A (ja) | 1986-01-06 |
Family
ID=12006209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60019689A Pending JPS61786A (ja) | 1985-02-04 | 1985-02-04 | 電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61786A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2184153A1 (de) | 2008-11-10 | 2010-05-12 | ifw Manfred Otte GmbH | Verfahren und Vorrichtung zum Einlegen von Einlegeteilen wie Etiketten und dergleichen in ein Spritzgusswerkzeug |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS509584U (ja) * | 1973-05-26 | 1975-01-31 |
-
1985
- 1985-02-04 JP JP60019689A patent/JPS61786A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS509584U (ja) * | 1973-05-26 | 1975-01-31 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2184153A1 (de) | 2008-11-10 | 2010-05-12 | ifw Manfred Otte GmbH | Verfahren und Vorrichtung zum Einlegen von Einlegeteilen wie Etiketten und dergleichen in ein Spritzgusswerkzeug |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4392133A (en) | Electronic lock with changeable opening code | |
| US4247905A (en) | Memory clear system | |
| EP0283238B1 (en) | Non-volatile memory | |
| JPH01129323A (ja) | Ｆｉｆｏメモリ制御回路 | |
| JPS63271679A (ja) | デ−タ書込み方式 | |
| US6501700B2 (en) | Internal addressing structure of a semiconductor memory | |
| US5381452A (en) | Secure counting method for a binary electronic counter | |
| JPS61786A (ja) | 電子機器 | |
| JPH06131253A (ja) | メモリワードの管理回路 | |
| US3900836A (en) | Interleaved memory control signal handling apparatus using pipelining techniques | |
| GB792707A (en) | Electronic digital computers | |
| US3958223A (en) | Expandable data storage in a calculator system | |
| US3854124A (en) | Electronic calculator | |
| US20230015255A1 (en) | Integrated counter in memory device | |
| US3015091A (en) | Memory matrix control devices | |
| US4267587A (en) | Electronic timepiece circuit | |
| SU407396A1 (ru) | Буферное запоминающее устройство | |
| US4004280A (en) | Calculator data storage system | |
| KR820001628B1 (ko) | 계시장치 | |
| JPS602639B2 (ja) | 時計の時限装置 | |
| JPS6214919B2 (ja) | ||
| JPS621237B2 (ja) | ||
| JPS5922587Y2 (ja) | 乱数発生装置 | |
| SU1388866A1 (ru) | Устройство дл идентификации записей файла | |
| JPS5676668A (en) | Dial signal transmitting system |