JPS6179221A - エピタキシヤル成長法 - Google Patents

エピタキシヤル成長法

Info

Publication number
JPS6179221A
JPS6179221A JP59200605A JP20060584A JPS6179221A JP S6179221 A JPS6179221 A JP S6179221A JP 59200605 A JP59200605 A JP 59200605A JP 20060584 A JP20060584 A JP 20060584A JP S6179221 A JPS6179221 A JP S6179221A
Authority
JP
Japan
Prior art keywords
crystal
grown
protective film
gaas
epitaxial growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59200605A
Other languages
English (en)
Inventor
Masao Mashita
真下　正夫
Miyoko Watanabe
渡辺　美代子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59200605A priority Critical patent/JPS6179221A/ja
Publication of JPS6179221A publication Critical patent/JPS6179221A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2907—Materials being Group IIIA-VA materials
    • H10P14/2911—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3221—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3421—Arsenides

Landscapes

  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は分子線エピタキシャル成長法を用いてＡｌｘＧ
ａＩ　ＸＡ８結晶の上に他の結晶を再成長させるエピタ
キシャル成長法に関するものである。
〔発明の技術的背景とその間ｄ点〕
ｎ型のＡΔｘＧａ１．Ａｓ結晶の分子線エピタキシでは
結晶成長の中断を行った界面において、キャリヤ濃度が
減少する現象が生ずる。この界面は、非オーム性高抵抗
層として働くため、基板を電極とするデバイスや結晶中
に電極を埋め込む構造のデバイスでは、この種の界面は
重大な問題となる。
従って、結晶成長を中断する前にアモルファスＡｓ膜を
分子線エピタキシャル成長装置内で形成し、この人８膜
を結晶を大気にさらした時の保護膜として用いる方法が
提案されている。例えばｎ型ＧａＡｓに対してＡｓパシ
ベーションを行った場合には界面におけるキャリヤ濃度
の減少はないといわれている。しかし、このようなＡｓ
膜においては、アモルファス構造のために構造欠陥を通
して大気中のＨ，ＯやＣＯなどの不純物ガスが侵入し、
ＧａＡｓに比べて活性なＡＩ　ＸＧａ１−　ｚ　Ａｓ　
結晶を汚染する。また、Ａｓ膜は湿気に対して極めて不
安定である欠点も有する。
〔発明の目的〕
本発明は、上述した従来の再成長法の欠点を改良したも
ので分子線エピタキシャル成長のＡ＃Ｇａ１゜Ａｓ結晶
の再成長界面においてキャリヤａ度の減少法を提供する
ことを目的とする。
〔発明の概要〕
本発明の方法は１分子線エピタキシャル法Ｃ：よって人
７ｘＧｌｓ　−ｘＡｓを例えばＧａＡｓ　　結晶基板の
上に所望の厚さまで成長させ、更に保護膜として数１０
〜数１ＯＯＸのＧａＡｓ結晶を成長させた後大気中にと
り出し、再び分子線エピタキシにより他の結晶を成長さ
せる場合には、上記保護膜としてのＧａＡｓ結晶は熱的
に蒸発させる方法である。
〔発明の効果〕
本発明（＝よれば％　Ａｊｌ）ＣＧａｌ−Ｘ”結晶は大
気に収り出される前に非常に熱的および化学的に安定な
ＧａＡｓ結晶で保護されるので大気からの汚染がなく、
再成長の際には保護膜は熱的１：蒸発される。従ってＡ
ｊｘＧ麿、−ｘＡ、結晶の上（：結果的シーは直接、所
望の結晶を成長させることができ、かつキャリヤの減少
を示さない清浄な界面を得ることができる。
〔発明の実施例〕
以下、上述した本発明の実施例を図面に基いて説明する
。本発明では第１図において分子線エピタキシによりＧ
ａＡｓ結晶ｌ結晶−ＡＪ　６．ｓ　Ｇａ６．ｙ　Ａｓ結
晶２を１μ厚でエピタキシャル成長させ更に１００　Ａ
厚のＧａＡｓ結晶３を成長させる。このような構造のも
のを装置の外に収り出し、再び装置内に取り入れ、基板
をＩ　Ｘ　ｌ（ｊ’−”　Ｔｏｒｒ　　圧のＡｓ雰囲気
中で７１０’Ｃ１０分間加熱して上記１００ＡのＧａＡ
ｓ結晶を蒸発させた。第２図に基板温度とＧａＡａの蒸
発速度の関係を示す。保護膜ＧａＡａの蒸発条件は第２
図を用いて決定することができる。保護膜を蒸発させた
後、λＪ６ａ＠　Ｇａ　（ｋ？　Ａｓをａｏｏｏｉ成長
させた。その結果、第３図に示すような構造が得られた
。比較のため、従来例の１００１のＡｓ膜で保護したも
のを第４図に、保護膜を全くつけないものを第５図に示
す。以上すべてのＡＪＯ，ＩＩ　Ｇａｏ、ｙ　Ａｓ結晶
は共通にｎ＝　５　ＸＩＱ”　ａｍのｎ型のドーピング
を行っである。
第５図の保護膜のないものは、窒素ガス中に放置したも
の、第１図および第４図に対応する構造のものは純水中
に３０分間浸漬したものをそれぞれ再成長し、第３図の
構造を得た後Ｃ−ｖ法によりキャリヤのプロファイルを
測定した結果を第６図に示す。■は第５図の構造に対応
し、再成長界面でのキャリヤの減少が著しい。＠は第４
図に対応し、保護膜のない場合と同様、かなりのキャリ
ヤの減少が見られる。■は本発明による第１図（一対応
するプロファイルで殆んどキャリヤの減少は見られない
。
以上の説明で本発明の特徴が明確（二なったように本発
明ｌ：よれば再成長界面でキャリヤ濃度の減少のない清
浄な界面が得られる。
〔発明の他の実施例〕
上記実施例ではＡｌｘＧａ１−）（ＡｓとしてＡｊｏ、
ｓＧａ＆ｙ　Ａａを挙げて説明したがいずれの結晶も任
意の組成を選ぶことができる。また、再成長結晶）Ｎｉ
ｔ　ｘＡｓ結晶に限ることなく、ＧａＡｓ結晶を含め、
他の物質からなる結晶を選ぶことができる。
【図面の簡単な説明】
第１図〜第３図は本発明による一実施例を説明するため
の図、第４図及び第５図は従来例を説明するための図、
第６図は従来例の方法を採用した場合と本発明方法を採
用した場合の効果の相違な説明するための図である。 １−−−　ＧａＡｓ基板　　　　　２　、２’・、ＡＪ
、、３Ｇａｏ、、Ａｌｔ結晶３・・・ＧａＡｓ結晶　　
　　４・・・Ａ８膜代理人　弁理士　則　近　憲　佑 （ほか１名） 第　　１　図　　　　第　　３　図 第　　２　図 温度（・Ｃ） 第　　４　図　　　　第　　５　図 第　　６　図 滝さＣノ／ｒｒＬ）

Claims (1)

    【特許請求の範囲】
  1. 　分子線エピタキシャル法によつて成長したＡｌ＿ｘＧ
    ａ＿１＿−＿ｘＡｓ（ｘ≠０）結晶を大気中に取り出し
    た後、再び分子線エピタキシ法によりその上へ他の結晶
    を成長させるエピタキシヤル成長法において、上記Ａｌ
    ＿ｘＧａ＿１＿−＿ｘＡｓ結晶上にＧａＡｓ結晶を保護
    膜として成長させ、再成長時に上記保護膜を蒸発させて
    から所望の結晶を成長させることを特徴とするエピタキ
    シヤル成長法。
JP59200605A 1984-09-27 1984-09-27 エピタキシヤル成長法 Pending JPS6179221A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59200605A JPS6179221A (ja) 1984-09-27 1984-09-27 エピタキシヤル成長法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59200605A JPS6179221A (ja) 1984-09-27 1984-09-27 エピタキシヤル成長法

Publications (1)

Publication Number Publication Date
JPS6179221A true JPS6179221A (ja) 1986-04-22

Family

ID=16427143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59200605A Pending JPS6179221A (ja) 1984-09-27 1984-09-27 エピタキシヤル成長法

Country Status (1)

Country Link
JP (1) JPS6179221A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6293948A (ja) * 1985-10-18 1987-04-30 Rohm Co Ltd 半導体レーザの製造方法
JPH04192413A (ja) * 1990-11-26 1992-07-10 Sharp Corp 化合物半導体の成長方法及び半導体レーザの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6293948A (ja) * 1985-10-18 1987-04-30 Rohm Co Ltd 半導体レーザの製造方法
JPH04192413A (ja) * 1990-11-26 1992-07-10 Sharp Corp 化合物半導体の成長方法及び半導体レーザの製造方法

Similar Documents

Publication Publication Date Title
JPH033364A (ja) 半導体装置
JPS60142568A (ja) 炭化珪素電界効果トランジスタの製造方法
Crumbaker et al. Growth of InP on Si substrates by molecular beam epitaxy
Lee et al. The growth of high mobility InGaAs and InAlAs layers by molecular beam epitaxy
JPS6179221A (ja) エピタキシヤル成長法
JPS6362313A (ja) 半導体装置の製造方法
Postigo et al. Electrical and optical properties of undoped InP grown at low temperature by atomic layer molecular beam epitaxy
JPS6066892A (ja) 半導体レ−ザ装置及びその製造方法
JPH012318A (ja) 薄膜の形成方法
JP2932787B2 (ja) 化合物半導体ウェハの製造方法
DE2166427C3 (de) Verfahren zum epitaktischen Aufwachsen einer dotierten GaAs-Dünnschicht
Crumbaker et al. The influence of dislocation density on electron mobility in InP films on Si
JPS61214479A (ja) 高移動度トランジスタ用エピタキシヤルウエハの製造方法
JPS6430287A (en) Semiconductor laser device and manufacture thereof
JPS61276267A (ja) 半導体ヘテロ接合デバイス
JPS62137821A (ja) 半導体気相成長方法
JPS6164118A (ja) 半導体装置の製造方法
JPS63192227A (ja) 化合物半導体のエピタキシヤル成長方法
JPS62128522A (ja) 液相成長方法
Sandhu et al. p+/N GaAs-AlGaAs heterostructures grown by gas source MBE using gaseous p-and n-type dopant sources
JPS62243316A (ja) 半導体装置の製造方法
JPH0360173B2 (ja)
JPH06140332A (ja) ＡｌＧａＡｓ膜形成方法
JPS6016897A (ja) 分子線結晶成長方法
Missous et al. The electrical properties of In-doped and low-temperature-grown MBE GaAs