JPH06140332A - ＡｌＧａＡｓ膜形成方法 - Google Patents
ＡｌＧａＡｓ膜形成方法Info
- Publication number
- JPH06140332A JPH06140332A JP30811192A JP30811192A JPH06140332A JP H06140332 A JPH06140332 A JP H06140332A JP 30811192 A JP30811192 A JP 30811192A JP 30811192 A JP30811192 A JP 30811192A JP H06140332 A JPH06140332 A JP H06140332A
- Authority
- JP
- Japan
- Prior art keywords
- film
- algaas
- inp
- grown
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 230000015572 biosynthetic process Effects 0.000 title description 3
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910052785 arsenic Inorganic materials 0.000 claims abstract description 12
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims abstract description 12
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 claims abstract description 4
- 239000013078 crystal Substances 0.000 claims abstract description 4
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 36
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 15
- 238000010438 heat treatment Methods 0.000 claims description 9
- 238000000407 epitaxy Methods 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 13
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000002244 precipitate Substances 0.000 description 3
- 238000002128 reflection high energy electron diffraction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 108010083687 Ion Pumps Proteins 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000000171 gas-source molecular beam epitaxy Methods 0.000 description 1
- 229910021480 group 4 element Inorganic materials 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】 絶縁膜として高い性能を持つ砒化アルミニウ
ムガリウム混晶膜を燐化インジウム上に形成する。 【構成】 燐化インジウム上に、およそ２００℃でＡｌ
x Ｇａ1-x Ａｓ（０≦ｘ≦１）層を分子線エピタキシー
法により成長させた後、これをおよそ５００℃以上７０
０℃以下の温度において砒素圧を加えながら熱処理す
る。加えて、およそ２００℃で成長させるＡｌx Ｇａ
1-x Ａｓ層の膜厚を１０ｎｍ（ナノメートル）以上に設
定する。
ムガリウム混晶膜を燐化インジウム上に形成する。 【構成】 燐化インジウム上に、およそ２００℃でＡｌ
x Ｇａ1-x Ａｓ（０≦ｘ≦１）層を分子線エピタキシー
法により成長させた後、これをおよそ５００℃以上７０
０℃以下の温度において砒素圧を加えながら熱処理す
る。加えて、およそ２００℃で成長させるＡｌx Ｇａ
1-x Ａｓ層の膜厚を１０ｎｍ（ナノメートル）以上に設
定する。
Description
【０００１】
【産業上の利用分野】本発明は、ＩｎＰ（燐化インジウ
ム）上にＡｌＧａＡｓ（砒化アルミニウムガリウム混
晶）膜を積層した構造を少なくとも有する半導体デバイ
スの製造方法に関するものである。
ム）上にＡｌＧａＡｓ（砒化アルミニウムガリウム混
晶）膜を積層した構造を少なくとも有する半導体デバイ
スの製造方法に関するものである。
【０００２】
【従来の技術】ＩｎＰ上にＡｌＧａＡｓ膜を形成するこ
とは、ＡｌＧａＡｓを絶縁膜とするＩｎＰのＭＩＳ（金
属−絶縁体−半導体，ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ
−ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型電界効果トランジス
ター構造の製造において行われている。例えば、Ｔ．Ｉ
ｔｏらは、アイ・イー・ディー・エム テクニカルダイ
ジェスト（ＩＥＤＭ ８６ Ｔｅｃｈ． Ｄｉｇ．）７
７１頁（１９８６年）において、ＭＢＥ法（分子線エピ
タキシー法）で成長したＡｌＧａＡｓ膜を用いてＩｎＰ
のＭＩＳ型電界効果トランジスターの電気特性を報告し
ている。
とは、ＡｌＧａＡｓを絶縁膜とするＩｎＰのＭＩＳ（金
属−絶縁体−半導体，ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ
−ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型電界効果トランジス
ター構造の製造において行われている。例えば、Ｔ．Ｉ
ｔｏらは、アイ・イー・ディー・エム テクニカルダイ
ジェスト（ＩＥＤＭ ８６ Ｔｅｃｈ． Ｄｉｇ．）７
７１頁（１９８６年）において、ＭＢＥ法（分子線エピ
タキシー法）で成長したＡｌＧａＡｓ膜を用いてＩｎＰ
のＭＩＳ型電界効果トランジスターの電気特性を報告し
ている。
【０００３】またＩｎＰ上でのＡｌＧａＡｓ膜形成は、
光・電子融合デバイスの作製を目的として、Ｓｉ等のＩ
Ｖ族元素半導体をＩｎＰ基板上に成長させる場合にも、
重要である。すなわち、絶縁性のＡｌＧａＡｓ膜を介在
させることにより、ＳｉとＩｎＰの格子不整合の影響を
緩和しつつ、ＩｎＰ基板上に良好にＩＶ族元素半導体膜
を形成させることが可能である。
光・電子融合デバイスの作製を目的として、Ｓｉ等のＩ
Ｖ族元素半導体をＩｎＰ基板上に成長させる場合にも、
重要である。すなわち、絶縁性のＡｌＧａＡｓ膜を介在
させることにより、ＳｉとＩｎＰの格子不整合の影響を
緩和しつつ、ＩｎＰ基板上に良好にＩＶ族元素半導体膜
を形成させることが可能である。
【０００４】
【発明が解決しようとする課題】ＡｌＧａＡｓを絶縁膜
として用いるためには、膜自体の抵抗は高く、またＡｌ
ＧａＡｓ／ＩｎＰの接合リークは小さいことが望まれ
る。
として用いるためには、膜自体の抵抗は高く、またＡｌ
ＧａＡｓ／ＩｎＰの接合リークは小さいことが望まれ
る。
【０００５】本発明の目的は、絶縁膜として、より高い
性能を持つＡｌＧａＡｓ膜をＩｎＰ上に形成する方法を
提供することにある。
性能を持つＡｌＧａＡｓ膜をＩｎＰ上に形成する方法を
提供することにある。
【０００６】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係るＡｌＧａＡｓ膜形成方法は、熱処理工
程を有し、ＩｎＰ上にＡｌＧａＡｓ膜を形成するＡｌＧ
ａＡｓ膜形成方法であって、熱処理工程は、表面自然酸
化膜を除去したＩｎＰ（燐化インジウム）上に、およそ
２００℃でＭＢＥ（分子線エピタキシー）法により成長
させたＡｌx Ｇａ1- x Ａｓ（砒化アルミニウムガリウム
混晶，０≦ｘ≦１）層を、およそ５００℃以上７００℃
以下の温度において、砒素圧を加えながら熱処理する工
程であるものである。
め、本発明に係るＡｌＧａＡｓ膜形成方法は、熱処理工
程を有し、ＩｎＰ上にＡｌＧａＡｓ膜を形成するＡｌＧ
ａＡｓ膜形成方法であって、熱処理工程は、表面自然酸
化膜を除去したＩｎＰ（燐化インジウム）上に、およそ
２００℃でＭＢＥ（分子線エピタキシー）法により成長
させたＡｌx Ｇａ1- x Ａｓ（砒化アルミニウムガリウム
混晶，０≦ｘ≦１）層を、およそ５００℃以上７００℃
以下の温度において、砒素圧を加えながら熱処理する工
程であるものである。
【０００７】また、前記ＡｌＧａＡｓ膜形成方法であっ
て、およそ２００℃で成長させるＡｌＧａＡｓ層の膜厚
を１０ｎｍ（ナノメートル）以上とするものである。
て、およそ２００℃で成長させるＡｌＧａＡｓ層の膜厚
を１０ｎｍ（ナノメートル）以上とするものである。
【０００８】
【作用】およそ２００℃という低温条件におけるＩｎＰ
上へのＭＢＥ成長では、ＡｌＧａＡｓは、基板との格子
不整合のため３次元成長し、また過剰の砒素が膜中に混
入する。これをおよそ５００℃以上７００℃以下の温度
において砒素圧を加えながら熱処理すると、ＡｌＧａＡ
ｓ膜中に砒素析出物が形成されるとともに、ＡｌＧａＡ
ｓ膜は平坦になる。この上には通常の成長温度（５００
〜６５０℃）でＡｌＧａＡｓを２次元成長させることが
できる。最初から通常の成長温度でＡｌＧａＡｓをＭＢ
Ｅ成長させた場合、成長モードが３次元成長から２次元
成長に変わり、膜表面が平坦になるのは、膜厚が４０ｎ
ｍ以上になってからである。これに較べ、請求項１の方
法では１０ｎｍの膜厚でも平坦な膜が得られる。すなわ
ち、基板との格子不整合によって発生する欠陥を多く含
む層の厚さを減少させることができる。この起源には、
膜に含まれる過剰砒素が関与していると推測される。
上へのＭＢＥ成長では、ＡｌＧａＡｓは、基板との格子
不整合のため３次元成長し、また過剰の砒素が膜中に混
入する。これをおよそ５００℃以上７００℃以下の温度
において砒素圧を加えながら熱処理すると、ＡｌＧａＡ
ｓ膜中に砒素析出物が形成されるとともに、ＡｌＧａＡ
ｓ膜は平坦になる。この上には通常の成長温度（５００
〜６５０℃）でＡｌＧａＡｓを２次元成長させることが
できる。最初から通常の成長温度でＡｌＧａＡｓをＭＢ
Ｅ成長させた場合、成長モードが３次元成長から２次元
成長に変わり、膜表面が平坦になるのは、膜厚が４０ｎ
ｍ以上になってからである。これに較べ、請求項１の方
法では１０ｎｍの膜厚でも平坦な膜が得られる。すなわ
ち、基板との格子不整合によって発生する欠陥を多く含
む層の厚さを減少させることができる。この起源には、
膜に含まれる過剰砒素が関与していると推測される。
【０００９】同時に低温成長後、砒素圧下で熱処理した
ＡｌＧａＡｓ膜は、砒素析出物の作用により通常のＭＢ
Ｅ成長膜に較べて、数桁抵抗が高くなる。同様の効果
は、ＧａＡｓ基板上に低温成長したＡｌＧａＡｓ膜につ
いて、すでに報告されている（例えば、スミス（Ｆ．
Ｗ．Ｓｍｉｔｈ）ら、アイ・イー・イー・イー エレク
トロン デバイス レターズ（ＩＥＥＥ Ｅｌｅｃｔｒ
ｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ）第９巻７７頁
（１９８８年））、すなわち、欠陥層厚の減少と膜自体
の高抵抗化によって、ＩｎＰ上に絶縁膜として高い性能
を持つＡｌＧａＡｓ膜を形成することが可能になる。
ＡｌＧａＡｓ膜は、砒素析出物の作用により通常のＭＢ
Ｅ成長膜に較べて、数桁抵抗が高くなる。同様の効果
は、ＧａＡｓ基板上に低温成長したＡｌＧａＡｓ膜につ
いて、すでに報告されている（例えば、スミス（Ｆ．
Ｗ．Ｓｍｉｔｈ）ら、アイ・イー・イー・イー エレク
トロン デバイス レターズ（ＩＥＥＥ Ｅｌｅｃｔｒ
ｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ）第９巻７７頁
（１９８８年））、すなわち、欠陥層厚の減少と膜自体
の高抵抗化によって、ＩｎＰ上に絶縁膜として高い性能
を持つＡｌＧａＡｓ膜を形成することが可能になる。
【００１０】また、請求項２のように、およそ２００℃
で成長するＡｌＧａＡｓ層の厚さを１０ｎｍ以上とすれ
ば、ＡｌＧａＡｓ／ＩｎＰ接合の電気特性の再現性を確
保することができる。これは、砒素圧下熱処理によって
膜中に形成される砒素析出物の径（およそ６ｎｍ）より
膜厚を大きく設定したことによるものである。
で成長するＡｌＧａＡｓ層の厚さを１０ｎｍ以上とすれ
ば、ＡｌＧａＡｓ／ＩｎＰ接合の電気特性の再現性を確
保することができる。これは、砒素圧下熱処理によって
膜中に形成される砒素析出物の径（およそ６ｎｍ）より
膜厚を大きく設定したことによるものである。
【００１１】
【実施例】以下、本発明の実施例について説明する。
【００１２】（実施例１）第１の実施例では、イオンポ
ンプで排気するＭＢＥ装置を用いて、ＩｎＰの表面酸化
膜除去とＡｌＧａＡｓ成長とを連続して行なう。化学的
エッチングを行なったＩｎＰ（１００）基板（ｎ型，キ
ャリア濃度２×１０17ｃｍ-3）を、ＭＢＥ装置内に導入
後、Ａｓ4 分子線（フラックス強度２×１０-5Ｔｏｒ
ｒ）照射下で５００℃まで加熱する。これにより、基板
の表面酸化膜は除去され、ＲＨＥＥＤ（反射高エネルギ
ー電子線回折）では、２×１超構造が観察される。基板
温度を下げ、２００℃でＡｓ4 分子線に加えてＧａ分子
線を照射し、ＧａＡｓを成長速度０．８μｍ／時で所望
の厚さまで成長させる。
ンプで排気するＭＢＥ装置を用いて、ＩｎＰの表面酸化
膜除去とＡｌＧａＡｓ成長とを連続して行なう。化学的
エッチングを行なったＩｎＰ（１００）基板（ｎ型，キ
ャリア濃度２×１０17ｃｍ-3）を、ＭＢＥ装置内に導入
後、Ａｓ4 分子線（フラックス強度２×１０-5Ｔｏｒ
ｒ）照射下で５００℃まで加熱する。これにより、基板
の表面酸化膜は除去され、ＲＨＥＥＤ（反射高エネルギ
ー電子線回折）では、２×１超構造が観察される。基板
温度を下げ、２００℃でＡｓ4 分子線に加えてＧａ分子
線を照射し、ＧａＡｓを成長速度０．８μｍ／時で所望
の厚さまで成長させる。
【００１３】ＡｌＧａＡｓを成長させる場合には、組成
比ｘに応じたフラックス強度のＧａ分子線とＡｌ分子線
とを供給する。このとき膜は３次元成長しており、ＲＨ
ＥＥＤパターンはスポッティである。その後、Ａｓ4 分
子線照射は継続したまま基板を６００℃まで昇温し、こ
の温度で２０分保持する。これにより膜が平坦になるこ
とは、ＲＨＥＥＤパターンが清浄ＧａＡｓ面と同じ２×
４構造になることから確認できる。作製したＡｌＧａＡ
ｓ／ＩｎＰ上には、Ａｌを蒸着、パターニングし、ゲー
ト電極を形成してＭＩＳ構造とする。
比ｘに応じたフラックス強度のＧａ分子線とＡｌ分子線
とを供給する。このとき膜は３次元成長しており、ＲＨ
ＥＥＤパターンはスポッティである。その後、Ａｓ4 分
子線照射は継続したまま基板を６００℃まで昇温し、こ
の温度で２０分保持する。これにより膜が平坦になるこ
とは、ＲＨＥＥＤパターンが清浄ＧａＡｓ面と同じ２×
４構造になることから確認できる。作製したＡｌＧａＡ
ｓ／ＩｎＰ上には、Ａｌを蒸着、パターニングし、ゲー
ト電極を形成してＭＩＳ構造とする。
【００１４】膜厚１００ｎｍのＧａＡｓ，Ａｌ0.3 Ｇａ
0.7 Ａｓを本方法でＩｎＰ上に成長させた場合、バイア
ス電圧０．５Ｖ印加時の順方向電流は、ＧａＡｓで１×
１０-3Ａ／ｃｍ2 、Ａｌ0.3 Ｇａ0.7 Ａｓで１×１０-7
Ａ／ｃｍ2 となり、５００℃で従来の方法により形成し
た試料に較べてそれぞれ４桁以上減少できる。同様の効
果は、他の膜厚においても認められるが、低温ＡｌＧａ
Ａｓ膜厚を減少させすぎると、得られなくなることがあ
る。これは、成長温度が低い時に顕著であり、１９０℃
で膜厚５ｎｍのＧａＡｓを成長させたＧａＡｓ／ＩｎＰ
接合の順方向電流は、通常成長の場合と同等になる。低
温で成長する膜の厚さを１０ｎｍ以上とすることによ
り、この再現性不良は認められなくなる。
0.7 Ａｓを本方法でＩｎＰ上に成長させた場合、バイア
ス電圧０．５Ｖ印加時の順方向電流は、ＧａＡｓで１×
１０-3Ａ／ｃｍ2 、Ａｌ0.3 Ｇａ0.7 Ａｓで１×１０-7
Ａ／ｃｍ2 となり、５００℃で従来の方法により形成し
た試料に較べてそれぞれ４桁以上減少できる。同様の効
果は、他の膜厚においても認められるが、低温ＡｌＧａ
Ａｓ膜厚を減少させすぎると、得られなくなることがあ
る。これは、成長温度が低い時に顕著であり、１９０℃
で膜厚５ｎｍのＧａＡｓを成長させたＧａＡｓ／ＩｎＰ
接合の順方向電流は、通常成長の場合と同等になる。低
温で成長する膜の厚さを１０ｎｍ以上とすることによ
り、この再現性不良は認められなくなる。
【００１５】（実施例２）第２の実施例では、第１の実
施例で用いたＡｌＧａＡｓ用ＭＢＥ装置と、これに真空
接続したＳｉ用ＭＢＥ装置とを用い、ＩｎＰ基板上に本
方法で形成したＡｌＧａＡｓを介してＳｉ膜を形成す
る。第１の実施例と同様にして、厚さ１０ｎｍのＡｌＧ
ａＡｓ層をＩｎＰ（１００）基板上に２００℃で成長さ
せたのち、Ａｓ4 ビーム照射下において６００℃で２０
分熱処理する。冷却後、ＡｌＧａＡｓ用ＭＢＥ装置から
Ｓｉ用ＭＢＥ装置に基板を移す。５００℃まで昇温し、
ＡｌＧａＡｓ表面の過剰砒素を脱離させたのち、基板温
度４５０℃で電子銃加熱法により発生させたＳｉ分子線
を照射し、Ｓｉ層を４０ｎｍ／時の速度で成長させる。
施例で用いたＡｌＧａＡｓ用ＭＢＥ装置と、これに真空
接続したＳｉ用ＭＢＥ装置とを用い、ＩｎＰ基板上に本
方法で形成したＡｌＧａＡｓを介してＳｉ膜を形成す
る。第１の実施例と同様にして、厚さ１０ｎｍのＡｌＧ
ａＡｓ層をＩｎＰ（１００）基板上に２００℃で成長さ
せたのち、Ａｓ4 ビーム照射下において６００℃で２０
分熱処理する。冷却後、ＡｌＧａＡｓ用ＭＢＥ装置から
Ｓｉ用ＭＢＥ装置に基板を移す。５００℃まで昇温し、
ＡｌＧａＡｓ表面の過剰砒素を脱離させたのち、基板温
度４５０℃で電子銃加熱法により発生させたＳｉ分子線
を照射し、Ｓｉ層を４０ｎｍ／時の速度で成長させる。
【００１６】このとき、Ｓｉ表面は、ホモエピタキシャ
ル成長時と同じダブルドメインの２×１超構造を示す。
すなわち、Ｓｉは２次元成長し、表面は平坦である。従
来法でＳｉが２次元成長するためには、４０ｎｍ以上の
厚さのＡｌＧａＡｓが必要であるが、本方法では、１０
ｎｍのＡｌＧａＡｓでも、良好なＳｉ膜の成長が可能と
なる。
ル成長時と同じダブルドメインの２×１超構造を示す。
すなわち、Ｓｉは２次元成長し、表面は平坦である。従
来法でＳｉが２次元成長するためには、４０ｎｍ以上の
厚さのＡｌＧａＡｓが必要であるが、本方法では、１０
ｎｍのＡｌＧａＡｓでも、良好なＳｉ膜の成長が可能と
なる。
【００１７】ＡｌＧａＡｓ層には、同時に、下地ＩｎＰ
と上部Ｓｉ層の電気的分離の役割を担わせることができ
るが、本方法では、すでに述べたようにＡｌＧａＡｓ膜
自体の抵抗が従来法より数桁高くなり、ＩｎＰとＳｉの
電気的分離が向上する。
と上部Ｓｉ層の電気的分離の役割を担わせることができ
るが、本方法では、すでに述べたようにＡｌＧａＡｓ膜
自体の抵抗が従来法より数桁高くなり、ＩｎＰとＳｉの
電気的分離が向上する。
【００１８】以上の実施例では、ＡｌＧａＡｓの成長を
Ａｓ4 を用いたＭＢＥ法で行なったが、類似の方法、例
えば、ＡｓＨ3 を熱分解して得られるＡｓ2 を用いたガ
スソースＭＢＥ法等においても、本発明は有効である。
Ａｓ4 を用いたＭＢＥ法で行なったが、類似の方法、例
えば、ＡｓＨ3 を熱分解して得られるＡｓ2 を用いたガ
スソースＭＢＥ法等においても、本発明は有効である。
【００１９】
【発明の効果】以上説明したように本発明によれば、絶
縁膜として、より高い性能を持つＡｌＧａＡｓ膜をＩｎ
Ｐ上に形成することができ、この積層構造を用いたデバ
イスの特性を改善できる。
縁膜として、より高い性能を持つＡｌＧａＡｓ膜をＩｎ
Ｐ上に形成することができ、この積層構造を用いたデバ
イスの特性を改善できる。
Claims (2)
- 【請求項１】 熱処理工程を有し、ＩｎＰ上にＡｌＧａ
Ａｓ膜を形成するＡｌＧａＡｓ膜形成方法であって、 熱処理工程は、表面自然酸化膜を除去したＩｎＰ（燐化
インジウム）上に、およそ２００℃でＭＢＥ（分子線エ
ピタキシー）法により成長させたＡｌx Ｇａ1- x Ａｓ
（砒化アルミニウムガリウム混晶，０≦ｘ≦１）層を、
およそ５００℃以上７００℃以下の温度において、砒素
圧を加えながら熱処理する工程であることを特徴とする
ＡｌＧａＡｓ膜形成方法。 - 【請求項２】 請求項１に記載のＡｌＧａＡｓ膜形成方
法であって、およそ２００℃で成長させるＡｌＧａＡｓ
層の膜厚を１０ｎｍ（ナノメートル）以上とすることを
特徴とするＡｌＧａＡｓ膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30811192A JPH06140332A (ja) | 1992-10-22 | 1992-10-22 | ＡｌＧａＡｓ膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30811192A JPH06140332A (ja) | 1992-10-22 | 1992-10-22 | ＡｌＧａＡｓ膜形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06140332A true JPH06140332A (ja) | 1994-05-20 |
Family
ID=17977009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30811192A Pending JPH06140332A (ja) | 1992-10-22 | 1992-10-22 | ＡｌＧａＡｓ膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06140332A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6099640A (en) * | 1997-09-03 | 2000-08-08 | Nec Corporation | Molecular beam epitaxial growth method |
| WO2010067525A1 (ja) * | 2008-12-08 | 2010-06-17 | 住友化学株式会社 | 半導体装置、半導体装置の製造方法、半導体基板、および半導体基板の製造方法 |
-
1992
- 1992-10-22 JP JP30811192A patent/JPH06140332A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6099640A (en) * | 1997-09-03 | 2000-08-08 | Nec Corporation | Molecular beam epitaxial growth method |
| WO2010067525A1 (ja) * | 2008-12-08 | 2010-06-17 | 住友化学株式会社 | 半導体装置、半導体装置の製造方法、半導体基板、および半導体基板の製造方法 |
| CN102239549A (zh) * | 2008-12-08 | 2011-11-09 | 住友化学株式会社 | 半导体装置，半导体装置的制造方法，半导体基板，和半导体基板的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3270945B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JPH06140332A (ja) | ＡｌＧａＡｓ膜形成方法 | |
| JP2757642B2 (ja) | ドライエッチング方法 | |
| JPH08335695A (ja) | 化合物半導体装置及びその製造方法 | |
| JP2936878B2 (ja) | 半導体ショットキー接合の作製方法 | |
| JPS634345B2 (ja) | ||
| JP2939495B2 (ja) | 半導体表面処理方法 | |
| JP2771635B2 (ja) | Ｃａ▲下１▼―▲下ｘ▼Ｓｒ▲下ｘ▼Ｆ▲下２▼膜の形成方法 | |
| JPH0680632B2 (ja) | 分子線エピタキシヤル成長方法 | |
| JP2747823B2 (ja) | ガリウムヒ素層の製造方法及びガリウムヒ素・アルミニウムガリウムヒ素積層体の製造方法 | |
| JPS61145823A (ja) | 分子線エピタキシ成長法 | |
| JPH0360173B2 (ja) | ||
| JPH04155817A (ja) | 化合物半導体基板の表面清浄化法 | |
| JPH04312915A (ja) | ＧａＡｓ（１１１）Ａ面基板の表面処理方法 | |
| JP2721683B2 (ja) | 化合物半導体薄膜結晶の成長方法 | |
| JP2920923B2 (ja) | 半導体装置の製造方法 | |
| JP3182276B2 (ja) | 化合物半導体薄膜の成長方法 | |
| JPS6246993A (ja) | 薄膜結晶成長装置 | |
| JP2863238B2 (ja) | シリコン基板上に原子層制御した酸化物層を有する積層体及びその製造方法 | |
| JPH0828325B2 (ja) | 半導体薄膜の形成方法 | |
| JPS5973499A (ja) | 化合物半導体の成長方法 | |
| JP2599576B2 (ja) | Ｉｉｉ−ｖ族の化合物半導体の二次元薄膜の成長方法 | |
| JPH01128516A (ja) | 半導体結晶成長法 | |
| JPS63222093A (ja) | 化合物半導体の分子線エピタキシ法 | |
| JPH08306622A (ja) | 化合物半導体の微結晶成長方法 |