JPS6180195A - ビデオ信号受信回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はビデオ信号中の表示データ信号を正確に受信す
るためのビデオ信号受信回路に関するものである。

［従来技術］ 近年、小型コンピュータシステムの低価格化が進み、パ
ーソナルコンピュータとして家庭用の用途に併せるもの
も出現してきた。これに伴ない、ＣＲＴ表示装置におい
ても従来は専用の装置に接続され、表示装置とのインタ
ーフェースも専用仕様のものが用いられてきたが、高価
格なこともあり、低価格システムにおいては一般家庭用
のテレビジョン受像機をコンピュータシステムのＣＲＴ
表示装置として使用する例が多い。

この様な小型コンピュータシステムにおいては、一般家
庭用のテレビジョン受像機とコンピュータシステムとの
接続として、水平同期信号（以下Ｈ５ＹＮＣと称す）と
垂直同期信号（以下ＶＳＹＮＣと称す）及び表示データ
信号（Ｒ。

Ｇ　、　Ｂ）とが混合され、ＲＦ変調されたビデオ信号
（ビデオコンポジット信号）が使用されるのが−・般的
であり、又、一部にはＨ３ＹＮＣとＶＳＹＮＣ及び表示
データ信号（Ｒ、Ｇ　、　Ｂ）とか分離され出力される
ビデオ信号（ビデオセパレータ信号）が用いられている
。このため小型コンピュータシステムにおいては、この
テレビジョン受像機とのインタフェースのために表示す
べき制御データをビデオ信号として出力するためのイン
タスニースが内蔵されている。

一方ＣＲＴ画像をこのインタフェースを通じてビデオプ
リンタにて印刷させる場合、このビデオ信号中の表示デ
ータを記憶させる必要が生じる。

ここにおいて表示データは主にそのままビデオプリンタ
の画素と１対１に対応する場合が多い。そのために、ビ
デオ信号が正確に受信されなければ正確な印刷とはなら
ない。

このことを成しとげるためには表示データ信号を受信す
るための受信同期クロック信号（以下ドツトクロックと
称す）として正確なものが必要であった。しかし一般に
このドツトクロックは出力されておらず、この信号はプ
リンタ等の受信装置側でこのドツトクロックを生成しな
ければならなかった。

従来はこのクロック信号を生成するのに主に以下の様な
方法が用いられていた。

■装置全体を制御するために用いられる統一内部クロッ
クを用いて生成する方法。

■マルチバイブレータ回路により生成する方法。

・→＋ＰＬＬ方式により生成する方法。

しかし■の方法においては外の装置より送られてくるビ
デオ信号のＨＳＹＮＣ１又はＶＳＹＮＣと内部クロック
との同期を完全に取ることは不可能であり、内部クロッ
クとの同期合せ回路が不可針の構成である。

また■の方法においては、ドツトクロック信号を生成し
ても最初の出力信号の出力幅は長くなってしまうと共に
、マルチバイブレータの出力幅デユティをあまり多くす
ると発振周波数が不完全になるなどの欠点がある。

また電源電圧の変動に対して発振周波数を一定に保つこ
とは困難である。

、穫ンにおいては、回路構成も複雑であり、信頼性の点
でも問題があった。

［発明の目的］ 本発明は上述従来技術の欠点に鑑みなされたもので、そ
の目的とする所は構造が簡単でかつビデオ信号中の水平
同期信号、又は垂直同期信号と確実に同期して正確に出
力される表示データ分離のための同期クロック信号を出
力することのできるビデオ信号受信回路を提供すること
にある。

［発明の概要］ 本発明は送られてくるビデオ信号中のＨＳＹＮＣ又はＶ
ＳＹＮＣに正確に同期させて表示データ分離用のドツト
クロック信号を生成するために専用のデジタルＩＣを用
いた水晶発振回路を設け、この水晶発振回路は制御入力
端子を備え、制御入力端子にＨＳＹＮＣ１又はＶＳＹＮ
Ｃの検出時に“０゛となる制御信号を与えることにより
、デジタルＩＣを用いず、リニア回路のみによる水晶発
振倍回路の如く発振開始時の出力振幅が小さいこともな
い正確なドツトクロック信号を生成することができる。

［実施例］ 以五図面を参照して本発明の一実施例を説明する。

第１図は本発明に係る一実施例のブロック図であり１図
中１はビデオ信号（ビデオコンポジット信号）６よりＨ
ＳＹＮＣ７、ＶＳＹＮＣ８を検出１分離出力するＨＳＹ
ＮＣ−ＶＳＹＮＣ検出回路、２はＨＳＹＮＣ−ＶＳＹＮ
Ｃ検出回路１より＋７）ＨＳＹＮＣ−ＶＳＹＮＣ信号９
によりビデオ信号６中の表示データを受けるためのドツ
トクロック信号（ＣＬＯＣＫ）１０を生成出力するクロ
ック生成回路、３はクロック生成回路２よりのＣＬＯＣ
ＫＩＯに従いビデオ信号６より表示データを分離するデ
ータ分離回路、４はビデオ信号６がカラービデオ信号の
場合に含まれる色度信号を検出する色度信号回路、５は
データ分離回路３よりの表示データと色度信号検出回路
４よりの色度信号に従い受は取ったビデオ信号６の表示
データを赤（Ｒ）、緑（Ｇ）、青（Ｂ）に変換して出力
する。別に出力するデータ出力バッファである。

本実施例に接続されるＣＰＵプリンタ等の処理装置δは
ＨｓＹＮｃ７　、ＶＳＹＮＣ８を受ケ取ルト共にＣＬＯ
ＣＫＬＯに同期してデータ出力バッファ５よりの色別（
赤、緑、青）の表示データを受は取ることが可能である
。

このクロック生成回路２の詳細回路図を第２［Δに示す
。

第２図中２１は水晶発振器であり、本実施例においては
ビデオ信号の規格に従い３．５８ＭＨｚの発信周期数の
ものが用いられる。

ここではナントゲートであり、一方の入力端子にはＨ５
ＹＮＣ−ＶＳＹＮＣ検出回路より（７）Ｈ５ＹＮＣ−Ｖ
ＳＹＮＣ信号が制御信号として入力されており、この制
御信号９が“”ｌ”（ＨＩＧＨＴ）の時には本回路は発
振し°“Ｏ”（ＬＯＷ）の時には本回路の発振が停止す
る。

本実施例のクロック生成回路２は水晶発振器をパルスト
オシレータ使用し、第２図に示すデジタルＩＣであるイ
ンバータ回路、ナンド回路（２２）は全てショットキＴ
ＴＬであるテキサスインスツルメンツ社製の５Ｎ７４Ｓ
ＯＯ１又−は５Ｎ７４３０４を使用している。この高速
スイッチングを行なうショットキＴＴＬを用いることに
より制御信号１０の入力に伴なう発振開始の立上りより
非常に正確な均一レベルのかつ電源電圧変動によっても
発振周波数の変動することのない出力を得ることができ
た。

本実施例におけるビデオ信号６よりの各種同期信号生成
のタイミングチャートを第３図に示す。

ビデオ信号６において、３１は水平同期信号波形、３２
はバンクポーチ期間における色同期信号波形、３３は色
度信号波形、３４は輝度信号波形、３５は垂直同期信号
波形であり、Ｈ５・ＹＮＣ−ＶＳＹＮＣ検出回路１では
ビデオ信号６中の水平同期信号波形３１よりＨ３ＹＮＣ
７を、垂直信号波形３５よりＶＳＹＮＣ８を生成し、こ
の両信号よりＨ５ＹＮＣ惨ＶＳＹＮＣ９を生成する。

クロック生成回路２ではこのＨ５ＹＮＣ・ｖＳＹＮＣ９
を制御信号として第３図図示の如くドツトクロック信号
ｌＯを出力する。従って処理装置ではこのＣＬＯＣＫＩ
Ｏに同期してデータ出力パッファ５よりの表示データ信
号を受は取ればよい。

以上の説明ではビデオ信号としてビデオコンポジノト信
号が出力される場合のビデオ信号受信回路について説明
したが、ビデオ信号としてビデオセパレータ信号が出力
される場合には、第１図に示されたＨ５ＹＮＣ７、ＶＳ
ＹＮＣ８及び表示データＲ，Ｇ、Ｂがそのまま出力され
るため、ビデオ信号受信回路としてはクロック生成回路
２のみの構成でよい。

この場合においてもＣＬＯＣＫＩＯは上述同様正確なも
のが得られることはもちろんである。

［発明の効果］ 以上説明した様に本発明によれば、ビデオ信号に含まれ
る水平同期信号及び垂直同期信号に正確に同期して表示
データ受は取りのためのクロック信号を生成することが
でき、またたとえ発振周波数に誤差が生じたとしても同
期信号検出毎にリセットされ、誤差の蓄積もなく、正確
に表示データを受取ることができ、信頼性の高い表示デ
ータ信号の分離、検出が可能なビデオ信号受信回路が提
供できる。

【図面の簡単な説明】

第１図は本発明に係る一実施例のブロック図、第２図は
第１図に示すクロック生成回路の詳細ブロック図、 第３図は本実施例のタイミングチャートである。 図中、ｌ−ＨＳ　Ｙ　Ｎ　Ｃ−Ｖ　Ｓ　Ｙ　Ｎ　Ｃ検出
回路、２・・・クロック生成回路、２１・・・水晶発振
器である。

Claims (4)

【特許請求の範囲】
1. （１）水平同期信号と垂直同期信号と表示データ信号と
   を含むビデオ信号を受信するビデオ信号受信回路であっ
   て、ビデオ信号中の前記水平同期信号及び前記垂直同期
   信号の到達か否かを検出する検出手段と、前記ビデオ信
   号中の表示データ信号を受信するための同期クロック信
   号を生成する生成手段と備え、該生成手段は水晶発振回
   路より成り、該水晶発振回路は前記検出手段が前記各同
   期信号の非到達を検出時に発振するよう制御されること
   を特徴とするビデオ信号受信回路。
2. （２）水晶発振回路は水晶発振器の一方端が第１のイン
   バータ回路の入力端子及び第１の抵抗器に他方端が互い
   に接続されたナンド回路の出力端子及び第２のインバー
   タ回路の入力端子に接続され、該第１のインバータ回路
   出力は前記ナンド回路の一方の入力端子に接続され、該
   ナンド回路の一方の入力端子には検出手段よりの非検出
   信号が入力され、前記第１の抵抗の前記水晶発振器接続
   端子の他方端には一方端の接地されたコンデンサ及び一
   方端が前記第２のインバータ回路の出力端子に接続され
   た第２の抵抗端子に接続されており、前記第２のインバ
   ータ回路出力が同期クロックとなることを特徴とする特
   許請求の範囲第１項記載のビデオ信号受信回路。
3. （３）ビデオ信号は水平同期信号と垂直同期信号と表示
   データ信号とが混合されたビデオコンポジット信号であ
   ることを特徴とする特許請求の範囲第１項又は第２項記
   載のビデオ信号受信回路。
4. （４）ビデオ信号は水平同期信号と垂直同期信号と表示
   データ信号とが独立して出力されているビデオセパレー
   タ信号であることを特徴とする特許請求の範囲第１項又
   は第２項記載のビデオ信号受信回路。