JPS6180288A - Image display unit - Google Patents

Image display unit

Info

Publication number
JPS6180288A
JPS6180288A JP59203344A JP20334484A JPS6180288A JP S6180288 A JPS6180288 A JP S6180288A JP 59203344 A JP59203344 A JP 59203344A JP 20334484 A JP20334484 A JP 20334484A JP S6180288 A JPS6180288 A JP S6180288A
Authority
JP
Japan
Prior art keywords
image memory
storage means
writing
write
image display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59203344A
Other languages
Japanese (ja)
Inventor
哲 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Hokushin Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Hokushin Electric Corp filed Critical Yokogawa Hokushin Electric Corp
Priority to JP59203344A priority Critical patent/JPS6180288A/en
Publication of JPS6180288A publication Critical patent/JPS6180288A/en
Pending legal-status Critical Current

Links

Landscapes

  • Indicating Measured Values (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、画像メモリに対してワードバウンダリ単位で
曹き込みを行なう画像表示装置の書き込み処理の改善に
関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an improvement in the write processing of an image display device that performs data filling to an image memory in units of word boundaries.

〔従来の技術〕[Conventional technology]

従来、画像表示装置では、画像メモリを構成する場合に
は、8ビツト、16ビツトカどの単位のワードバウンダ
リでアドレスを割り付けることが多い。
Conventionally, when configuring an image memory in an image display device, addresses are often allocated using word boundaries in units of 8 bits, 16 bits, etc.

このような画像メモリケ有する画像表示装置では、1つ
のワードバウンダリ単位すなわち8ビツト、16ビツト
単位でしか画像メモリへアクセスできない。このため、
書込み処理では、画像メモリ、上のある1ビツトだけは
書き込みたくない場合は、CPUが画像メ゛モリからそ
のワードfr:読み出して部分的な曹き込み処理を行な
ってから再び画像メモリへ沓き込まなければガらlい。
In an image display device having such an image memory, the image memory can only be accessed in one word boundary unit, that is, in units of 8 bits or 16 bits. For this reason,
In the write process, if you do not want to write just one bit at the top of the image memory, the CPU reads that word fr from the image memory, performs a partial fill process, and then writes it back to the image memory. It's a waste if you don't include it.

このことから、書き込み処理に長時間を要するという問
題点があった。
This has caused a problem in that writing processing takes a long time.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

本発明は上述した問題点を除去するためになされたもの
であり、画像メモリへのピット単位の書込みを高速で行
なうことが可能な画像表示装置を実現することを目的と
する。
The present invention has been made in order to eliminate the above-mentioned problems, and an object of the present invention is to realize an image display device that can perform pit-by-pit writing to an image memory at high speed.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、画像メモリの1ビツトに対応した情報が格納
されていて、画像メモリに対して1回でアクセスするビ
ット数と同数だけ設けられている記憶手段と、 前記記憶手段ごとに設けられていて、対応した記憶手段
への書き込みを制御する書込み制御回路と、 前記書込み制御手段ごと一般けられていて、対応する書
込み制御手段に対して書込みの禁止を指示する書込み禁
止情報がセットされるマスクレジスタとを具備し、前記
マスクレジスタに書込み禁止情報をセットして画像メモ
リに対してビット単位で書込みを行なうことを特徴とす
る画像表示装置である。
The present invention provides storage means that stores information corresponding to one bit of an image memory and is provided in the same number as the number of bits that are accessed at one time to the image memory, and a storage means provided for each of the storage means. a write control circuit that controls writing to the corresponding storage means, and a mask that is generally erased for each of the write control means and in which write prohibition information instructing the corresponding write control means to prohibit writing is set. The image display device is characterized in that the image display device is equipped with a register, sets write inhibit information in the mask register, and writes to the image memory in bit units.

〔実施例〕〔Example〕

以下、図面により本発明を説明する。 The present invention will be explained below with reference to the drawings.

第1図は本発明にかかる画像表示装置の一実施例の構成
ブロック図である。
FIG. 1 is a block diagram of an embodiment of an image display device according to the present invention.

第1図において、10は画像メモリ、20は表示制御部
、30は表示器、40は記憶手段、50は書き込み制御
回路、60はマスクレジスタ、70はアドレスレジスタ
、80はプロ方ツサである。
In FIG. 1, 10 is an image memory, 20 is a display control section, 30 is a display, 40 is a storage means, 50 is a write control circuit, 60 is a mask register, 70 is an address register, and 80 is a processor.

画像メモリ10には表示器30で表示する画像が格納さ
れる。格納される画像の1画素は画像メモリ10の1ビ
ツトに対応している。
The image memory 10 stores images to be displayed on the display 30. One pixel of the stored image corresponds to one bit of the image memory 10.

表示制御部20は画像メモリ10の内容を読み出して表
示器10による表示を制御する。
The display control unit 20 reads the contents of the image memory 10 and controls the display on the display 10.

記憶手段40は、プロセッサ80が画像メモリ10に対
して1回でアクセスするビット数と同数例えば8個(4
0oから40.)設けられている。各記憶手段40o〜
40.には画像メモリ10の1ビツトに対応し次情報が
格納されている。記憶手段408〜407と画像メモリ
10の内容の対応は第2図に示すようになる。
The storage means 40 stores the same number of bits as the number of bits that the processor 80 accesses to the image memory 10 at one time, for example, 8 (4
0o to 40. ) is provided. Each storage means 40o~
40. The following information corresponding to one bit of the image memory 10 is stored. The correspondence between the contents of the storage means 408 to 407 and the image memory 10 is as shown in FIG.

書込み制御回路50は、50oから507まで各記憶手
段40o〜407ごとに設けられていて、これらは対応
する記憶手段への書き込みを制御する。
The write control circuit 50 is provided for each storage means 40o to 407 from 50o to 507, and these control circuits control writing to the corresponding storage means.

マスクレジスタ60は、600から607マで各省み制
御回路508〜50.ごとに設けられている。これらの
マスクレジスタ608〜60.には対応する書込み制御
手段に対して書込みの禁止を指示する簀込み禁止情報が
セットされる。
The mask register 60 is connected to each of the control circuits 508 to 50 . It is provided for each. These mask registers 608-60. Input inhibition information is set to instruct the corresponding write control means to prohibit writing.

アドレスレジスタ70は、70oから70.マで各記憶
手段40o〜40.ごとに設けられている。これらのア
ドレスレジスタ708〜707には、対応する記憶手段
について、画素情報を書き込むべき画像メモリ10上の
アドレスがセットされている。
The address registers 70 are 70o to 70. Each storage means 40o to 40. It is provided for each. These address registers 708 to 707 are set with addresses on the image memory 10 where pixel information is to be written for the corresponding storage means.

プロセッサ80は、マスクレジスタ60o〜60゜への
書込み禁止情報のセットと装置全体の制御を行なう。
Processor 80 sets write inhibit information in mask registers 60o to 60° and controls the entire device.

〔作用〕[Effect]

次に、このような画像表示装置の動作について説明する
Next, the operation of such an image display device will be explained.

第3図(a)に示すワードA、BおよびCを第3図(b
)に示す状態になるようにnビットだけずらす場合につ
いて説明する。
Words A, B, and C shown in FIG. 3(a) are
) The case of shifting by n bits so that the state shown in ) will be explained.

先ず、第4図に示すように、ワードAilピットだけロ
ーティ) (ROTATE )する。ワードAの中で左
端からnビットの部分をAtr、その他の部分をAt、
とする。この処理をしたワードヲA、とする。
First, as shown in FIG. 4, only the word Ail pit is ROTATEd. In word A, the n bits from the left end are Atr, the other parts are Atr,
shall be. Let the word that has undergone this process be A.

次に、このワードA、を記憶手段40o〜407に格納
する。ワードA、の中でe部分の情報を格納した記憶手
段に対しては書込み禁止信号を与える。この信号の付与
は、プロセッサ80によりマスクレジスタ608〜60
.の中でe部分に対応したものに書込み禁止情報をセッ
トすることにより行なう。
Next, this word A is stored in the storage means 40o-407. A write inhibit signal is given to the storage means storing the information of part e in word A. This signal is applied by the processor 80 to the mask registers 608 to 60.
.. This is done by setting write prohibition information to the part corresponding to the e part.

ここで、画像メモリ10に対して書込みを行なうと、第
3図(b)のf部分についてのみ書き込みが行なわれる
。これによって、第3図(b)のg部分のデータは保存
されている。ワードCの書き込みでは、第3図(b)の
h部分の書き込みが禁止されるようにマスクレジスタ6
0o〜60.をセットする。
Here, when writing is performed on the image memory 10, writing is performed only on portion f in FIG. 3(b). As a result, the data in part g in FIG. 3(b) is preserved. When writing word C, the mask register 6 is set so that writing to part h in FIG. 3(b) is prohibited.
0o~60. Set.

第5図は本発明にかかる画像表示装置の他の実施例の構
成ブロック図である。第5図において、第1図と同一の
ものは同一符号を付ける。
FIG. 5 is a block diagram of another embodiment of the image display device according to the present invention. In FIG. 5, the same parts as in FIG. 1 are given the same reference numerals.

第5図において、90はXレジスタである。書き込みの
禁止を行ないたいビットに応じてXレジスタ90にセッ
トする情報を変え、この情報をデコードした論理をマス
クレジスタ608〜60.に与えることによって、画像
メモリ1oにはビット単位で書き込みが行なわれる。
In FIG. 5, 90 is an X register. The information set in the X register 90 is changed depending on the bit for which writing is to be prohibited, and the logic obtained by decoding this information is sent to the mask registers 608-60. Writing is performed in the image memory 1o bit by bit.

麦お、実施例では画像メモIJ 10に対して8ビット
単位でアクセスする場合について説明したが、これ以外
のビット単位例えば16ビツト単位等でアクセスしても
よい。
In the embodiment, a case has been described in which the image memo IJ 10 is accessed in units of 8 bits, but it may be accessed in units of other bits, such as units of 16 bits.

〔効果〕〔effect〕

このような画像表示装置によれば、次のような効果が得
られる。
According to such an image display device, the following effects can be obtained.

記憶手段40o〜407に画素単位で情報が格納されて
いて、書込み処理では、各記憶手段40o〜40゜毎に
書込み禁止情報を与えることができる。これによって、
画像メモリ10へのビット単位の書込みを行なう場合に
は、わざわざ画像メモリ1oがらデータを読み出す必要
がない。このため、画像メモリ10へのビット単位の書
込みを高速で行なうことができる。
Information is stored in the storage means 40o to 407 in pixel units, and in the write process, write prohibition information can be given to each storage means 40o to 40°. by this,
When writing into the image memory 10 bit by bit, there is no need to take the trouble to read data from the image memory 1o. Therefore, bit-by-bit writing to the image memory 10 can be performed at high speed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明にかかる画像表示装置の一実施例の構成
ブロック図、第2図は第1図の記憶手段と画像メモリの
内容の対応を示した図、第3図及び第4図は第1図の装
置の動作説明図、第5図は本発明にかかる画像表示装置
の他の実施例の構成ブロック図である。 10・・・画像メモリ、40.408〜407・・・記
憶手段、50、50o〜507・・・書き込み制御回路
、60.608〜607・・・マスクレジスタ。
FIG. 1 is a block diagram of the configuration of an embodiment of the image display device according to the present invention, FIG. 2 is a diagram showing the correspondence between the storage means in FIG. 1 and the contents of the image memory, and FIGS. 3 and 4 are FIG. 1 is an explanatory diagram of the operation of the apparatus, and FIG. 5 is a block diagram of another embodiment of the image display apparatus according to the present invention. 10... Image memory, 40.408-407... Storage means, 50, 50o-507... Write control circuit, 60.608-607... Mask register.

Claims (1)

【特許請求の範囲】 画像メモリの1ビットに対応した情報が格納されていて
、画像メモリに対して1回でアクセスするビット数と同
数だけ設けられている記憶手段と、前記記憶手段ごとに
設けられていて、対応した記憶手段への書き込みを制御
する書込み制御回路と、 前記書込み制御手段ごとに設けられていて、対応する書
込み制御手段に対して書込みの禁止を指示する書込み禁
止情報がセットされるマスクレジスタとを具備し、前記
マスクレジスタに書込み禁止情報をセットして画像メモ
リに対してビット単位で書込みを行なうことを特徴とす
る画像表示装置。
[Scope of Claims] Storage means that stores information corresponding to one bit of the image memory and is provided in the same number as the number of bits that are accessed at one time to the image memory; a write control circuit that controls writing to the corresponding storage means, and write prohibition information that is provided for each of the write control means and that instructs the corresponding write control means to prohibit writing. 1. An image display device comprising: a mask register, wherein write prohibition information is set in the mask register, and writing is performed in bit units to an image memory.
JP59203344A 1984-09-28 1984-09-28 Image display unit Pending JPS6180288A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59203344A JPS6180288A (en) 1984-09-28 1984-09-28 Image display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59203344A JPS6180288A (en) 1984-09-28 1984-09-28 Image display unit

Publications (1)

Publication Number Publication Date
JPS6180288A true JPS6180288A (en) 1986-04-23

Family

ID=16472469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59203344A Pending JPS6180288A (en) 1984-09-28 1984-09-28 Image display unit

Country Status (1)

Country Link
JP (1) JPS6180288A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55115134A (en) * 1979-02-26 1980-09-04 Universal:Kk Screen inversion system in graphic display

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55115134A (en) * 1979-02-26 1980-09-04 Universal:Kk Screen inversion system in graphic display

Similar Documents

Publication Publication Date Title
JPS6155688B2 (en)
JP2735173B2 (en) One-chip memory device
JPS6180288A (en) Image display unit
JPS62299892A (en) Access system for character generator memory
JPS62173526A (en) Page buffer control system
JPH0120514B2 (en)
JPH08129376A (en) 1-chip memory device
JP2988426B2 (en) Storage device
JPH04225453A (en) data processing equipment
JPH02105264A (en) Memory device for processing graphic data
JPS6167085A (en) Writing controller for screen memory
JPH02190968A (en) Vector processor
JPS58111169A (en) Access method for memory
JPS61215584A (en) Display controller
JPS60173587A (en) Data processor
JPH01112449A (en) Speed converting memory device
JPS63298888A (en) Memory access system
JPS59219780A (en) Graphic memory access circuit
JPS63231548A (en) Data writing method
JPS623294A (en) Bit map mover
JPH0516452A (en) Printer
JPS62146480A (en) semiconductor storage device
JPS6158920B2 (en)
JPS63300345A (en) Data transfer system
JPS6214194A (en) Bit map mover