JPS6180288A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPS6180288A JPS6180288A JP59203344A JP20334484A JPS6180288A JP S6180288 A JPS6180288 A JP S6180288A JP 59203344 A JP59203344 A JP 59203344A JP 20334484 A JP20334484 A JP 20334484A JP S6180288 A JPS6180288 A JP S6180288A
- Authority
- JP
- Japan
- Prior art keywords
- image memory
- storage means
- writing
- write
- image display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Indicating Measured Values (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、画像メモリに対してワードバウンダリ単位で
曹き込みを行なう画像表示装置の書き込み処理の改善に
関するものである。
曹き込みを行なう画像表示装置の書き込み処理の改善に
関するものである。
従来、画像表示装置では、画像メモリを構成する場合に
は、８ビツト、１６ビツトカどの単位のワードバウンダ
リでアドレスを割り付けることが多い。
は、８ビツト、１６ビツトカどの単位のワードバウンダ
リでアドレスを割り付けることが多い。
このような画像メモリケ有する画像表示装置では、１つ
のワードバウンダリ単位すなわち８ビツト、１６ビツト
単位でしか画像メモリへアクセスできない。このため、
書込み処理では、画像メモリ、上のある１ビツトだけは
書き込みたくない場合は、ＣＰＵが画像メ゛モリからそ
のワードｆｒ：読み出して部分的な曹き込み処理を行な
ってから再び画像メモリへ沓き込まなければガらｌい。
のワードバウンダリ単位すなわち８ビツト、１６ビツト
単位でしか画像メモリへアクセスできない。このため、
書込み処理では、画像メモリ、上のある１ビツトだけは
書き込みたくない場合は、ＣＰＵが画像メ゛モリからそ
のワードｆｒ：読み出して部分的な曹き込み処理を行な
ってから再び画像メモリへ沓き込まなければガらｌい。
このことから、書き込み処理に長時間を要するという問
題点があった。
題点があった。
本発明は上述した問題点を除去するためになされたもの
であり、画像メモリへのピット単位の書込みを高速で行
なうことが可能な画像表示装置を実現することを目的と
する。
であり、画像メモリへのピット単位の書込みを高速で行
なうことが可能な画像表示装置を実現することを目的と
する。
本発明は、画像メモリの１ビツトに対応した情報が格納
されていて、画像メモリに対して１回でアクセスするビ
ット数と同数だけ設けられている記憶手段と、 前記記憶手段ごとに設けられていて、対応した記憶手段
への書き込みを制御する書込み制御回路と、 前記書込み制御手段ごと一般けられていて、対応する書
込み制御手段に対して書込みの禁止を指示する書込み禁
止情報がセットされるマスクレジスタとを具備し、前記
マスクレジスタに書込み禁止情報をセットして画像メモ
リに対してビット単位で書込みを行なうことを特徴とす
る画像表示装置である。
されていて、画像メモリに対して１回でアクセスするビ
ット数と同数だけ設けられている記憶手段と、 前記記憶手段ごとに設けられていて、対応した記憶手段
への書き込みを制御する書込み制御回路と、 前記書込み制御手段ごと一般けられていて、対応する書
込み制御手段に対して書込みの禁止を指示する書込み禁
止情報がセットされるマスクレジスタとを具備し、前記
マスクレジスタに書込み禁止情報をセットして画像メモ
リに対してビット単位で書込みを行なうことを特徴とす
る画像表示装置である。
以下、図面により本発明を説明する。
第１図は本発明にかかる画像表示装置の一実施例の構成
ブロック図である。
ブロック図である。
第１図において、１０は画像メモリ、２０は表示制御部
、３０は表示器、４０は記憶手段、５０は書き込み制御
回路、６０はマスクレジスタ、７０はアドレスレジスタ
、８０はプロ方ツサである。
、３０は表示器、４０は記憶手段、５０は書き込み制御
回路、６０はマスクレジスタ、７０はアドレスレジスタ
、８０はプロ方ツサである。
画像メモリ１０には表示器３０で表示する画像が格納さ
れる。格納される画像の１画素は画像メモリ１０の１ビ
ツトに対応している。
れる。格納される画像の１画素は画像メモリ１０の１ビ
ツトに対応している。
表示制御部２０は画像メモリ１０の内容を読み出して表
示器１０による表示を制御する。
示器１０による表示を制御する。
記憶手段４０は、プロセッサ８０が画像メモリ１０に対
して１回でアクセスするビット数と同数例えば８個（４
０ｏから４０．）設けられている。各記憶手段４０ｏ〜
４０．には画像メモリ１０の１ビツトに対応し次情報が
格納されている。記憶手段４０８〜４０７と画像メモリ
１０の内容の対応は第２図に示すようになる。
して１回でアクセスするビット数と同数例えば８個（４
０ｏから４０．）設けられている。各記憶手段４０ｏ〜
４０．には画像メモリ１０の１ビツトに対応し次情報が
格納されている。記憶手段４０８〜４０７と画像メモリ
１０の内容の対応は第２図に示すようになる。
書込み制御回路５０は、５０ｏから５０７まで各記憶手
段４０ｏ〜４０７ごとに設けられていて、これらは対応
する記憶手段への書き込みを制御する。
段４０ｏ〜４０７ごとに設けられていて、これらは対応
する記憶手段への書き込みを制御する。
マスクレジスタ６０は、６００から６０７マで各省み制
御回路５０８〜５０．ごとに設けられている。これらの
マスクレジスタ６０８〜６０．には対応する書込み制御
手段に対して書込みの禁止を指示する簀込み禁止情報が
セットされる。
御回路５０８〜５０．ごとに設けられている。これらの
マスクレジスタ６０８〜６０．には対応する書込み制御
手段に対して書込みの禁止を指示する簀込み禁止情報が
セットされる。
アドレスレジスタ７０は、７０ｏから７０．マで各記憶
手段４０ｏ〜４０．ごとに設けられている。これらのア
ドレスレジスタ７０８〜７０７には、対応する記憶手段
について、画素情報を書き込むべき画像メモリ１０上の
アドレスがセットされている。
手段４０ｏ〜４０．ごとに設けられている。これらのア
ドレスレジスタ７０８〜７０７には、対応する記憶手段
について、画素情報を書き込むべき画像メモリ１０上の
アドレスがセットされている。
プロセッサ８０は、マスクレジスタ６０ｏ〜６０゜への
書込み禁止情報のセットと装置全体の制御を行なう。
書込み禁止情報のセットと装置全体の制御を行なう。
次に、このような画像表示装置の動作について説明する
。
。
第３図（ａ）に示すワードＡ、ＢおよびＣを第３図（ｂ
）に示す状態になるようにｎビットだけずらす場合につ
いて説明する。
）に示す状態になるようにｎビットだけずらす場合につ
いて説明する。
先ず、第４図に示すように、ワードＡｉｌピットだけロ
ーティ） （ＲＯＴＡＴＥ ）する。ワードＡの中で左
端からｎビットの部分をＡｔｒ、その他の部分をＡｔ、
とする。この処理をしたワードヲＡ、とする。
ーティ） （ＲＯＴＡＴＥ ）する。ワードＡの中で左
端からｎビットの部分をＡｔｒ、その他の部分をＡｔ、
とする。この処理をしたワードヲＡ、とする。
次に、このワードＡ、を記憶手段４０ｏ〜４０７に格納
する。ワードＡ、の中でｅ部分の情報を格納した記憶手
段に対しては書込み禁止信号を与える。この信号の付与
は、プロセッサ８０によりマスクレジスタ６０８〜６０
．の中でｅ部分に対応したものに書込み禁止情報をセッ
トすることにより行なう。
する。ワードＡ、の中でｅ部分の情報を格納した記憶手
段に対しては書込み禁止信号を与える。この信号の付与
は、プロセッサ８０によりマスクレジスタ６０８〜６０
．の中でｅ部分に対応したものに書込み禁止情報をセッ
トすることにより行なう。
ここで、画像メモリ１０に対して書込みを行なうと、第
３図（ｂ）のｆ部分についてのみ書き込みが行なわれる
。これによって、第３図（ｂ）のｇ部分のデータは保存
されている。ワードＣの書き込みでは、第３図（ｂ）の
ｈ部分の書き込みが禁止されるようにマスクレジスタ６
０ｏ〜６０．をセットする。
３図（ｂ）のｆ部分についてのみ書き込みが行なわれる
。これによって、第３図（ｂ）のｇ部分のデータは保存
されている。ワードＣの書き込みでは、第３図（ｂ）の
ｈ部分の書き込みが禁止されるようにマスクレジスタ６
０ｏ〜６０．をセットする。
第５図は本発明にかかる画像表示装置の他の実施例の構
成ブロック図である。第５図において、第１図と同一の
ものは同一符号を付ける。
成ブロック図である。第５図において、第１図と同一の
ものは同一符号を付ける。
第５図において、９０はＸレジスタである。書き込みの
禁止を行ないたいビットに応じてＸレジスタ９０にセッ
トする情報を変え、この情報をデコードした論理をマス
クレジスタ６０８〜６０．に与えることによって、画像
メモリ１ｏにはビット単位で書き込みが行なわれる。
禁止を行ないたいビットに応じてＸレジスタ９０にセッ
トする情報を変え、この情報をデコードした論理をマス
クレジスタ６０８〜６０．に与えることによって、画像
メモリ１ｏにはビット単位で書き込みが行なわれる。
麦お、実施例では画像メモＩＪ １０に対して８ビット
単位でアクセスする場合について説明したが、これ以外
のビット単位例えば１６ビツト単位等でアクセスしても
よい。
単位でアクセスする場合について説明したが、これ以外
のビット単位例えば１６ビツト単位等でアクセスしても
よい。
このような画像表示装置によれば、次のような効果が得
られる。
られる。
記憶手段４０ｏ〜４０７に画素単位で情報が格納されて
いて、書込み処理では、各記憶手段４０ｏ〜４０゜毎に
書込み禁止情報を与えることができる。これによって、
画像メモリ１０へのビット単位の書込みを行なう場合に
は、わざわざ画像メモリ１ｏがらデータを読み出す必要
がない。このため、画像メモリ１０へのビット単位の書
込みを高速で行なうことができる。
いて、書込み処理では、各記憶手段４０ｏ〜４０゜毎に
書込み禁止情報を与えることができる。これによって、
画像メモリ１０へのビット単位の書込みを行なう場合に
は、わざわざ画像メモリ１ｏがらデータを読み出す必要
がない。このため、画像メモリ１０へのビット単位の書
込みを高速で行なうことができる。
第１図は本発明にかかる画像表示装置の一実施例の構成
ブロック図、第２図は第１図の記憶手段と画像メモリの
内容の対応を示した図、第３図及び第４図は第１図の装
置の動作説明図、第５図は本発明にかかる画像表示装置
の他の実施例の構成ブロック図である。 １０・・・画像メモリ、４０．４０８〜４０７・・・記
憶手段、５０、５０ｏ〜５０７・・・書き込み制御回路
、６０．６０８〜６０７・・・マスクレジスタ。
ブロック図、第２図は第１図の記憶手段と画像メモリの
内容の対応を示した図、第３図及び第４図は第１図の装
置の動作説明図、第５図は本発明にかかる画像表示装置
の他の実施例の構成ブロック図である。 １０・・・画像メモリ、４０．４０８〜４０７・・・記
憶手段、５０、５０ｏ〜５０７・・・書き込み制御回路
、６０．６０８〜６０７・・・マスクレジスタ。
Claims (1)
- 【特許請求の範囲】 画像メモリの１ビットに対応した情報が格納されていて
、画像メモリに対して１回でアクセスするビット数と同
数だけ設けられている記憶手段と、前記記憶手段ごとに
設けられていて、対応した記憶手段への書き込みを制御
する書込み制御回路と、 前記書込み制御手段ごとに設けられていて、対応する書
込み制御手段に対して書込みの禁止を指示する書込み禁
止情報がセットされるマスクレジスタとを具備し、前記
マスクレジスタに書込み禁止情報をセットして画像メモ
リに対してビット単位で書込みを行なうことを特徴とす
る画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59203344A JPS6180288A (ja) | 1984-09-28 | 1984-09-28 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59203344A JPS6180288A (ja) | 1984-09-28 | 1984-09-28 | 画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6180288A true JPS6180288A (ja) | 1986-04-23 |
Family
ID=16472469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59203344A Pending JPS6180288A (ja) | 1984-09-28 | 1984-09-28 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6180288A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55115134A (en) * | 1979-02-26 | 1980-09-04 | Universal:Kk | Screen inversion system in graphic display |
-
1984
- 1984-09-28 JP JP59203344A patent/JPS6180288A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55115134A (en) * | 1979-02-26 | 1980-09-04 | Universal:Kk | Screen inversion system in graphic display |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60200287A (ja) | 記憶装置 | |
| JP2735173B2 (ja) | ワンチップメモリデバイス | |
| JPS62299892A (ja) | キヤラクタジエネレ−タメモリのアクセス方式 | |
| JPH0478948A (ja) | Ｄｍａ制御装置 | |
| JPS62173526A (ja) | ペ−ジバツフア制御方式 | |
| JPH0120514B2 (ja) | ||
| JPH08129376A (ja) | １チップメモリデバイス | |
| JP2988426B2 (ja) | 記憶装置 | |
| JPH04225453A (ja) | データ処理装置 | |
| JPH02105264A (ja) | 図形データ処理用メモリー装置 | |
| JPS6167085A (ja) | 画面メモリの書込み制御装置 | |
| JPH02190968A (ja) | ベクトル処理装置 | |
| JPS58111169A (ja) | メモリのアクセス方法 | |
| JPS61215584A (ja) | 表示制御装置 | |
| JPH01112449A (ja) | 速度変換メモリ装置 | |
| JPS63298888A (ja) | メモリアクセス方式 | |
| JPS6375927A (ja) | バツフア制御方式 | |
| JPS59219780A (ja) | グラフイツクメモリ・アクセス回路 | |
| JPS63231548A (ja) | デ−タの書き込み方式 | |
| JPS623294A (ja) | ビツトマツプム−バ− | |
| JPH0516452A (ja) | プリンタ | |
| JPS62146480A (ja) | 半導体記憶装置 | |
| JPS6158920B2 (ja) | ||
| JPS63300345A (ja) | デ−タ転送方式 | |
| JPS6214194A (ja) | ビツトマツプム−バ− |