JPS6180452A - ベクトル処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はベクトル処理装置に係り、特に画像処理、論理
シミュレーション等に好適なベクトル処理装置に関する
。

〔発明の背景〕

従来、科学技術計算に頻繁にあられ九るベクトル処理を
高速に行うために種々のベクトル処理装置が提案されて
いる。該ベクトル処理装置の一つに複数のベクトル演算
器、ベクトルレジスタ、および該ベクトルレジスタと主
記憶装置間のデータ転送を行う複数のりクエスタを具備
するベクトル処理装置がある（ＣＲＡＹ−１コンピユー
タシステム、「汎用大型コンピュータＪ　Ｐ、２８３〜
２９５、日経マグロウヒル、１９８２）。

このようなベクトル処理装置においては、主記憶上の被
演算データはりクエスタによって一担ベクトルレジスタ
にローディングされた後、ベクトル命令の指定に従いベ
クトル演算器に送られて処理され、ベクトルレジスタに
格納される。このベクトルレジスタ上のデータは、続い
て解読されるベクトル命令がデータ処理を指定している
場合。

主記憶を介することなくベクトル演算器に送られ処理が
行われる。このように、一連のベクトル命令によって規
定されるデータ処理が、主記憶を経由することなく、主
記憶よりもアクセス時間の速いベクトルレジスタを介し
て行われるため、ベクトル演算器を主記憶よりも高速に
設計しても演算に必要なデータ転送能力を確保できる利
点がある。

ベクトル処理装置を科学技術計算以外の大規模データ処
理、たとえば電子回路の論理シミュレーションや画像処
理に適用した場合、ベクトルレジスタを介する論理演算
は高速ベクトル演算処理が可能である。しかし、論理シ
ミュレーション、画像処理対象のデータは、科学技術計
算とは異り。

被演算データの特定フィールドに対する論理演算の組合
せによって表わされる論理演算が多く、この種の演算に
対して、現在のベクトル処理装置は次のような処理によ
って目的とする論理演算を行うことになる。

（１）被演算データの特定フィールド間の相対的位置を
合致させる。

（２）被演算データの特定フィールド間の論理演算を行
う。

（３）　　（２）で得られた演算結果を被演算データの
特定フィールドに上書きする。

（４）上記（１）〜（３）の処理を必要なだけ繰り返え
す。

上記（１）〜（４）の処理は現在のベクトル処理装置を
用い、チェイニング機能を使って、ある程度の高速処理
を図ることができる。しかし、現状のベクトル処理装置
の処理では、上記（１）〜（４）の演算間に必要なベク
トルレジスタへのアクセスをほぼ零とすることはできな
い、また、上記のように、一つの基本的なデータ処理の
ために１個のベクトル演算器を使用する処理では、複雑
な処理になると演算器不足となり、これが原因となって
チェイニングが不可能になる。このため処理速度の著し
い低下を招く。

このように、論理シミニレ−９３２１画像処理などで多
く出現するところの、被演算データの特定フィールドに
対する論理演算の組合せによって表現される論理演算に
対して、現在のベクトル処理装置は必要とされるに十分
な処理性能を発揮することができない。

〔発明の目的〕

本発明の目的は、被演算データの特定フィールドに対す
る論理演算の組合せによって表現される任意の論理演算
を高速に実行するベクトル演算器を実現し、論理シミュ
レーション、画像処理に最適なベクトル処理装置を提供
することにある。

〔発明の概要〕

被演算データの特定フィールドに対する論理演算の組合
せによって表現される論理演算を、以下組合せ論理演算
と呼ぶ。この組合せ論理演算を高速に処理するベクトル
演算器として必要な条件は次の通りである。

（１）組合せ論理演算動作を規定する手段。

（２）基本的な論理演算を行う複数の演算器。

（３）被演算データの任意のフィールドへ演算結果を書
込む論理回路。

（１）の論理演算動作規定手段は、複数の演算器対応に
処理動作指示を保持する記憶手段を設けることにより容
易に実現できる。

（２）については、複数の演算器の結合関係が機能、性
能上の重要な問題となる。複数の演算器を並列に結合し
た場合、複数のフィールドに対し同時に演算が行われ、
性能上は最も好ましい演算器となる。　しかし、この場
合、（３）の演算結果を特定フィールドに書込む処理の
実現が、特にフィールド間の重複又は空き領域が存在す
る場合困難である。

複数演算器を直列に結合した場合、複数のフィールドに
対し演算はシリアルに行われることになる。しかし、ベ
クトル演算器をパイプライン制御により動作させること
により、並列結合の演算器に比較して著しい性能上の低
下を招くことがないように設計することができる。　さ
らに（３）の演算結果を書込む処理を基本的な演算器対
応にシリアルに行うことにより、１個の演算結果を任意
のフィールドに書込む処理に還元させることが出来、論
理が簡約化される。また、直列に演算器を配置すること
により、前段の演算結果を使って次の論理演算を行うこ
とが可能となる。このことは１組合せ論理演算の組合せ
によって表現される高次の組合せ論理演算（以下このタ
イプの論理演算をｃＯｍｐｌｅｘ　ｌｏｇｉｃａｌ演算
と呼ぶ）も直列結合の演算器によって処理できることを
示す。従って、論理演算器を直列に結合し、その各段に
演算結果を被演算データの任意のフィールドに書込む手
段を設けた構成のベクトル演算器は、機能、性能の面で
論理シミュレーションおよび画像処理に好適な演算器と
考えられる。本発明は、かかるベクトル演算器を実現す
るものである。

論理シミュレーションに出現するデータ処理の特徴は複
数の組合せ論理演算にある。従って、おのおのの組合せ
論理演算に対して専用のベクトル演算器を設計すること
はハードウェア量の制約から不可能なことである。この
ため、組合せ論理演算のどのようなタイプにも適用可能
なベクトル演算器を設計する必要があり、かつ論理シミ
ュレーション処理を実行中、動的に上記ベクトル演算器
の処理動作を規定する手段が必要となる。この手段を実
現するため１本発明ではベクトル処理装置を制御する制
御装置を考え、該制御装置によってベクトル演算器の構
成要素である論理演算器と演算結果書込回路の処理動作
を規定している記憶手段に制御情報を書込むことが可能
なように、制御情報書込バスを設け、該制御情報書込動
作をベクトル処理装置の制御装置の命令によって行える
よ　　　゛うにする。これにより、論理シミュレーショ
ン実行中に１次ステップのシミュレーション処理に必要
な組合せ論理演算又はｃｏｎ＋ｐｌｅｘ　ｌｏｇｉｃａ
ｌ演算を実行するために必要なベクトル演算器を概念的
に生成することが出来、高速論理シミュレーションが可
能になる。

〔発明の実施例〕

第１図は本発明のベクトル処理装置の概略ブロック図を
示したものである。第１図において、１００は主記憶装
置、１０２はベクトル処理装置。

１０１はベクトル処理装置を制御するための制御装置で
ある。　１０３はベクトル処理装置管理回路であり、ベ
クトル処理装置１０２内のメモリリクエスタ１０４．ベ
クトルレジスタ１０６、及びベクトルレジスタ１０６の
読出書込動作を行うためのデータバスの切換を行うスイ
ッチング回路１０５．１０７の起動終結処理を管理する
ものである。

１０９は被演算データの特定フィールドに対し任意の論
理演算を行うことのできる論理演算器、１１Ｏは論理演
算器１０９の処理を規定する情報を保持する記憶回路で
ある。記憶回路１１０と論理演算器１０９はそれぞれ直
列に結合されて、ベクトル演算器１０８を構成している
。

第１図において、便宜上、メモリリクエスタ１０４、ベ
クトルレジスタ１０６．ベクトル演算器１０８等はそれ
ぞれ１個ずつ示されているが、一般にこれらは複数個存
在する。また、ベクトル演算器１０８内の論理演算器１
０９．記憶回路１１０の数も３個としたが、これに限定
する必要はない。

当該処理装置が起動されると、制御装置１０１は主記憶
装置ｌＯＯからベクトル処理装置１０２の制御に関する
命令を読出す。この命令の中には。

ベクトル演算器１０８の処理動作を規定する命令が含ま
れている。当該命令が制御装置１０１によって解読され
ると、該制御装置ｌｏｔはベクトル処理装置管理回路１
０３を介して、ベクトル演算器１０８内の記憶回路１１
０へ論理演算器制御情報を書込む。にクトル演算器１０
８内の複数の論理演算器１０９にはおのおの固有の番号
が付けられていて、制御装置１０１はこの固有の番号と
セットすべき制御情報を対応させて送出することにより
、ベクトル演算器１０８内の任意の論理演算器１０９に
命令で規定された固有の論理演算を行わせることが出来
る。

以上のベクトル処理に先立つ処理のことを以降。

セットアツプ処理と呼ぶことにする。

続いて、制御装置１０１がベクトル処理装置１０２に起
動を指示すると、管理回路１０３は主記憶袋ａｉｏｏ上
に格納さ−れでいるベクトル命令を読み出し、該命令の
情報に従って必要なメモリリクエスタ、ベクトルレジス
タ、ベクトル演算器（これらを総称してリソースと呼ぶ
）が使用できる状態か否かを調べて、要求リソースが全
て使用可の場合にのみ該ベクトル命令を実行する。この
ときベクトル処理動作は、ベクトル処理装置１゜２を起
動する前のセットアツプ処理によるベクトル演算器処理
機能規定とベクトル命令中の演算器指定の２段階によっ
て行われる。一連のベクトル処理が終了した後、ベクト
ル処理装置１０２内の管理回路１０３はベクトル処理完
了情報を制御装置１０１に送る。

以上のセットアツプ処理とベクトル処理の繰りかえしに
よって論理シミュレーションおよび画像処理に関するデ
ータ処理が行われる。

第２図は第１図の論理演算器１０９とその制御情報を保
持している記憶回路１１０のブロック図である。

セットアツプ処理時、論理演算器制御情報は記憶回路１
１０にセットされる。該記憶回路１１０は３個のフィー
ルド２０１，２０２，２０３を有している。それぞれの
フィールドは被演算データのシフト情報、論理演算情報
、結果の格納に関する情報を保持している。

ベクトル処理時、ベクトル演算器に被演算データが送ら
れるといったんレジスタ２０４．２０５に被演算データ
が格納される。被演算データの特定フィールド間の論理
演算を行うため、相互のビット位置を合致させる必要が
ある。このため、論理演算に先立ってシフタ２０６，２
０７でシフト処理を行う。シフタ２０６，２０７のシフ
ト量は、記憶回路１１０のフィールド２０１にセットア
ツプ処理時に設定されたシフト情報より決定される。

シフト処理後、論理演算器２０８により記憶回路１１０
のフィールド２０２に定められる論理演算が行われるに
こで論理演算とは、論理シミュレーション、画像処理に
必要な論理演算、即ち、論理和、論理積、排他的論理和
１反、転などの基本的な論理演算を云い、比較等の論理
演算を含まないものとする。論理演算結果はレジスタ２
０９に保持され、タイミング合せを行ったのち、レジス
タ２０４．２０５に保持されている被演算データと共に
、マージ回路２１０の入力となり、記憶回路１１０のフ
ィールド２０３に従い、被演算データの特定フィールド
に演算結果が書込まれる。マージ回路２１０の出力は１
次段の論理演算器が存在する場合は２パス２１１，２１
２であり、存在しない最終段の演算器では１パス２１２
のみである。

従ってベクトル演算器の最終段の論理演算器の処理動作
規定時にはこの点を留意してセットアツプ処理を行う必
要がある。マージ回路２１０の論理はシフタとセレクタ
によって構成することができる。

第３図は８バイトのベクトルレジスタ上に４個の２バイ
ト幅のフィールドを定義し、その４人力信号値ｓ、、ｓ
、、ｓ、、ｓ、の論理積をとる処理を、従来のベクトル
処理装置と本発明のベクトル処理装置で行う場合を示し
た図である。第３図（ａ）は従来のベクトルが処理装置
の場合であり。

第３図（ｂ）は本発明のベクトル処理装置の場合である
。

まず第３図（ａ）につ・いて説明する。入力データを２
バイト分左シフトすると、Ｓ、フィールドのデータは失
われ、１番右端の２バイト分のフィールドには０が入る
。このシフトされた結果を３０１ｂとし、シフト前のデ
ータを３０１ａとする。

次に３０１ａと３０１ｂの両データの全８バイトの論理
積をとり、その結果を３０１０とする。ここで５次の段
階で不必要なフィールドのデータは斜線で示す６次に３
０１０のデータを４バイト左シフトすると、右端から４
バイトまでにはＯが入る。これを３０１ｄとする。ここ
でも１次の段階で不必要なフィールドは斜線で示す０次
に３０１０と３０１ｄの８バイトの論理積をとり、その
結果を３０１８とする。この３０１８の左端の２バイト
に目的のＳｌ　・Ｓ２　・Ｓｌ・Ｓ４が得られる。

次に第３図（ｂ）の場合を第２図の構成と対応させて説
明する。ここで、第２図のレジスタ２０４゜２０５のデ
ータ幅を８バイトとする。

まず、３０１Ａのデータをレジスタ２０４．２０５にロ
ードする。記憶回路１１０の２０１にはレジスタ２０４
のデータをシフトしないという情報（すなわち、０ビツ
ト左シフト）とレジスタ２０５のデータを２バイト左シ
フトするという情報をセットアツプしておく。２０２に
は論理積を指示するオペレーションコード、２０３には
演算結果をレジスタ２０４．２０５のデータ上にうわが
きする指示をセットアツプしておく。この記憶回路１１
０で規定される演算処理を行うと、パス２１１．２１２
上のデータは共に第３図（ａ）の３０１０のデータと同
じものになる。

パス２１１．２１２のデータは、直列に結合された次段
の論理演算器の入力レジスタ２０４，２０５に格納され
る。このレジスタを前段のものと区別するため、２０４
’　、２０５’　とする。同様に１次段の論理演算器用
の記憶回路を１１０′とする。この次段の論理演算器用
の記憶回路１１０′の情報としては、２０１’　にはレ
ジスタ２０４′のデータに対して０ビツトシフト、レジ
スタ２０５′のデータに対して４バイト左シフトを指示
する情報、２０２′には論理積を指示する情報、２０３
には演算結果をレジスタ２０４’　、２０５’のデータ
上にうわがきする情報が入っている。記憶回路１１０′
で規定される論理演算を行うと。

パス２１１または２１２上には第３図（ａ）の３０１ｅ
データと同じものが現われる。

即ち、本発明の直列結合された論理演算器を用いること
によって、その２段目の出力に目的の演算結果が得られ
る。演算器が３段以上から構成されている場合、３段以
降の演算器に対しては「何もしない」指示をセットアツ
プしておけばよい。

第３図（ａ）と第３図（ｂ）の処理の性能を比較すると
次のようになる。

第３図（ａ）の処理； ■　ＶＬＤ　　　　　　ＶＲｏ　、　３０１　ａ（ベク
トルレジスタＶＲＯへ３０１ａデータをロードする。） ■　ＶＳＨＩＦＴ　　　ＶＲＩ、ＶＲｏ、２Ｂ（２Ｂ左
シフトを行う） ■　ＶＡＮＤ　　　　　ＶＲ２，ＶＲｌ、ＶＲＯ（論理
積をとる） ■　ＶＳＨＩＦＴ　　　ＶＲ３，ＶＲ２，４Ｂ（４Ｂ左
シフトを行う） ■　ＶＡＮＤ　　　　　ＶＲ４，ＶＲ２，ＶＲ３（論理
積をとる） ＋ｌｉ＋　　ＶＳＴＤ　　　　　　　ＶＲ４，３０１ｅ
（結果をストアする） 第３図（ｂ）の処理； ■　ＶＬＤ　　　　　　ＶＲｏ、３０１Ａ＋ｚ　　ＶＬ
Ｄ　　　　　　ＶＲｌ、３０１Ａ（ベクトルレジスタＶ
Ｒ０，１に３０１Ａのデータをロードする） ＠　　ＶＭＡＣＲＯＬ　　ＶＲ２，ＶＲＯ，ＶＲＩ（マ
クロ・ロジカル演算を行う） ｔｌ　　ＶＳＴＤ　　　　　ＶＲ２，３０１ｅ有するベ
クトル処理装置で上記第３図（ａ）の処理を行う場合の
タイムチャートであり、第４図（ｂ）は第３図（ｂ）の
本発明の場合のタイムチャートである。、ここで、ｎは
ベクトル要素数を示す。第４図より５本発明は従来に比
へて３倍高速化される。

また、ベクトル処理装置内の制御回路からは論理演算器
は１個とみえ、制御回路のハードウェア量の削減に有効
である。これらをまとめると第５図のようになる。

〔発明の効果〕

本発明によれば、ベクトルレジスタ上の特定のフィール
ドに対し任意の論理演算を実施し、この基本論理演算を
組合せて一個のマクロな論理演算を１ベクトル演算器に
よって実施できるので、複雑な論理演算を数多く行わな
ければならないデータ処理、たとえば電子回路の論理シ
ミュレーションおよび画像処理等に著しい性能上の利点
を有する。

【図面の簡単な説明】

第１図は本発明のベクトル処理装置の概略ブロック図、
第２図は第１図におけるベクトル演算器の詳細図、第３
図は従来のベクトル処理装置と本発明のベクトル処理装
置の処理の比較図、第４図は従来装置と本発明装置のタ
イミング図、第５図は性能比較図である。 １００・・・主記憶装置１．　　１０１・・・ベクトル
処理装置制御装置、　　１０２・・・ベクトル処理装置
、１０３・・・ベクトル処理装置管理回路、　　１０４
・・・メモリリクエスタ、　　１０５，１０７・・・ス
イチソング回路、　　１０６・・・ベクトルレジスタ。 １０Ｂ・・・ベクトル演算器、　　１０９・・・論理演
算器、　　１１０・・・記憶回路。 第３図 （ＯＬ）（！ｒ−）

Claims (1)

【特許請求の範囲】
1. （１）主記憶装置と、ベクトルレジスタと、主記憶装置
   とベクトルレジスタとの間のデータ転送を行うリクエス
   タと、ベクトルレジスタから受取ったベクトルデータに
   対しベクトル演算処理を行い、結果をベクトルレジスタ
   に送出するベクトル演算器を具備してなるベクトル処理
   装置において、被演算データの特定フィールドに対して
   任意の論理演算を実行し、結果を被演算データの任意の
   フィールドに格納する機能を持った論理演算器を複数個
   直列に結合してベクトル演算器を構成すると共に、前記
   論理演算器の処理動作を制御する手段を設けたことを特
   徴とするベクトル処理装置。