JPS6181021A - ノイズ除去回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は電子計測器、電子制御装置等において単発性の
被計測パルス信号に含まれる立上υ、立下り時間が被計
測パルス信号の持続時間より長い単発性あるい−は周期
性ノイズを低減あるいは除去するためのノイズ除去回路
に関する。

〔従来技術とその問題点〕

被検体である電気機器や機械装置側から電子計測器等に
入力される被計測パルス信号の波形や波高値あるいは発
生頻度等を計測あるいは観測することにより被検体の特
性を評価しようとする場合、被検体がアンテナとなって
計測回路に侵入する放送電波等の周期的ノイズ、おるい
は電力系統等を介して測定回路に侵入する開閉ノイズ、
放電ノイズ等の単発性ノイズ等のレベルが高いと、測定
回路等のＳ／Ｎ比が低下して被検体の特性の評価精度が
低下する。したがって電子計測器等においてはノイズ除
去が重要な課題になっている。

ノイズ除去回路としては、従来被計測パルス信号に含ま
れる主要周波数成分を通過帯域とするフィルタを用いる
のが一般的であるが、Ｓ／Ｎ比を向上させるために通過
帯域幅を狭くすればパルス信号波形が変歪まだは振動し
、通過帯域幅をひろげればパルス信号の主要周波数成分
に近い波形のノイズに対するＳ／Ｎ比が低下するという
問題があり、満足しうるノイズ除去性能とパルス信号の
原波形維持性能とを併せ持つノイズ除去回路が得られな
いのが実情であった。

第６図は改良された従来のノイズ除去回路の構は昭和５
９年電気学会全国大会論文、ＮＣＬ１２８３参照）。図
において１は被検体である箪カケープ・−ル、２は電カ
ケープル１に試験電圧を印加するた１　　　めの端末ブ
ッシング、６は部分放電パルス検出用の結合コンデンサ
、４は検出インピーダンス、５は遅延線６ならびに加算
回路７からなるノイズ除去回路、８は部分放電パルスの
増幅回路である。

第７図は第６図のノイズ除去回路の作用を説明するだめ
の信号波形図で、図中ｗ４．ｗ、５．ｗ７はそれぞれ入
力回路１０の出力信号波形（検出インピーダンス４の端
子電圧）、遅延線乙の出力信号波形、加算回路７の出力
信号波形を示すものである。図において入力信号Ｗ４に
は被計測信号である部分放電パルスＰ１と周期τなる周
期的ノイズＮ１とが混在している。遅延線６は周期的ノ
イズＮ１の部分の一周期（τ／２）に相当する遅延時間
を有するよう形成されることにより、その出力波形Ｗ６
は、ノイズＮ堂、放電パルスＰ、ともに入力信号Ｎ１．
Ｐｌよりそれぞれτ／２時間遅れて出力される。その結
果、加算回路７に入力される入力信号ｗ４．ｗ６のうち
ノイズＮ１．Ｎ、は互いに逆位相となり、両者が加算さ
れることによって消去されるが、放電パルスＰ□、Ｐ！
はそのま＼出力され、増幅回路８にはノイズ除去回路５
を通ることによって２個の信号パルスｐ１．ｐ、に増加
した放電パルス列が入力され、たとえば出力端子９に接
続された観測装置等で観測される。

上述のように第６図のように構成されたノイズ除去回路
においては遅延線６によシ周期的ノイズを部分の一周期
分遅延させて入力ノイズと逆位相の遅延パルスを作り、
両者を加算することによυ消去するようにしているため
に、遅延線乙の遅延時間を周期的ノイズの周期に一致さ
せるよう調整する必要があるばか）か、複数の周期性ノ
イズがある場合には複数組のノイズ除去回路を必要とす
るという問題点がある。またノイズが放電パルスと同様
な単発的ノイズである場合には、ノイズのパルス数を２
倍に増してしまうという問題点がある。

〔発明の目的〕

本発明は前述の状況に鑑みてなされたもので、被計測パ
ルス信号を変歪させずに、被計測パルス信号の持続時間
に比べて長い立上り、立下シ時間を有する単発性あるい
は周期性ノイズを減衰または除去できるノイズ除去回路
を提供することを目的とする。

〔発明の要点〕

本発明は、波高値の変動等にともなう持続時間の上限値
を考慮した被計測パルス信号の持続時間と同等またはそ
れ以上の遅延時間にあらかじめ設定された遅延回路およ
びこの遅延回路の入力信号。

出力信号を入力信号とする減算回路複数組たとえば２組
を互いに縦続接続してたとえば第１および第２の移相減
算手段を構成することにより、被計測パルス信号を入力
パルスと２個の遅延パルスとを含む３個のパルス列に変
換するとともにノイズをその立上り、立下り時間と遅延
時間の比に対応して低減かつ時間幅の短かい単一パルス
に変換し前記移相減算手段の出力側に前記移相減算手段
の総遅延時間と等しい遅延時間を有する遅延回路とこの
遅延回路の入力信号、出力信号を入力信号とする掛算回
路とからなるノイズ消去手段を設けることにより前記３
個のパルス列全体をさらに前記総遅延時間だけ遅延させ
て両パルス列それぞれ５個のパルス信号のうち一つづつ
のみが同一時刻に重なるようにして両者を掛算すること
によシ同一時刻に重なったパルスのみを残して他のパル
スを消去するとともに、移相減算手段によシ時間幅が短
縮されて単一パルス状となったノイズパルスと重なりを
制御された遅延パルスとを掛算することにより消去し、
前記同一時刻に重なった被計測パルス信号のみを原波形
に相似なパルス信号として出力するようにしたものであ
る。

〔発明の実施例〕

以下本発明を実施例に基づいて説明する。

第１図は本発明の実施例を示すノイズ除去回路の偏成を
示すブロック図である。図において、１０はインピーダ
ンス底台回路等の入力回路で、ノイズを含む被計測パル
ス信号が原波形に近いアナログ信号として出力される。

１１は第１の移相減算手段、１４は第１の移相減算手段
に縦続接続された第２の移相減算手段で、それぞれ被計
測パルス信号の持続時間Ｗｐに等しい遅延時間Ｔａにあ
らかじめ設定された遅延綜、ディジタル式遅延回路等か
らなる遅延回路１２あるいは１５と、遅延回路１２ある
いは１５の入力信号および出力信号を入力信号とする減
算回路１３あるいは１６とで構成されている。また１７
は第２の移相減算手段１４の出力信号を入力信号とする
ノイズ消去手段で、第１．第２の移相減算手段の総遅延
時間いわゆる２Ｔ（ｌと等しい遅延時間にあらかじめ設
定された遅延回路１８と、この遅延回路の入出力信号を
入力信号とする掛算回路１９とで構成されており、その
出力側には開平回路、増幅回路、減衰回路。

インピーダンス整合回路等必要に応じて選択される出力
回路２０が設けられている。

第２図は第１図のように構成されたノイズ除去回路の作
用を説明するための信号波形図で、入力信号として持続
時間（パルス幅）　Ｗｐが５Ｏｎ８の台形波からなる被
計測パルス信号Ｐ１゜と、立上り、立下シ時間τ九がパ
ルス幅Ｗｐの１２倍すなわち６００ｎＳの台形波からな
る単発性のノイズＮ１１ｌとを第１図のノイズ除去回路
に注入するとともに、移相減算手段等の遅延回路には遅
延時間Ｔａが被計測パルス信号Ｐ１゜のパルス幅と等し
い遅延線（昭和電線製、商品名シングル・イン・ライン
型遅延％９ＡＴ型）を、減算回路には広帯域オペアンプ
（米国、ｏｅｉ社委、型番９８２６）を、掛算回路には
広帯域リニア乗算器（米国、アナログ・デバイセズ社製
、型番ＡＤ５３９）をそれぞれ用いてノイズ除去回路を
構成することによって得られた信号波形を示しだもので
ある。ただし上述の回路構成部品はパルス幅Ｗｐが５０
ｎ８と短かい被計測パルス信号の原波形を維持するに好
適な回路（ｈ成部品の一例を示したもので、Ｗｐ、τｄ
等が大幅に異なる場合にはパルス（Ｍ号波形の原波形を
維持するに好適な構成部品を選択すべきことはいうまで
もないことである。図において、Ｗｌ。は入力回路の出
力信号波形であり、Ｐｌｏは時刻ｔ、に出力されたパル
ス幅Ｗｐなる台形状の被計測パルス信号、Ｎ１゜は時刻
ｔｏに入力回路から出力された立上り、立下り時間τ”
＝１２Ｗｐなる台形状の単発性ノイズパルスで、立下り
部分を省略して示したものである。ＷＩＳは第１の８相
誠算十段１１における遅延回路１２の出力信号波形であ
り、ノイズＮ□、はｔｏ０時刻ｐ’ｒａ＝＝ｗｐ時間だ
け遅れて、またパルス信号ｐｕｔはｔ１時刻よシＷｐ時
間だけ遅れてそれぞれ原波形に近い形で出力される。Ｗ
ｌ、はＷｌ。およびＷＳＳを入力とする減算回路１６の
出力信号で、パルス信号Ｐｌ婁についてはＷｐ待時間れ
たＰｌ・とＰＩＩ　とを減算することにより、ｔ１時刻
に立上がるＰｌ。とｔ１時刻からＷｐ時間遅れて負側に
立上がるＰｌｏの遅延パルスＦｉｌとから力る正負一対
のパルス列ｐＨが出力される。またノイズパルスＮ１ｍ
については、　ｔｏ０時刻ら遅延時間Ｗｐで立上がり、
Ｎｌ１１の立上がシ時間τ几の終シに相当する時刻ｔ１
からＷｐ待時間立下がる台形状パルスとなり、ノイズＮ
１８の波高値は入力ノイズパルスＮＩＯのほぼ１／１２
に低減されるとともに、そのパルス幅もＮ１ｏの立上が
り、立下がり時間τ九に遅延時間Ｗｐを加えた時間に短
縮される。

ＷｌｌｌおよびＷｌ６はそれぞれ第２の移相減算手段１
４における遅延回路１５および減算回路１６の出　　□
力信号である。Ｗｌ、においてパルス信号Ｐｕおよびノ
イズパルスＮ１５はそれぞれｐＨおよびＮｔｍ　ａＴｊ
　＝　ｗｐ時間さらに遅延され、減算回路１６でＷ□８
からＷｌｓ　が減算されることＫよ）、Ｗｌ。Ｋ示すよ
うにｔ３時刻を始発点とする３個のパルス列からなるパ
ルス信号Ｐ１６と、パルス幅２Ｗｐなる二つの三角波に
変保されたノイズパルスＮ□６とが出力される。

Ｗｌ、およびＷｌ。はそれぞれノイズ消去手段１７の遅
延回路１８および掛算回路１９の出力信号でちる。パル
ス信号ｐｘａは遅延時間Ｔａ　＝　２　Ｗｐに設定され
た遅延回Ｍ１８を通ることにより２Ｗｐ時間遅れた遅延
パルス列Ｐ１．となり、Ｐ□６　＋　ＰＩｌｌそれぞれ
３個のパルス列のうちのそれぞれ１個づつのみが同時刻
に出力され、掛算回路１９を通ることにより同時刻に重
なったパルスのみが２乗増幅されてＰｌ。

が出力され、遅延回路によりそれぞれ重なりが回避され
た残りの４個のパルスは消去される。またＮ１３より２
Ｗｐ遅延した遅延ノイズパルスＩＪｔｓはＮ１ｇとの重
なりが回避されることによシ掛算回路１９涛　　　で消
去される。

ＩＷ・・は出力回路を開平回路とした場合のノイズ除去
回路の最終的な出力信号で、掛算回路１９で２乗増幅さ
れたＰｌ、を開平回路２０を通すことによシ原波形に近
い波高値およびパルス形状の出力信号にもどすことがで
きる。ただし、各遅延回路の構成部品に高周波応答特性
のよいものを使用した場合においても信号の伝送に幾分
の減長をともない、また減算回路の構成部品には幾分の
増幅機能があるので、出力画Ｗｈ２０はノイズ除去回路
全体の信号の増減を補正するために必要に応じて開平回
路、増幅回路、減衰回路等を選択使用することが好まし
い。

第６図は第１図の実施例におけるノイズ除去回路の周期
性ノイズに対する動作を説明するだめの信号波形の概念
図であり、周期性ノイズとして立上がり、立下がり時間
τ九が被計測パルス信号のパルス幅Ｗｐの２倍に相当す
る三角波である場合を例にして示したものである。なお
被計測パルス信号に対する動作は第２図と同様なので省
略した。

図においてＷＩＯは入力回路１０の出力ノイズ波形、ｗ
ｉｔは遅延時間Ｔａ＝Ｗｐなる遅延回路１２の出力波形
、Ｗｌは減算回路１６の出力波形で、遅延時間ＴｃＬ　
＝ＷｐだけずれたノイズＷｗとＷｌ鴬が減算されること
により、波高値が原波形Ｗ１゜の波高値のほぼ１／２に
低減された台形波に変換される。

Ｗｌｌｌは遅延時間Ｔ（Ｌ　＝　Ｗｐに設定された遅延
回路１５の出力ノイズであり、出力ノイズＷ□、は時刻
Ｔｏに対して２’ｒａ＝２ｗｐ時間位相が遅れる。Ｗｌ
。

はＷｌおよびＷ□、を入力信号とする減算回路の出力ノ
イズであり、パルス幅および波高値が原波形の立上がり
時間ｔ？Ｌ＝２Ｗｐおよび波高値とほぼ等しく、発生周
期が原波形Ｗｉｌｌのそれに等しい三角波パルスに変換
される。Ｗｌｓはノイズ消去手段１７の遅延回路１８の
出力ノイズで、Ｗ□６が２Ｗｐだけ遅延されることによ
り、Ｗｌ６とＷｌｓの重なりが回避されており、両ノイ
ズパルスＷ１・、Ｗｌ８が掛算回路１９を通ることによ
り掛算回路１９の出力Ｗ１．においては周期性ノイズは
理論的には完全に消去される。゛ 第４図は第１図の実施例のノイズ除去回路のＳ／Ｎ比を
示す特性線図であり、第２図で説明した実験をノイズパ
ルスの立上がり、立下がシ時間を変えて繰返し行うこと
によシ得られたものであるう図において、縦軸はＳ／Ｎ
比を、横軸はノイズパルスの立上がプ時間τ几と移相減
算手段の遅延回路の遅延時間Ｔａとの比Ａ＝τｙＬ／Ｔ
ｄを示しており、図中曲線１１Ａは第１の移相減算手段
１１の出力信号のＳ／Ｎ比を９曲線１４Ａは第２の移相
減算手段１４の出力信号のＳ／Ｎ比を２曲線１７Ａはノ
イズ消去手段１７の出力信号の３７Ｍ比をに立上がる台
形波なので、Ｓ／Ｎ比中２０Ｊ−Ｗｌ４（ｄＢ）で近似
される直線になる。第２の移相減算手段のＳ／Ｎ比曲線
１４Ａは被計測パルス信号のパルス列の波高値（最大値
）が２倍になるため、Ｓ／Ｎ比が曲線１１Ａの２倍、す
なわちＳ／Ｎ比中２Ｃ１ｉｇ２Ａ（ｄＢ）で近似される
直線になる。

まだノイズ消去回路の出力信号のＳ／Ｎ比は理論的には
無限に大きい値になる筈であるが、掛算回　　　□路の
フィールドスルー雑音等の影響により曲線１７Ａで示す
よりなＳ／Ｎ比を示す。

上述のように第１図のように構成されたノイズ除去回路
においては、遅延回路の遅延時間Ｔａいいかえれば被計
測パルス信号のパルス幅に比べてノイズの立上がり、立
下がυ時間τルが遅い程良好なＳ／Ｎ比が得られるもの
であるが、”／’Ｉ’ａ　＝２という条件においてもノ
イズレベルを約１／１０に低減でき、　／Ｔａ＝１０の
条件においてはノイズレベルを１Ａ００以下に低減する
ことができる。

以上第１図の実施例に基づいてノイズ除去回路の構成な
らびに動作について説明したが、上述の動作をさらに機
能別に分類して説明する。立上がり時間τ九が遅延時間
より長いノイズに対して、第１の移相減算手段１１は減
算回路１３の一方の入力信号をＴａだけ遅らせることに
よシノイズを低減させる機能をはたし、第２の移相減算
手段１４は減算回路１６の一方の入力信号をさらにＴ（
Ｌだけ遅らせることによりノイズを複数の単一パルスに
分離する機能をはたし、ノイズ消去回路１７は単一パル
スの重なりを制御することによシ掛算結果を零にする機
能をはだすことにより、全体としてノイズを大幅に低減
できる機能が得られるよう構成されている。一方被計測
パルス信号に対しては、原波形の維持、いいかえれば回
路の構成部品の高周波応答性に重点が置かれるとともに
、移相減算手段たとえば２組を通ることによりたとえば
３個に増加したパルス信号を掛算回路の一方の入力信号
を遅延させることにより重なシを制御して被計測パルス
信号１個を残して他を消去する機能が有効に作用するよ
う構成されている。このように、三つの手段１１，１４
．１７はそれぞれ独立した機能を有するので、たとえば
ノイズの立上がり時間τｄとパルス信号のパルス幅Ｗｐ
の比τｄ／Ｗｐが非常に大きい場合、第１の移相減算手
段だけでも充分なノイズ低減効果が得られるので、第１
の移相減算手段を独立させてノイズ消去回路を構成する
ことが可能である。

第５図は第１図のノイズ除去回路の第２図とは異なる動
作を説明するための信号波形の模試図であり、遅延時間
Ｔａのみを被計測パルスのパルス幅Ｗｐの２倍とした例
を示したものである。図の場合、遅延回路１２および１
５の遅延時間は２Ｗｐ。

遅延回路１８の遅延時間は４Ｗｐに設定されておシ。

その結果、Ｗ１３．Ｗ１５．Ｗ１６．Ｗ２Ｂ等のパルス
列はそれぞれのパルス間にＷｐなる時間間隔を生ずるが
、ノイズ消去回路においてはＰ１６ＡとＰ１８Ａが同時
刻に重なり、掛算回路１９の出力側には第２図と同様に
１個の被計測パルス信号Ｐ１９を出力することができる
。また’ｒａ　＝　２Ｗｐとしたことにより　　ｒ？／
Ｔｄ＝＝　４　が小さくなるので、第４図からも明らか
なように各手段１１，１４．１７の出力信号のＳ／Ｎ比
は第２図のそれのほぼ１／２（６ｄＢ）程度低下する。

このように、遅延回路１２゜１５の遅延時間Ｔａは被計
測パルス信号のパルス幅Ｗｐに必ずしも等しくする必要
はなく、被計測パルス信号のパルス幅の変動を考慮して
あらかじめ広めに設定することができる。

また第２図、第５図においては被計測パルス信号をＷｐ
＝５Ｑｎａの台形波とした場合の例について説明したが
、被計測パルス信号波形が第７図のような減衰波形であ
っても、また波形に振動分を含むものであっても、出力
回路には原波形に近い被計測パルス信号を出力すること
ができる。ただし、振動分を含む被計測パルス信号を原
波形に近い形で出力するためには、回路の構成部品に高
周波応答性のすぐれたものを用いなければならないこと
はいうまでもないことである。

〔発明の効果〕

本発明は前述のように、被計測パルス信号の持続時間に
見合う遅延時間にあらかじめ設定された遅延回路と減算
回路とからなり前記遅延時間よシ長い立上がり、立下が
シ時間のノイズに対して減衰機能を有する第１の移相減
算手段と、この減算手段と同様に構成され第１の移相減
算手段の出力ノイズをパルス幅が短縮された複数の単一
パルス゛に分離する機能を有する第２の移相減算手段と
、前記第１．第２の移相減算手段の総遅延時間に等しい
遅延時間に設定された遅延回路と掛算回路とからなり前
記単一パルスに分離されたノイズパルスを消去する機能
を有するノイズ消去手段とでノイズ除去回路を構成した
。その結果、被計測パルス信号の持続時間よ、り長い立
上がり、立下がシ時間を有する単発性９周期性ノイズを
低減あるいは除去できるとともに、第１１第２の移相減
算手段を通ることによシ複数個のパルス列に増えた被計
測パルス信号はノイズ消去手段を通ることによシ一つの
原波形に相似な被計測パルス信号に逆変換され、出力回
路を介してＳ／Ｎ比が改善された原波形に近い被計測パ
ルス信号を出力できるノイズ除去回路を提供することが
できる。また本発明のノイズ除去回路は、フィルタを用
いた従来の回路に比べて被計測パルス信号を変歪させる
ことなくノイズの低減効果が得られるとともに、遅延線
と加算回路からなる従来のノイズ除去回路では充分でな
かったパルス信号よシ長い立上シ時間を有する種々の時
間幅の単発性および周期性ノイズそれぞれに対して同時
に低減効果を持ち、かつ遅延回路の遅延時間をあらかじ
め設定できる利便性が得１　　　られる。

【図面の簡単な説明】

第１図は本発明の実施例を示すノイズ除去回路のブロッ
ク図、第２図は第１図のノイズ除去回路の動作を説明す
るための信号波形図で入力信号が単発性ノイズを含む場
合の例、第３図は第１図のノイズ除去回路の周期性ノイ
ズに対する動作を説明するための信号波形図、第４図は
第１図のノイズ除去回路のＳ／Ｎ比を示す特性線図、第
５図は第２図とは遅延時間の設定条件が異なる場合の信
号波形図、第６図は従来の改良されたノイズ除去回路の
構成図で電カケープルの部分放電試験回路への適用例、
第７図は第６図のノイズ除去回路の動作を説明するため
の信号波形図である。 １０・・・入力回路、１１・・・第１の移相減算手段、
１４・・・第２の移相減算手段、１２．１５・・・遅延
回路、１３．１６・・・減算回路、１７・・・ノイズ消
去手段、１８・・・ノイズ消去手段の遅延回路、１９・
・・掛算回路、２０・・・出力回路、Ｗｌｏ、Ｎ１２・
・・Ｎ２０・・・各部出力信号、Ｐｌｏ　＋　”１１”
・・Ｐ、・・・・被計測パルス信号、Ｎ１０．Ｎ１２・
・・Ｎ２０・・・ノイズパルス、Ｗｐ・・・被計測パル
ス信号の持続時間（パルス幅）、τ九第３図 第４図 第５図

Claims (1)

1. 【特許請求の範囲】 １）持続時間があらかじめ定まる時間範囲にある単発性
   の被計測パルス信号に単発性あるいは周期性の電気的ノ
   イズが重畳した入力信号を受け、立上り、立下り時間が
   前記時間範囲を超える前記ノイズを低減、除去するとと
   もにほぼ原波形に近い前記被計測パルス信号を出力する
   ものであって、遅延時間が前記時間範囲内の所定時間に
   あらかじめ設定された遅延回路ならびにこの遅延回路の
   入力信号および出力信号を入力信号とする減算回路を複
   数組互いに縦続接続してなる移相減算手段と、この移相
   減算手段の出力側に設けられ移相減算手段の総遅延時間
   に相応する遅延時間を有する遅延回路ならびにこの遅延
   回路の入力信号および出力信号を入力信号とする掛算回
   路からなるノイズ消去手段と、このノイズ消去手段の出
   力側に設けられた出力回路とを備えたことを特徴とする
   ノイズ除去回路。 ２）特許請求の範囲第１項記載のものにおいて、出力回
   路が開平回路からなることを特徴とするノイズ除去回路
   。