JPH0441845B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は電子計測器、電子制御装置等において
単発性の被計測パルス信号に含まれる立上り、立
下り時間が被計測パルス信号の持続時間より長い
単発性あるいは周期性ノイズを低減あるいは除去
するためのノイズ除去回路に関する。

〔従来技術とその問題点〕

被検体である電気機器や機械装置側から電子計
測器等に入力される被計測パルス信号の波形や波
高値あるいは発生頻度等を計測あるいは観測する
ことにより被検体の特性を評価しようとする場
合、被検体がアンテナとなつて計測回路に侵入す
る放送電波等の周期的ノイズ、あるいは電力系統
等を介して測定回路に侵入する開閉ノイズ、放電
ノイズ等の単発性ノイズ等のレベルが高いと、測
定回路等のＳ／Ｎ比が低下して被検体の特性の評
価精度が低下する。したがつて電子計測器等にお
いてはノイズ除去が重要な課題になつている。

ノイズ除去回路としては、従来被計測パルス信
号に含まれる主要周波数成分を通過帯域とするフ
イルタを用いるのが一般的であるが、Ｓ／Ｎ比を
向上させるために通過帯域幅を狭くすればパルス
信号波形が変歪または振動し、通過帯域幅をひろ
げればパルス信号の主要周波数成分に近い波形の
ノイズに対するＳ／Ｎ比が低下するという問題が
あり、満足しうるノイズ除去性能とパルス信号の
原波形維持性能とを併せ持つノイズ除去回路が得
られないのが実情であつた。

第６図は改良された従来のノイズ除去回路の構
成図で、電力ケーブル等の高電圧電気機器の部分
放電試験回路への応用例を示したものである（詳
細は昭和59年電気学会全国大会論文、No.1283参
照）。図において１は被検体である電力ケーブル、
２は電力ケーブル１に試験電圧を印加するための
端末ブツシング、３は部分放電パルス検出用の結
合コンデンサ、４は検出インピーダンス、５は遅
延線６ならびに加算回路７からなるノイズ除去回
路、８は部分放電パルスの増幅回路である。

第７図は第６図のノイズ除去回路の作用を説明
するための信号波形図で、図中Ｗ４，Ｗ６，Ｗ７
はそれぞれ入力回路１０の出力信号波形（検出イ
ンピーダンス４の端子電圧）、遅延線６の出力信
号波形、加算回路７の出力信号波形を示すもので
ある。図において入力信号Ｗ４には被計測信号で
ある部分放電パルスP₁と周期τなる周期的ノイ
ズN₁とが混在している。遅延線６は周期的ノイ
ズN₁の二分の一周期（τ／２）に相当する遅延
時間を有するよう形成されることにより、その出
力波形Ｗ６は、ノイズN₂、放電パルスP₂ともに
入力信号N₁，P₁よりそれぞれτ／２時間遅れて
出力される。その結果、加算回路７に入力される
入力信号Ｗ４，Ｗ６のうちノイズN₁，N₂は互い
に逆位相となり、両者が加算されることによつて
消去されるが、放電パルスP₁，P₂はそのまゝ出
力され、増幅回路８にはノイズ除去回路５を通る
ことによつて２個の信号パルスP₁，P₂に増加し
た放電パルス列が入力され、たとえば出力端子９
に接続された観測装置等で観測される。

上述のように第６図のように構成されたノイズ
除去回路においては遅延線６により周期的ノイズ
を二分の一周期分遅延させて入力ノイズと逆位相
の遅延パルスを作り、両者を加算することにより
消去するようにしているために、遅延線６の遅延
時間を周期的ノイズの周期に一致させるよう調整
する必要があるばかりか、複数の周期性ノイズが
ある場合には複数組のノイズ除去回路を必要とす
るという問題点がある。またノイズが放電パルス
と同様な単発的ノイズである場合には、ノイズの
パルス数を２倍に増してしまうという問題点があ
る。

〔発明の目的〕

本発明は前述の状況に鑑みてなされたもので、
被計測パルス信号を変歪させずに、被計測パルス
信号の持続時間に比べて長い立上り、立下り時間
を有する単発性あるいは周期性ノイズを減衰また
は除去できるノイズ除去回路を提供することを目
的とする。

〔発明の要点〕

本発明は、波高値の変動等にともなう持続時間
の上限値を考慮した被計測パルス信号の持続時間
と同等またはそれ以上の遅延時間にあらかじめ設
定された遅延回路およびこの遅延回路の入力信
号、出力信号を入力信号とする減算回路複数組た
とえば２組を互いに縦続接続してたとえば第１お
よび第２の移相減算手段を構成することにより、
被計測パルス信号を入力パルスと２個の遅延パル
スとを含む３個のパルス列に変換するとともにノ
イズをその立上り、立下り時間と遅延時間の比に
対応して低減かつ時間幅の短かい単一パルスに変
換し、前記移相減算手段の出力側に前記移相減算
手段の総遅延時間と等しい遅延時間を有する遅延
回路とこの遅延回路の入力信号、出力信号を入力
信号とする掛算回路とからなるノイズ消去手段を
設けることにより前記３個のパルス列全体をさら
に前記総遅延時間だけ遅延させて両パルス列それ
ぞれ３個のパルス信号のうち一つづつのみが同一
時刻に重なるようにして両者を掛算することによ
り同一時刻に重なつたパルスのみを残して他のパ
ルスを消去するとともに、移相減算手段により時
間幅が短縮されて単一パルス状となつたノイズパ
ルスと重なりを制御された遅延パルスとを掛算す
ることにより消去し、前記同一時刻に重なつた被
計測パルス信号のみを原波形に相似なパルス信号
として出力するようにしたものである。

〔発明の実施例〕

以下本発明を実施例に基づいて説明する。

第１図は本発明の実施例を示すノイズ除去回路
の構成を示すブロツク図である。図において、１
０はインピーダンス整合回路等の入力回路で、ノ
イズを含む被計測パルス信号が原波形に近いアナ
ログ信号として出力される。１１は第１の移相減
算手段、１４は第１の移相減算手段に縦続接続さ
れた第２の移相減算手段で、それぞれ被計測パル
ス信号の持続時間Wpに等しい遅延時間Tdにあら
かじめ設定された遅延線、デイジタル式遅延回路
等からなる遅延回路１２あるいは１５と、遅延回
路１２あるいは１５の入力信号および出力信号を
入力信号とする減算回路１３あるいは１６とで構
成されている。また１７は第２の移相減算手段１
４の出力信号を入力信号とするノイズ消去手段
で、第１、第２の移相減算手段の総遅延時間いわ
ゆる2Tdと等しい遅延時間にあらかじめ設定され
た遅延回路１８と、この遅延回路の入出力信号を
入力信号とする掛算回路１９とで構成されてお
り、その出力側には開平回路、増幅回路、減衰回
路、インピーダンス整合回路等必要に応じて選択
される出力回路２０が設けられている。

第２図は第１図のように構成されたノイズ除去
回路の作用を説明するための信号波形図で、入力
信号として持続時間（パルス幅）Wpが50nsの台
形波からなる被計測パルス信号P₁₀と、立上り、
立下り時間τnがパルス幅Wpの12倍すなわち
600nsの台形波からなる単発性のノイズN₁₀とを
第１図のノイズ除去回路に注入するとともに、移
相減算手段等の遅延回路には遅延時間Tdが被計
測パルス信号P₁₀のパルス幅と等しい遅延線（昭
和電線製、商品名シングル・イン・ライン型遅延
線AT型）を、減算回路には広帯域オペアンブ
（米国、oei社製、型番9826）を、掛算回路には広
帯域リニア乗算器（米国、アナログ・デバイセズ
社製、型番AD539）をそれぞれ用いてノイズ除
去回路を構成することによつて得られた信号波形
を示したものである。ただし上述の回路構成部品
はパルス幅Wpが50nsと短かい被計測パルス信号
の原波形を維持するに好適な回路構成部品の一例
を示したもので、Wp，τd等が大幅に異なる場合
にはパルス信号波形の原波形を維持するに好適な
構成部品を選択すべきことはいうまでもないこと
である。図において、W₁₀は入力回路の出力信号
波形であり、P₁₀は時刻t₂に出力されたパルス幅
Wpなる台形状の被計測パルス信号、N₁₀は時刻
toに入力回路から出力された立上り、立下り時間
τn＝12Wpなる台形状の単発性ノイズパルスで、
立下り部分を省略して示したものである。W₁₂は
第１の移相減算手段１１における遅延回路１２の
出力信号波形であり、ノイズN₁₂はto時刻よりTd
＝Wp時間だけ遅れて、またパルス信号P₁₂はt₂時
刻よりWp時間だけ遅れてそれぞれ原波形に近い
形で出力される。W₁₃はW₁₀およびW₁₂を入力と
する減算回路１３の出力信号で、パルス信号P₁₃
についてはWp時間ずれたP₁₀とP₁₂とを減算する
ことにより、t₂時刻に立上がるP₁₀とt₂時刻から
Wp時間遅れて負側に立上がるP₁₀の遅延パルス
P₁₂とからなる正負一対のパルス列P₁₃が出力され
る。またノイズパルスN₁₃については、to時刻か
ら遅延時間Wpで立上がり、N₁₀の立上がり時間
τnの終りに相当する時刻t₁からWp時間で立下が
る台形状パルスとなり、ノイズN₁₃の波高値は入
力ノイズパルスN₁₀のほぼ1/12に低減されるとと
もに、そのパルス幅もN₁₀の立上がり、立下がり
時間τnに遅延時間Wpを加えた時間に短縮され
る。

W₁₅およびW₁₆はそれぞれ第２の移相減算手段
１４における遅延回路１５および減算回路１６の
出力信号である。W₁₅においてパルス信号P₁₅お
よびノイズパルスN₁₅はそれぞれP₁₃およびN₁₈よ
りTd＝Wp時間さらに遅延され、減算回路１６で
W₁₈からW₁₅が減算されることにより、W₁₆に示
すようにt₂時刻を始発点とする３個のパルス列か
らなるパルス信号P₁₆と、パルス幅2Wpなる二つ
の三角波に変換されたノイズパルスN₁₆とが出力
される。

W₁₈およびW₁₉はそれぞれノイズ消去手段１７
の遅延回路１８および掛算回路１９の出力信号で
ある。パルス信号P₁₆は遅延時間Td＝2Wpに設定
された遅延回路１８を通ることにより2Wp時間
遅れた遅延パルス列P₁₈となり、P₁₆，P₁₈それぞ
れ３個のパルス列のうちのそれぞれ１個づつのみ
が同時刻に出力され、掛算回路１９を通ることに
より同時刻に重なつたパルスのみが２乗増幅され
てP₁₉が出力され、遅延回路によりそれぞれ重な
りが回避された残りの４個のパルスは消去され
る。またN₁₆より2Wp遅延した遅延ノイズパルス
N₁₈はN₁₆との重なりが回避されることにより掛
算回路１９で消去される。

W₂₀は出力回路を開平回路とした場合のノイズ
除去回路の最終的な出力信号で、掛算回路１９で
２乗増幅されたP₁₉を開平回路２０を通すことに
より原波形に近い波高値およびパルス形状の出力
信号にもどすことができる。ただし、各遅延回路
の構成部品に高周波応答特性のよいものを使用し
た場合においても信号の伝送に幾分の減衰をとも
ない、また減算回路の構成部品には幾分の増幅機
能があるので、出力回路２０はノイズ除去回路全
体の信号の増減を補正するために必要に応じて開
平回路、増幅回路、減衰回路等を選択使用するこ
とが好ましい。

第３図は第１図の実施例におけるノイズ除去回
路の周期性ノイズに対する動作を説明するための
信号波形の概念図であり、周期性ノイズとして立
上り、立下がり時間τnが被計測パルス信号のパ
ルス幅Wpの２倍に相当する三角波である場合を
例にして示したものである。なお被計測パルス信
号に対する動作は第２図と同様なので省略した。
図においてW₁₀は入力回路１０の出力ノイズ波
形、W₁₂は遅延時間Td＝Wpなる遅延回路１２の
出力波形、W₁₃は減算回路１３の出力波形で、遅
延時間Td＝WpだけずれたノイズW₁₀とW₁₂が減
算されることにより、波高値が原波形W₁₀の波高
値のほぼ1/2に低減された台形波に変換される。
W₁₅は遅延時間Td＝Wpに設定された遅延回路１
５の出力ノイズであり、出力ノイズW₁₅は時刻
Toに対して2Td＝2Wp時間位相が遅れる。W₁₆
はW₁₈およびW₁₅を入力信号とする減算回路の出
力ノイズであり、パルス幅および波高値が原波形
の立上がり時間τn＝2Wpおよび波高値とほぼ等
しく、発生周期が原波形W₁₀のそれに等しい三角
波パルスに変換される。W₁₈はノイズ消去手段１
７の遅延回路１８の出力ノイズで、W₁₆が2Wpだ
け遅延されることにより、W₁₆とW₁₈の重なりが
回避されており、両ノイズパルスW₁₆，W₁₈が掛
算回路１９を通ることにより掛算回路１９の出力
W₁₉においては周期性ノイズは理論的には完全に
消去される。

第４図は第１図の実施例のノイズ除去回路の
Ｓ／Ｎ比を示す特性線図であり、第２図で説明し
た実験をノイズパルスの立上がり、立下がり時間
を変えて繰返し行うことにより得られたものであ
る。図において、縦軸はＳ／Ｎ比を、横軸はノイ
ズパルスの立上がり時間τnと移相減算手段の遅
延回路の遅延時間Tdとの比ｋ＝τn／Tdを示して
おり、図中曲線１１Ａは第１の移相減算手段１１
の出力信号のＳ／Ｎ比を、曲線１４Ａは第２の移
相減算手段１４の出力信号のＳ／Ｎ比を、曲線１
７Ａはノイズ消去手段１７の出力信号のＳ／Ｎ比
をそれぞれ表わしている。図において第１の移相
減算手段のＳ／Ｎ比曲線１１Ａは、ノイズが直線
的に立上がる台形波なので、Ｓ／Ｎ比≒20logk
（dB）で近似される直線になる。第２の移相減算
手段のＳ／Ｎ比曲線１４Ａは被計測パルス信号の
パルス列の波高値（最大値）が２倍になるため、
Ｓ／Ｎ比が曲線１１Ａの２倍、すなわちＳ／Ｎ比
≒20log2k（dB）で近似される直線になる。また
ノイズ消去回路の出力信号のＳ／Ｎ比は理論的に
は無限に大きい値になる筈であるが、掛算回路の
フイールドスルー雑音等の影響により曲線１７Ａ
で示すようなＳ／Ｎ比を示す。

上述のように第１図のように構成されたノイズ
除去回路においては、遅延回路の遅延時間Tdい
いかえれば被計測パルス信号のパルス幅に比べて
ノイズの立上がり、立下がり時間τnが遅い程良
好なＳ／Ｎ比が得られるものであるが、τn／Td
＝２という条件においてもノイズレベルを約1/10
に低減でき、τn／Td＝10の条件においてはノイ
ズレベルを1/100以下に低減することができる。

以上第１図の実施例に基づいてノイズ除去回路
の構成ならびに動作について説明したが、上述の
動作をさらに機能別に分類して説明する。立上が
り時間τnが遅延時間より長いノイズに対して、
第１の移相減算手段１１は減算回路１３の一方の
入力信号をTdだけ遅らせることによりノイズを
低減させる機能をはたし、第２の移相減算手段１
４は減算回路１６の一方の入力信号をさらにTd
だけ遅らせることによりノイズを複数の単一パル
スに分離する機能をはたし、ノイズ消去回路１７
は単一パルスの重なりを制御することにより掛算
結果を零にする機能をはたすことにより、全体と
してノイズを大幅に低減できる機能が得られるよ
う構成されている。一方被計測パルス信号に対し
ては、原波形の維持、いいかえれば回路の構成部
品の高周波応答性に重点が置かれるとともに、移
相減算手段たとえば２組を通ることによりたとえ
ば３個に増加したパルス信号を掛算回路の一方の
入力信号を遅延させることにより重なりを制御し
て被計測パルス信号１個を残して他を消去する機
能が有効に作用するよう構成されている。このよ
うに、三つの手段１１，１４，１７はそれぞれ独
立した機能を有するので、たとえばノイズの立上
がり時間τdとパルス信号のパルス幅Wpの比τd／
Wpが非常に大きい場合、第１の移相減算手段だ
けでも充分なノイズ低減効果が得られるので、第
１の移相減算手段を独立させてノイズ消去回路を
構成することが可能である。

第５図は第１図のノイズ除去回路の第２図とは
異なる動作を説明するための信号波形の模試図で
あり、遅延時間Tdのみを被計測パルスのパルス
幅Wpの２倍とした例を示したものである。図の
場合、遅延回路１２および１５の遅延時間は
2Wp、遅延回路１８の遅延時間は4Wpに設定さ
れており、その結果、Ｗ１３，Ｗ１５，Ｗ１６，
Ｗ１８等のパルス列はそれぞれのパルス間にWp
なる時間間隔を生ずるが、ノイズ消去回路におい
てはＰ１６ＡとＰ１８Ａが同時刻に重なり、掛算
回路１９の出力側には第２図と同様に１個の被計
測パルス信号Ｐ１９を出力することができる。ま
たTd＝2Wpとしたことによりτn／Td＝ｋが小さ
くなるので、第４図からも明らかなように各手段
１１，１４，１７の出力信号のＳ／Ｎ比は第２図
のそれのほぼ1/2（6dB）程度低下する。このよ
うに、遅延回路１２，１５の遅延時間Tdは被計
測パルス信号のパルス幅Wpに必ずしも等しくす
る必要はなく、被計測パルス信号のパルス幅の変
動を考慮してあらかじめ広めに設定することがで
きる。

また第２図、第５図においては被計測パルス信
号をWp＝50nsの台形波とした場合の例について
説明したが、被計測パルス信号波形が第７図のよ
うな減衰波形であつても、また波形に振動分を含
むものであつても、出力回路には原波形に近い被
計測パルス信号を出力することができる。ただ
し、振動分を含む被計測パルス信号を原波形に近
い形で出力するためには、回路の構成部品に高周
波応答性のすぐれたものを用いなければならない
ことはいうまでもないことである。

〔発明の効果〕

本発明は前述のように、被計測パルス信号の持
続時間に見合う遅延時間にあらかじめ設定された
遅延回路と減算回路とからなり前記遅延時間より
長い立上がり、立下がり時間のノイズに対して減
衰機能を有する第１の移相減算手段と、この減算
手段と同様に構成され第１の移相減算手段の出力
ノイズをパルス幅が短縮された複数の単一パルス
に分離する機能を有する第２の移相減算手段と、
前記第１、第２の移相減算手段の総遅延時間に等
しい遅延時間に設定された遅延回路と掛算回路と
からなり前記単一パルスに分離されたノイズパル
スを消去する機能を有するノイズ消去手段とでノ
イズ除去回路を構成した。その結果、被計測パル
ス信号の持続時間より長い立上がり、立下がり時
間を有する単発性、周期性ノイズを低減あるいは
除去できるとともに、第１、第２の移相減算手段
を通ることにより複数個のパルス列に増えた被計
測パルス信号はノイズ消去手段を通ることにより
一つの原波形に相似な被計測パルス信号に逆変換
され、出力回路を介してＳ／Ｎ比が改善された原
波形に近い被計測パルス信号を出力できるノイズ
除去回路を提供することができる。また本発明の
ノイズ除去回路は、フイルタを用いた従来の回路
に比べて被計測パルス信号を変歪させることなく
ノイズの低減効果が得られるとともに、遅延線と
加算回路からなる従来のノイズ除去回路では充分
でなかつたパルス信号より長い立上り時間を有す
る種々の時間幅の単発性および周期性ノイズそれ
ぞれに対して同時に低減効果を持ち、かつ遅延回
路の遅延時間をあらかじめ設定できる利便性が得
られる。

【図面の簡単な説明】

第１図は本発明の実施例を示すノイズ除去回路
のブロツク図、第２図は第１図のノイズ除去回路
の動作を説明するための信号波形図で入力信号が
単発性ノイズを含む場合の例、第３図は第１図の
ノイズ除去回路の周期性ノイズに対する動作を説
明するための信号波形図、第４図は第１図のノイ
ズ除去回路のＳ／Ｎ比を示す特性線図、第５図は
第２図とは遅延時間の設定条件が異なる場合の信
号波形図、第６図は従来の改良されたノイズ除去
回路の構成図で電力ケーブルの部分放電試験回路
への適用例、第７図は第６図のノイズ除去回路の
動作を説明するための信号波形図である。 １０……入力回路、１１……第１の移相減算手
段、１４……第２の移相減算手段、１２，１５…
…遅延回路、１３，１６……減算回路、１７……
ノイズ消去手段、１８……ノイズ消去手段の遅延
回路、１９……掛算回路、２０……出力回路、Ｗ
１０，Ｗ１２……Ｗ２０……各部出力信号、P₁₀，
P₁₂……P₂₀……被計測パルス信号、Ｎ１０，Ｎ１
２……Ｎ２０……ノイズパルス、Wp……被計測
パルス信号の持続時間（パルス幅）、τn……ノイ
ズの立上り、立下り時間、Td……遅延時間。

Claims (1)

1. 【特許請求の範囲】 １ 持続時間があらかじめ定まる時間範囲にある
   単発性の被計測パルス信号に単発性あるいは周期
   性の電気的ノイズが重畳した入力信号を受け、立
   上り、立下り時間が前記時間範囲を超える前記ノ
   イズを低減、除去するとともにほぼ原波形に近い
   前記被計測パルス信号を出力するものであつて、
   遅延時間が前記時間範囲内の所定時間にあらかじ
   め設定された遅延回路ならびにこの遅延回路の入
   力信号および出力信号を入力信号とする減算回路
   を複数組互いに縦続接続してなる移相減算手段
   と、この移相減算手段の出力側に設けられ移相減
   算手段の総遅延時間に相応する遅延時間を有する
   遅延回路ならびにこの遅延回路の入力信号および
   出力信号を入力信号とする掛算回路からなるノイ
   ズ消去手段と、このノイズ消去手段の出力側に設
   けられた出力回路とを備えたことを特徴とするノ
   イズ除去回路。 ２ 特許請求の範囲第１項記載のものにおいて、
   出力回路が開平回路からなることを特徴とするノ
   イズ除去回路。