JPS6181181A - インバ−タ装置 - Google Patents
インバ−タ装置Info
- Publication number
- JPS6181181A JPS6181181A JP59201157A JP20115784A JPS6181181A JP S6181181 A JPS6181181 A JP S6181181A JP 59201157 A JP59201157 A JP 59201157A JP 20115784 A JP20115784 A JP 20115784A JP S6181181 A JPS6181181 A JP S6181181A
- Authority
- JP
- Japan
- Prior art keywords
- inverter device
- gate
- resistor
- fet
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は直流を直流又は交流に変換し、主に。
各種モータの駆動装置に、使用するインバータ装置に関
するものである。
するものである。
第５図は従来のインバータ装置の構成図である。
図中、（１）は直流電源、（２）はモータなどの負荷、
（３ａ）〜（３ｄ）は主回路のトランジスタ、 （４ａ
）〜（４ｄ）はフライホイール川のダイオード、 （５
ａ）〜（５ｄ）Ｕトランジスタのベース駆動回路である
。ここで説明を簡即にするため負荷＋２１はモータとす
る。
（３ａ）〜（３ｄ）は主回路のトランジスタ、 （４ａ
）〜（４ｄ）はフライホイール川のダイオード、 （５
ａ）〜（５ｄ）Ｕトランジスタのベース駆動回路である
。ここで説明を簡即にするため負荷＋２１はモータとす
る。
従来のインバータ装置は主回路にトランジスタ（３）を
用いベース駆動回路（５）によりトランジスタ（３）を
ＯＮ −ＯＦＦさせモータ（２）に流れる電圧ｅ′ＩＥ
流を制御する。更にモータ（２）に常に電流が流れるよ
りなｍ１！！１をダイオード（４）により栴成し、モー
タ（２］の効率を良（しイングクタンス負荷による逆電
圧からトランジスタ（３）を保護する。なお、ベース駆
動回路（５）については多種多様の回路が提案されてい
るので、ここでの詳細な説明は省略する。
用いベース駆動回路（５）によりトランジスタ（３）を
ＯＮ −ＯＦＦさせモータ（２）に流れる電圧ｅ′ＩＥ
流を制御する。更にモータ（２）に常に電流が流れるよ
りなｍ１！！１をダイオード（４）により栴成し、モー
タ（２］の効率を良（しイングクタンス負荷による逆電
圧からトランジスタ（３）を保護する。なお、ベース駆
動回路（５）については多種多様の回路が提案されてい
るので、ここでの詳細な説明は省略する。
上記のようなインバータ装置において高効率化。
高性能化の要求からスイッチング周波数を数十ｘＦＩｚ
程度にあげる必要がある。しかし従来のインバータ装置
は主回路にトランジスタ（３）を用いているので、トラ
ンジスタ（３）を高速動作させるためには。
程度にあげる必要がある。しかし従来のインバータ装置
は主回路にトランジスタ（３）を用いているので、トラ
ンジスタ（３）を高速動作させるためには。
ベース逆バイアス回路等が必要であり、ベース駆動回路
（５）は複雑になり、外形９寸法１重量の増大となる０
しかもベース駆動回路＋５１自体も高速動作する必要が
あるとともに、スイッチング周波数が高（なるとフライ
ホイール用のダイオード（４）もリカバリイー特性の良
（・ダイオード（４）が要求さｒしるなど、インバータ
装置のスイッチング周波数の高周波化には上記のような
問題があった。この発明は上記の問題を解決しようとす
るもので簡易な回路構成により数十ＫＨ２程度のインバ
ータ装置を得ることを目的とする。
（５）は複雑になり、外形９寸法１重量の増大となる０
しかもベース駆動回路＋５１自体も高速動作する必要が
あるとともに、スイッチング周波数が高（なるとフライ
ホイール用のダイオード（４）もリカバリイー特性の良
（・ダイオード（４）が要求さｒしるなど、インバータ
装置のスイッチング周波数の高周波化には上記のような
問題があった。この発明は上記の問題を解決しようとす
るもので簡易な回路構成により数十ＫＨ２程度のインバ
ータ装置を得ることを目的とする。
この発明によるインバータ装置は主（ロ）路のブリッジ
回路の上段にｉＰチャンネルＦｍＴ（以下Ｐ−ｃｈ、Ｆ
’ＥＴと記す）を、下段にはＮチャンネルＦＥＴ（以下
Ｎ−０ｈ、ＦＥＴと記す）を使用し簡易な駆動回路によ
りこのＦＫＴを駆動する。
回路の上段にｉＰチャンネルＦｍＴ（以下Ｐ−ｃｈ、Ｆ
’ＥＴと記す）を、下段にはＮチャンネルＦＥＴ（以下
Ｎ−０ｈ、ＦＥＴと記す）を使用し簡易な駆動回路によ
りこのＦＫＴを駆動する。
この発明の主回路に用（・ているＦＥＴは主に次の三つ
の特徴を有している。
の特徴を有している。
・ 電圧制御素子であり、ゲインが非常に高い。
・ トランジスタの少数キャリア蓄積効果がなく高速動
作が可能である。
作が可能である。
・ ＦＩＴの製造工程上からＦＩＴと逆並列にりカバリ
イー特性の良いダイオードを内蔵している。
イー特性の良いダイオードを内蔵している。
上記の特徴を利用して外付のフライホイールダイオード
（４）を不要とし、簡易な駆動回路によりこのＦ’ｌ！
ｉＴを駆動し高いスイッチング周波数のインバータ装置
を達成している。
（４）を不要とし、簡易な駆動回路によりこのＦ’ｌ！
ｉＴを駆動し高いスイッチング周波数のインバータ装置
を達成している。
この発明のインバータ装置の主回路に使用しているＦＩ
Ｔは電圧制？ｌｌ４Ｊ素子であり、 ＦＦ！Ｔのゲート
ーソース間の電圧によってＯＮ、ＯＦＦする。そこでＦ
’ＥＴのＯＮ時は電ｍ、′ｗＬ圧を抵抗一定電圧ダイオ
ードを通して、ゲート−ソース間にツェナー電圧を印加
する。従ってツェナー電圧はインバータ装置にとって重
要な要素である。一方、 ＦＡＣＴＯＯＦＦ時はトラン
ジスタによりゲート−ソース間をショートシ、低電圧と
する。ＦＩＣＴ Ｆｉ高速素子であるので逆バイアス回
路がなくても、ゲート−ソース間の煙路回路で十分高速
スイッチングかできる。又。
Ｔは電圧制？ｌｌ４Ｊ素子であり、 ＦＦ！Ｔのゲート
ーソース間の電圧によってＯＮ、ＯＦＦする。そこでＦ
’ＥＴのＯＮ時は電ｍ、′ｗＬ圧を抵抗一定電圧ダイオ
ードを通して、ゲート−ソース間にツェナー電圧を印加
する。従ってツェナー電圧はインバータ装置にとって重
要な要素である。一方、 ＦＡＣＴＯＯＦＦ時はトラン
ジスタによりゲート−ソース間をショートシ、低電圧と
する。ＦＩＣＴ Ｆｉ高速素子であるので逆バイアス回
路がなくても、ゲート−ソース間の煙路回路で十分高速
スイッチングかできる。又。
ＰＫＴの０ＩＰＦ時にゲート−ソース間をショートする
ことによりｄ Ｖ ／ ｄ ｔなどの外乱により、 Ｆ
Ｔ！、ＴがＯＮすること紮防止することかできる。
ことによりｄ Ｖ ／ ｄ ｔなどの外乱により、 Ｆ
Ｔ！、ＴがＯＮすること紮防止することかできる。
以下Ｐ−ａｈ、ＦＥＴ、Ｎ−ｃｈ、Ｆ’ＥＴの駆動回路
について説明する。第２図はこの発明によるインバータ
装置のＰ−ｃｈ、ＰＥＴの駆動回路を示す。図中（１）
は直流電源、（２１は負荷のモータ、 （４ａ）はフラ
イホイール用の外付のダイオード、 （６ａ）ｈ Ｐ−
ａｈ、ＦＥＴ 、 （Ｅ３ａ）はＰ−ａｈ、ＰＥＴ （
ｄａ）のゲート電圧設定用の定電圧ダイオード、 （９
ａ）はＰ−ａｈ 、Ｆｊ！！Ｔ （６ａ）のゲートーソ
ース間短絡用のＰＮＰ トランジスタ、 （１０ａ）は
Ｐ−ｃｈ、ＰＥＴ（６ａ）のゲート電圧バイアス用の抵
抗、 （１）ａ）ｌ） トランジスタ（９ａ）のスイッ
チング用の抵抗、 （１２ａ）ｌｄ トランジスタ（９
ａ）のベースバイアス用の抵抗、 （１５ａ）はオープ
ンコレクタのコンパレータ、 （１４ａ） 、 （１５
ａ）はＰＷＭ信号のコンパレートレベル設定用の抵抗。
について説明する。第２図はこの発明によるインバータ
装置のＰ−ｃｈ、ＰＥＴの駆動回路を示す。図中（１）
は直流電源、（２１は負荷のモータ、 （４ａ）はフラ
イホイール用の外付のダイオード、 （６ａ）ｈ Ｐ−
ａｈ、ＦＥＴ 、 （Ｅ３ａ）はＰ−ａｈ、ＰＥＴ （
ｄａ）のゲート電圧設定用の定電圧ダイオード、 （９
ａ）はＰ−ａｈ 、Ｆｊ！！Ｔ （６ａ）のゲートーソ
ース間短絡用のＰＮＰ トランジスタ、 （１０ａ）は
Ｐ−ｃｈ、ＰＥＴ（６ａ）のゲート電圧バイアス用の抵
抗、 （１）ａ）ｌ） トランジスタ（９ａ）のスイッ
チング用の抵抗、 （１２ａ）ｌｄ トランジスタ（９
ａ）のベースバイアス用の抵抗、 （１５ａ）はオープ
ンコレクタのコンパレータ、 （１４ａ） 、 （１５
ａ）はＰＷＭ信号のコンパレートレベル設定用の抵抗。
（１６ａ）ｌｑコンパレータ（１５ａ）の入力抵抗であ
る。
る。
この回路においてパルス良形のＰＷＭ信号が抵抗（１６
ａ）を通してコンパレータ（１３ａ）の反転入力端子に
人力され、 ＰＷＭ信号の電位が抵抗（１４ａ）と抵抗
（１５ａ）により設定されたレベルより高い場合にはコ
ンパレータ（１５ａ）の出力段のトランジスタがＯＮと
なる。
ａ）を通してコンパレータ（１３ａ）の反転入力端子に
人力され、 ＰＷＭ信号の電位が抵抗（１４ａ）と抵抗
（１５ａ）により設定されたレベルより高い場合にはコ
ンパレータ（１５ａ）の出力段のトランジスタがＯＮと
なる。
又ＰＷＭ信号の電位が設定レベルより低い場合ンこはコ
ンパレータ（１３ａ）のトランジスタはＯＦＦとなる。
ンパレータ（１３ａ）のトランジスタはＯＦＦとなる。
コンパレータ（１３ａ）の出力段のトランジスタかＯＮ
となると、電源（１）の■端子よりトランジスタ（９ａ
）のエミッターベースそして抵抗（１２ａ）を通して電
流が流れトランジスタ（９ａ）はＯＮとなり、Ｐ−ｃｈ
、ＦＩＴのソース−ゲート間は１ｖ以下の低い電圧とな
りＰ−ａｈ、ＦＩＴはＯＦＦとなる。一方、コン７（レ
ータ（１３ａ）の出力段のトランジスタがＯＦＦとなる
とトランジスタ（９ａ）はＯＦＦとなり、定電圧ダイオ
ード（８ａ） 。
となると、電源（１）の■端子よりトランジスタ（９ａ
）のエミッターベースそして抵抗（１２ａ）を通して電
流が流れトランジスタ（９ａ）はＯＮとなり、Ｐ−ｃｈ
、ＦＩＴのソース−ゲート間は１ｖ以下の低い電圧とな
りＰ−ａｈ、ＦＩＴはＯＦＦとなる。一方、コン７（レ
ータ（１３ａ）の出力段のトランジスタがＯＦＦとなる
とトランジスタ（９ａ）はＯＦＦとなり、定電圧ダイオ
ード（８ａ） 。
抵抗（１０ａ）に電源電圧が加わり、 Ｐ−ａｈ、ＦＦ
１Ｔ （６ａ）のゲート−ソース間には定電圧ダイオー
ド（８ａ）のツェナー電圧が印加され、ツェナー電圧を
適切に設定することにより、 Ｐ−ｃｈ、ＦＫＴはＯＮ
となり、電源（１）よりモータ（２）に電力が供給され
、 ＰＷＭ傷号によりＰ−ｃｈ、ＦＥＴ （６ａ）を高
速動作させることかできる。ただしトランジスタ（９ａ
）は小信号ではあるが高速動作させる必要があり抵抗（
１）ａ）は適切に設定する必要がある。
１Ｔ （６ａ）のゲート−ソース間には定電圧ダイオー
ド（８ａ）のツェナー電圧が印加され、ツェナー電圧を
適切に設定することにより、 Ｐ−ｃｈ、ＦＫＴはＯＮ
となり、電源（１）よりモータ（２）に電力が供給され
、 ＰＷＭ傷号によりＰ−ｃｈ、ＦＥＴ （６ａ）を高
速動作させることかできる。ただしトランジスタ（９ａ
）は小信号ではあるが高速動作させる必要があり抵抗（
１）ａ）は適切に設定する必要がある。
第３図はこの発明によるインバータ装置のＮ−ａｈ 、
ＦＦ１Ｔの駆動回路を示す。図中、（１）は直流を源
。
ＦＦ１Ｔの駆動回路を示す。図中、（１）は直流を源
。
＋２１はモータなとの狛荷、 （４ａ）はフライホイー
ル用の外付のダイオード、 （７ｃ）はＮ−ａｈ、ＦＥ
Ｔ 、 （８ｃ）はＮ−ｃｈ、ＦＫＴ （７ｃ）のゲー
ト電圧設定用の定電圧ダイオード、 （１０ｃ）ｆｄ
Ｎ−ａｈ、ＦＥＴ （７ｃ）のゲート電圧バイアス用の
抵抗、 （１３ｃ）はオープンコレクタのコンパレータ
、 （１４ｃ）、 （１５ｃ）はＰＷＭ信号のコンパ
レートレベル設定用の抵抗、 （１６ｃ）はコンパレー
タ（１３Ｃ）の入力抵抗である。
ル用の外付のダイオード、 （７ｃ）はＮ−ａｈ、ＦＥ
Ｔ 、 （８ｃ）はＮ−ｃｈ、ＦＫＴ （７ｃ）のゲー
ト電圧設定用の定電圧ダイオード、 （１０ｃ）ｆｄ
Ｎ−ａｈ、ＦＥＴ （７ｃ）のゲート電圧バイアス用の
抵抗、 （１３ｃ）はオープンコレクタのコンパレータ
、 （１４ｃ）、 （１５ｃ）はＰＷＭ信号のコンパ
レートレベル設定用の抵抗、 （１６ｃ）はコンパレー
タ（１３Ｃ）の入力抵抗である。
この回路の動作もＰ−ａｈ、ＦＩＩｉＴ駆動回路と同様
であり、コンパレータ（１３ｃ）により抵抗（１４ｃ）
と抵抗（１５ｃ）の設定レベルでＰＷＭ信号をレベルコ
ンパレートする。コンパレータ（１３ｃ）の出力段のト
ランジスタがＯＮすると、 Ｎ−ａｈ、ＦＥＴ （７ｃ
）のゲート−ソース間は１ｖ以下の低い電圧となりＮ−
ａｈ、ＦＥｉＴ （７ｃ）はＯＦＦとなる。一方、コン
パレータ（１３ｃ）の出力段のトランジスタがＯＦＦ’
すると、定電圧ダイオード（８ｃ） 。
であり、コンパレータ（１３ｃ）により抵抗（１４ｃ）
と抵抗（１５ｃ）の設定レベルでＰＷＭ信号をレベルコ
ンパレートする。コンパレータ（１３ｃ）の出力段のト
ランジスタがＯＮすると、 Ｎ−ａｈ、ＦＥＴ （７ｃ
）のゲート−ソース間は１ｖ以下の低い電圧となりＮ−
ａｈ、ＦＥｉＴ （７ｃ）はＯＦＦとなる。一方、コン
パレータ（１３ｃ）の出力段のトランジスタがＯＦＦ’
すると、定電圧ダイオード（８ｃ） 。
抵抗（１０ｃ）に電源電圧が加わりＮ−ａｈ、ＦＥＴ
（７ｃ）のゲート−ソース間には定電圧ダイオード（８
Ｃ）のツェナー電圧が印加されＮ−ａｈ、ＦＦ：Ｔ （
７ｃ）はＯＮするので、モータ（２）に電力を供給する
。よってＰＷＭ信号によりＮ−ａｈ 、ＦＥＴをＯＮ・
ＯＦＦすることができる。
（７ｃ）のゲート−ソース間には定電圧ダイオード（８
Ｃ）のツェナー電圧が印加されＮ−ａｈ、ＦＦ：Ｔ （
７ｃ）はＯＮするので、モータ（２）に電力を供給する
。よってＰＷＭ信号によりＮ−ａｈ 、ＦＥＴをＯＮ・
ＯＦＦすることができる。
第１図は本発明によるインバータ装置の回路構成図でら
る。図中、（１）はｒｊＬ流を源、（２）はモータなど
の負荷、 （６ａ）、 （６ｂ）はＰ−ｃｈ、ＦＩＴ
、 （７ｃ）、 （７ｄ）はＮ−ａｈ、ＦＥＴ 、 （
８ａ）、 （８ｂ）、 （８ｃ）、 （８（１）はゲー
ト電圧設定用の定電圧ダイオード、 （９ａ）、 （９
ｂ）ｉ Ｐ−ａｈ、ＦＫＴ（６ａ）。
る。図中、（１）はｒｊＬ流を源、（２）はモータなど
の負荷、 （６ａ）、 （６ｂ）はＰ−ｃｈ、ＦＩＴ
、 （７ｃ）、 （７ｄ）はＮ−ａｈ、ＦＥＴ 、 （
８ａ）、 （８ｂ）、 （８ｃ）、 （８（１）はゲー
ト電圧設定用の定電圧ダイオード、 （９ａ）、 （９
ｂ）ｉ Ｐ−ａｈ、ＦＫＴ（６ａ）。
（６ｂ）のゲート−ソース間短絡用のＰＮＰ トランジ
スタ、 （１０ａ）、 （１０１））、 （１０Ｃ）、
（１０ｄ）はゲート電圧バイアス用の抵抗、 （Ｈ
ａ）、 （Ｉｌｂ）はトランジスタ（９ａ）、 （９ｂ
）のスイッチング用抵抗、 （１２ａ）、 （１２ｂ
）はトランジスタ（９ａ）。
スタ、 （１０ａ）、 （１０１））、 （１０Ｃ）、
（１０ｄ）はゲート電圧バイアス用の抵抗、 （Ｈ
ａ）、 （Ｉｌｂ）はトランジスタ（９ａ）、 （９ｂ
）のスイッチング用抵抗、 （１２ａ）、 （１２ｂ
）はトランジスタ（９ａ）。
（９ｂ）のベースバイアス用の抵抗、 （１３ａ）、
（１３’ｂ）、 （１３ｃ）。
（１３’ｂ）、 （１３ｃ）。
（１３ｄ）ｉ、オープンコレクタのコンパレｉり、
（１４ａ）。
（１４ａ）。
（１４ｂ）、 （１５ａ）、 （１５ｂ）はコノパレー
タレベル設定用の抵抗、 （１６ａ）、 （１６ｂ）
、 （１６ｃ）、 （１６ｄ）はコンパレータ（１３ａ
）。
タレベル設定用の抵抗、 （１６ａ）、 （１６ｂ）
、 （１６ｃ）、 （１６ｄ）はコンパレータ（１３ａ
）。
（１３ｂ）、 （１３ｃ）、 （１３ｄ）の人力抵抗、
α７１はサージ吸収用のコンデンサでらる。
α７１はサージ吸収用のコンデンサでらる。
第１図に示す通り、主回路のＦＥＴブリッジ回路の上段
にはＰ−ｃｈ 、ＦＩＴ （６ａ）、（６ｂ）を、下段
にはＮ−Ｃｈ、 ＦＩＴ （７ｃ）、 （７ｄ）を使用
し、上記にて説明したＰ−ｃｈ、ＦＫＴ駆動回路、Ｎ−
ｃｈ、ＦＩＴ駆動回路をそれぞれ接続する。各コンパレ
ータ（１３ａ）、 （ｉ ３’ｂ）、 （１３ｃ）、
（１３ｄ）に人力されるＰＷＭ信号により他のＦＥＴに
関係な（。
にはＰ−ｃｈ 、ＦＩＴ （６ａ）、（６ｂ）を、下段
にはＮ−Ｃｈ、 ＦＩＴ （７ｃ）、 （７ｄ）を使用
し、上記にて説明したＰ−ｃｈ、ＦＫＴ駆動回路、Ｎ−
ｃｈ、ＦＩＴ駆動回路をそれぞれ接続する。各コンパレ
ータ（１３ａ）、 （ｉ ３’ｂ）、 （１３ｃ）、
（１３ｄ）に人力されるＰＷＭ信号により他のＦＥＴに
関係な（。
谷ＦＩＴを単独でＯＮ・ＯＦＦさせることができ、モー
タ（２）への電力を制御することができる。そして従来
まで外付にしていたフライホイール用のダイオード（４
ａ）、 （４ｂ）、 （４ｃ）、 （４ｄ）はＦＥＴ内
のリカバリイー特性の良いダイオードを利用することに
より不要となった。各ドライブ回路はＦＥＴが電圧制御
系なのでＦＥＴ内のコンデンサの充電電流のみで駆動回
路自体の損失は非常に少ない。そしてコンパレータ（１
３ａ）、 （１３ｂ）、 （１３ｃ）、 （ＩＭ）によ
りＰＷＭ信号の信号系と電力の電源系を絶縁することが
できる。
タ（２）への電力を制御することができる。そして従来
まで外付にしていたフライホイール用のダイオード（４
ａ）、 （４ｂ）、 （４ｃ）、 （４ｄ）はＦＥＴ内
のリカバリイー特性の良いダイオードを利用することに
より不要となった。各ドライブ回路はＦＥＴが電圧制御
系なのでＦＥＴ内のコンデンサの充電電流のみで駆動回
路自体の損失は非常に少ない。そしてコンパレータ（１
３ａ）、 （１３ｂ）、 （１３ｃ）、 （ＩＭ）によ
りＰＷＭ信号の信号系と電力の電源系を絶縁することが
できる。
なお本発明のインバータ装置の電流谷部はＦＫＴ単体の
電流容量により決まるが、 ＦＥｉＴは電圧制御素子で
あり、並列接続駆動が容易であり、インバータ装置の大
電流容量化にも対処することができる。第４図はＰ−ｃ
ｈ、ＦＩＴの並列接続を示すもので８る。図中、 （６
ａ）、 （６ｂ）はＰ−ｃｈ、ＦＥＴ 、 （１８ａ）
、（１８’ｂ）。
電流容量により決まるが、 ＦＥｉＴは電圧制御素子で
あり、並列接続駆動が容易であり、インバータ装置の大
電流容量化にも対処することができる。第４図はＰ−ｃ
ｈ、ＦＩＴの並列接続を示すもので８る。図中、 （６
ａ）、 （６ｂ）はＰ−ｃｈ、ＦＥＴ 、 （１８ａ）
、（１８’ｂ）。
αｌは並列駆動用の抵抗であり、抵抗１直は高速動作の
妨げにならな（・様、小さな値とし１通常は抵抗（１８
ａ）、 （ｔａｂ）と抵抗α９の比は１対１０ぐら（・
とする〇又、 ＦＩＴの配置、配線経路など浮容イン
グクタンスに注意する必要がある。
妨げにならな（・様、小さな値とし１通常は抵抗（１８
ａ）、 （ｔａｂ）と抵抗α９の比は１対１０ぐら（・
とする〇又、 ＦＩＴの配置、配線経路など浮容イン
グクタンスに注意する必要がある。
本発明のインバータ装置が従来のインバータ装置に比べ
、スイッチング周波数と１ｉ流値を灸件とし、非常に簡
易な回路Ｉ！成であることは言うまでもない。
、スイッチング周波数と１ｉ流値を灸件とし、非常に簡
易な回路Ｉ！成であることは言うまでもない。
以上説明した通り、この発明のインバータ装置は主回路
にＦＥＴを用−・ることにより、外付の７ライホイール
用のダイオードを不要とし、簡易な回路構成により駆動
損失が少なく、又高いスイッチング周波数にも対応する
ことが出来、高率艮＜９荷に電力を供給することができ
るという利点がある。
にＦＥＴを用−・ることにより、外付の７ライホイール
用のダイオードを不要とし、簡易な回路構成により駆動
損失が少なく、又高いスイッチング周波数にも対応する
ことが出来、高率艮＜９荷に電力を供給することができ
るという利点がある。
第１図はこの発明の一実施例であるインバータ装置の回
路構成図、第２図はこの発明のＰ−Ｏｈ、ＦＩＣＴの電
動回路、第３図はこの発明のＮ−ａｈ、ＦＩＴの駆動回
路、第４図はＰ−ｃｈ 、ＦＥＴ （１） 並列接続を
示す図。 第５図は従来のトランジスタのインバータ装置の回路構
成図である。 図にお（・て、（１）は＊ｅ、、＋２ｒａ負荷、 （３
ａ） 〜（５ｄ）はトランジスタ、 （４ａ）〜（４ｄ
）はダイオード、 （５ａ）〜（５ａ）はベース駆動回
路、 （６ＳＬ）、 （６ｂ）ｉ Ｐ−ｃｈ、ＦＩＣＴ
。 （７ｃ）、 （７ｄ）はＮ−ａｈ、Ｆ・ＥＴ 、 （８
ａ） 〜（８（Ｌ）は定電圧ダイオード、（９ａ）、（
９ｂ）ハＰＮＰトランジスタ、 （１０ａ） 〜（１
０（Ｌ）、 （１）ａ）、 （１）ｂ）、 （１２ａ）
、 （１２ｂ）は抵抗、 （１３ａ）〜（１３ｄ）はコ
ノパレータ、 （１４ａ）、（１４ｂ）、（１５ａ）
、（１５ｂ）、（１６ａ）〜（１６４）線抵抗、 （＋
７１はコンデンサ、 （１８ａ）、 （１８ｂ）、α９
は抵抗である。 なお、各図中同一符号は同一または相当部分を示す〇
路構成図、第２図はこの発明のＰ−Ｏｈ、ＦＩＣＴの電
動回路、第３図はこの発明のＮ−ａｈ、ＦＩＴの駆動回
路、第４図はＰ−ｃｈ 、ＦＥＴ （１） 並列接続を
示す図。 第５図は従来のトランジスタのインバータ装置の回路構
成図である。 図にお（・て、（１）は＊ｅ、、＋２ｒａ負荷、 （３
ａ） 〜（５ｄ）はトランジスタ、 （４ａ）〜（４ｄ
）はダイオード、 （５ａ）〜（５ａ）はベース駆動回
路、 （６ＳＬ）、 （６ｂ）ｉ Ｐ−ｃｈ、ＦＩＣＴ
。 （７ｃ）、 （７ｄ）はＮ−ａｈ、Ｆ・ＥＴ 、 （８
ａ） 〜（８（Ｌ）は定電圧ダイオード、（９ａ）、（
９ｂ）ハＰＮＰトランジスタ、 （１０ａ） 〜（１
０（Ｌ）、 （１）ａ）、 （１）ｂ）、 （１２ａ）
、 （１２ｂ）は抵抗、 （１３ａ）〜（１３ｄ）はコ
ノパレータ、 （１４ａ）、（１４ｂ）、（１５ａ）
、（１５ｂ）、（１６ａ）〜（１６４）線抵抗、 （＋
７１はコンデンサ、 （１８ａ）、 （１８ｂ）、α９
は抵抗である。 なお、各図中同一符号は同一または相当部分を示す〇
Claims (3)
- （１）直流を直流または交流に変換し２アーム若しくは
３アームを有するインバータ装置において、主回路の上
段に接続したＰチャンネルＦＥＴと、主回路の下段に接
続したＮチャンネルＦＥＴとから構成したことを特徴と
するインバータ装置。 - （２）上記ＰチャンネルＦＥＴのソースにカソードを、
ゲートにアノードを接続した定電圧ダイオードと、Ｐチ
ャンネルＦＥＴのソースにエミッタを、ゲートにコレク
タを接続したＰＮＰトランジスタと、ＰチャンネルＦＥ
Ｔのゲートと電源の■端子の間に接続した抵抗と、上記
ＰＮＰトランジスタのエミッタ−ベース間に接続した抵
抗と、上記ＰＮＰトランジスタのベースに一端を接続し
た抵抗と、この抵抗の他端に出力端子を接続し、ＰＷＭ
信号によりＯＮ・ＯＦＦ動作するオープンコレクタのコ
ンパレータとから構成したことを特徴とする特許請求の
範囲第（１）項記載のインバータ装置。 - （３）上記ＮチャンネルＦＥＴのゲートにカソードを、
ソースにアノードを接続した定電圧ダイオードと、電源
の■端子とＮチャンネルＦＥＴのゲートとの間に接続し
た抵抗と、ＮチャンネルＦＥＴのゲートに出力端子を接
続し、ＰＷＭ信号によりＯＮ・ＯＦＦ動作するオープン
コレクタのコンパレータとから構成したことを特徴とす
る特許請求の範囲第（１）項記載のインバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59201157A JPS6181181A (ja) | 1984-09-26 | 1984-09-26 | インバ−タ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59201157A JPS6181181A (ja) | 1984-09-26 | 1984-09-26 | インバ−タ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6181181A true JPS6181181A (ja) | 1986-04-24 |
Family
ID=16436323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59201157A Pending JPS6181181A (ja) | 1984-09-26 | 1984-09-26 | インバ−タ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6181181A (ja) |
-
1984
- 1984-09-26 JP JP59201157A patent/JPS6181181A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4472666A (en) | Brushless DC motor | |
| JP2754411B2 (ja) | 電力変換装置のスナバ回路 | |
| JPH04502997A (ja) | 整流の絶縁破壊を回避するための直列誘導子を使用しかつｍｏｓｆｅｔの代用としてｉｇｂｔを使用してスイッチング回路の機能を広げる改良式スイッチング回路 | |
| JP3259283B2 (ja) | インバータ装置及びその信号レベル変換回路 | |
| JPH07222493A (ja) | 電力用電子機器における直流アクチュエータの制御装置 | |
| JPS6181181A (ja) | インバ−タ装置 | |
| JP3379556B2 (ja) | スイッチング素子を有する回路装置 | |
| CN223219001U (zh) | 一种带钳位保护的h桥驱动电路 | |
| JP3227048B2 (ja) | 双方向接続トランジスタの駆動回路 | |
| JPH02266872A (ja) | インバータ装置 | |
| JP2732155B2 (ja) | スイッチング素子の制御装置およびこれを用いた装置 | |
| JPH01153220A (ja) | 放電加工用電源装置 | |
| JPH0724947Y2 (ja) | ゲートドライブ回路 | |
| SU1270873A1 (ru) | Выходной каскад усилител с индуктивной нагрузкой | |
| JPS6051497A (ja) | モ−タの制御回路 | |
| JPH01268326A (ja) | 電磁雑音の発生を低下させる電力制御回路 | |
| CN121356433A (zh) | 一种电机驱动电路、电路板及电动工具 | |
| JPS60139018A (ja) | スイッチングトランジスタの制御回路 | |
| RU2017324C1 (ru) | Усилитель мощности | |
| JP2601815Y2 (ja) | スイッチング回路と３端子スイッチング回路 | |
| SU813635A1 (ru) | Преобразователь напр жени | |
| SU1131006A1 (ru) | Устройство дл управлени двигателем посто нного тока | |
| JPS62147953A (ja) | パワ−ｍｏｓ・ｆｅｔの駆動装置 | |
| JPS6173590A (ja) | 交流電圧制御装置 | |
| JPS6020773A (ja) | パワ−トランジスタのベ−スドライバ−回路 |