JPS6182269A - 手続き式作業指導情報出力装置 - Google Patents
手続き式作業指導情報出力装置Info
- Publication number
- JPS6182269A JPS6182269A JP60115191A JP11519185A JPS6182269A JP S6182269 A JPS6182269 A JP S6182269A JP 60115191 A JP60115191 A JP 60115191A JP 11519185 A JP11519185 A JP 11519185A JP S6182269 A JPS6182269 A JP S6182269A
- Authority
- JP
- Japan
- Prior art keywords
- information output
- work
- memory
- interrupt
- man
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 238000003786 synthesis reaction Methods 0.000 claims description 15
- 230000004044 response Effects 0.000 claims description 8
- 230000005236 sound signal Effects 0.000 claims description 8
- 238000004891 communication Methods 0.000 claims description 3
- 230000002194 synthesizing effect Effects 0.000 claims 1
- 230000001755 vocal effect Effects 0.000 claims 1
- 239000000872 buffer Substances 0.000 description 25
- 238000012423 maintenance Methods 0.000 description 16
- NRNCYVBFPDDJNE-UHFFFAOYSA-N pemoline Chemical compound O1C(N)=NC(=O)C1C1=CC=CC=C1 NRNCYVBFPDDJNE-UHFFFAOYSA-N 0.000 description 7
- 238000012360 testing method Methods 0.000 description 7
- 101100075512 Oryza sativa subsp. japonica LSI2 gene Proteins 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 102100039131 Integrator complex subunit 5 Human genes 0.000 description 3
- 101710092888 Integrator complex subunit 5 Proteins 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000012549 training Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 102100037944 Integrator complex subunit 12 Human genes 0.000 description 2
- 101710149803 Integrator complex subunit 12 Proteins 0.000 description 2
- 102100033265 Integrator complex subunit 2 Human genes 0.000 description 2
- 108050002021 Integrator complex subunit 2 Proteins 0.000 description 2
- 102100033263 Integrator complex subunit 3 Human genes 0.000 description 2
- 101710092886 Integrator complex subunit 3 Proteins 0.000 description 2
- 102100039134 Integrator complex subunit 4 Human genes 0.000 description 2
- 101710092887 Integrator complex subunit 4 Proteins 0.000 description 2
- 102100039133 Integrator complex subunit 6 Human genes 0.000 description 2
- 101710092889 Integrator complex subunit 6 Proteins 0.000 description 2
- 102100030147 Integrator complex subunit 7 Human genes 0.000 description 2
- 101710092890 Integrator complex subunit 7 Proteins 0.000 description 2
- 102100030148 Integrator complex subunit 8 Human genes 0.000 description 2
- 101710092891 Integrator complex subunit 8 Proteins 0.000 description 2
- 102100030206 Integrator complex subunit 9 Human genes 0.000 description 2
- 101710092893 Integrator complex subunit 9 Proteins 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- WABPQHHGFIMREM-FTXFMUIASA-N lead-202 Chemical compound [202Pb] WABPQHHGFIMREM-FTXFMUIASA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920003223 poly(pyromellitimide-1,4-diphenyl ether) Polymers 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 101150054854 POU1F1 gene Proteins 0.000 description 1
- MZZINWWGSYUHGU-UHFFFAOYSA-J ToTo-1 Chemical compound [I-].[I-].[I-].[I-].C12=CC=CC=C2C(C=C2N(C3=CC=CC=C3S2)C)=CC=[N+]1CCC[N+](C)(C)CCC[N+](C)(C)CCC[N+](C1=CC=CC=C11)=CC=C1C=C1N(C)C2=CC=CC=C2S1 MZZINWWGSYUHGU-UHFFFAOYSA-J 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- RIGXBXPAOGDDIG-UHFFFAOYSA-N n-[(3-chloro-2-hydroxy-5-nitrophenyl)carbamothioyl]benzamide Chemical compound OC1=C(Cl)C=C([N+]([O-])=O)C=C1NC(=S)NC(=O)C1=CC=CC=C1 RIGXBXPAOGDDIG-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09B—EDUCATIONAL OR DEMONSTRATION APPLIANCES; APPLIANCES FOR TEACHING, OR COMMUNICATING WITH, THE BLIND, DEAF OR MUTE; MODELS; PLANETARIA; GLOBES; MAPS; DIAGRAMS
- G09B19/00—Teaching not covered by other main groups of this subclass
- G09B19/003—Repetitive work cycles; Sequence of movements
Landscapes
- Business, Economics & Management (AREA)
- Engineering & Computer Science (AREA)
- Entrepreneurship & Innovation (AREA)
- Physics & Mathematics (AREA)
- Educational Administration (AREA)
- Educational Technology (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Selective Calling Equipment (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は作業員や被訓練者に対して作業指導情報を出力
する手続き式作業指導情報出ノｊ装回に係り、とくに保
守や、訓練、製造その他の作業についての指示や学習を
行なうのに用いる作業指導情報出力システムに関するも
のである。
する手続き式作業指導情報出ノｊ装回に係り、とくに保
守や、訓練、製造その他の作業についての指示や学習を
行なうのに用いる作業指導情報出力システムに関するも
のである。
［従来の技術］
保守を行ｔ【うのに必要な保守作業を行なったり、ある
いは製造装胃を運転する人員に対して訓練を施すのに従
来用いられている手続き式作業指導情報出力シスデムに
おいては、マニュアルやビデオディスクを使用したり、
実際に作業を行なう過程で訓練を施す、いわゆるＯＪＴ
を実施していた。
いは製造装胃を運転する人員に対して訓練を施すのに従
来用いられている手続き式作業指導情報出力シスデムに
おいては、マニュアルやビデオディスクを使用したり、
実際に作業を行なう過程で訓練を施す、いわゆるＯＪＴ
を実施していた。
このようにマニ］−アルその他紙製の資わ１を用いたシ
ステムはもろもろの欠点をもつものであるが、これら欠
点の最たるものは、こうした資料がかさばること、与え
られた資料を理解で−るのに要求される技量上のレベル
、さらに一部の頁が紛失したり破損したり、あるいは抹
消されている場合等におりる資料の入手可能性、および
保守作業中にこの種の資料を使用することが困難である
こと等に関連する問題がある。また記憶媒体としてのビ
デオディスクは現状においては内容の更新ができず、訓
練室外での使用もむずかしい。このような欠点により、
保守作業におけるエラーの発生率が高くなり、また保守
作業を実行するのに要する時間も長くなって、究極的に
はコストの増大を招いたり、あるいは作業に取り掛りに
くくなるといった問題が生ずる。
ステムはもろもろの欠点をもつものであるが、これら欠
点の最たるものは、こうした資料がかさばること、与え
られた資料を理解で−るのに要求される技量上のレベル
、さらに一部の頁が紛失したり破損したり、あるいは抹
消されている場合等におりる資料の入手可能性、および
保守作業中にこの種の資料を使用することが困難である
こと等に関連する問題がある。また記憶媒体としてのビ
デオディスクは現状においては内容の更新ができず、訓
練室外での使用もむずかしい。このような欠点により、
保守作業におけるエラーの発生率が高くなり、また保守
作業を実行するのに要する時間も長くなって、究極的に
はコストの増大を招いたり、あるいは作業に取り掛りに
くくなるといった問題が生ずる。
「発明の目的］
故に本発明の目的はまず、効率の高い作業指導情報出力
システムを提供することにある。
システムを提供することにある。
本発明の他の目的は、寸法や重量、演費雷力が最小限で
、しかも情報記憶容量および検索速度が最大の作業指導
情報出力システムを提供することにある。
、しかも情報記憶容量および検索速度が最大の作業指導
情報出力システムを提供することにある。
本発明のさらに他の目的は、保守作業に要する時間上の
要件を実質的に改善した作業指導情報出力システムを提
供することにある。
要件を実質的に改善した作業指導情報出力システムを提
供することにある。
さらに本発明の他の目的は、保守作業を実行中の作業員
の音声による命令に応答して、映像および音声による保
守作業指導を行なうようにした指導情報出力システムを
提供することにある。
の音声による命令に応答して、映像および音声による保
守作業指導を行なうようにした指導情報出力システムを
提供することにある。
さらに本発明の他の目的は、作業環境や可搬性等の要件
を実質的に満たすようにした作業指導情報出力システム
を提供することにある。
を実質的に満たすようにした作業指導情報出力システム
を提供することにある。
［発明の概要］
上記のような目的を達成すべく、本発明は要約すれば、
ユーザーとマシンとの間で音声の認識および合成を行な
う能力と、ユーザーに対して映像による伝達を行なう表
示手段とをもった可搬型の作業指導情報出力システムな
いし作業遂行補助システムを提供するものである。この
ような装置は、コンピュータ制御ににる保守作業指導情
報出力システム（ＭＩＤＳ）であるといえるが、もとよ
り本発明の要旨はこれに限定されるものではない。
ユーザーとマシンとの間で音声の認識および合成を行な
う能力と、ユーザーに対して映像による伝達を行なう表
示手段とをもった可搬型の作業指導情報出力システムな
いし作業遂行補助システムを提供するものである。この
ような装置は、コンピュータ制御ににる保守作業指導情
報出力システム（ＭＩＤＳ）であるといえるが、もとよ
り本発明の要旨はこれに限定されるものではない。
［実施例の説明］
以下、本発明の実施例につき図面を参照して説明する。
まず第１図において、本発明による可搬式作業指導情報
出力システム１ｏはふたつの主要部、すなわち可搬式の
作業指導情報出力システム部（モジュール）１２と、マ
ン／マシンインターフェース部１４とからなる。
出力システム１ｏはふたつの主要部、すなわち可搬式の
作業指導情報出力システム部（モジュール）１２と、マ
ン／マシンインターフェース部１４とからなる。
可搬式作業指専情報出力シス゛アム部１２は、収納スペ
ースを有しかつ取手１８を設けた持運び用ケース（ハウ
ジング）１６を含む。取手１８は一対の鍵位置は金２０
の中間に配置されており、この鍵位置は金２０は、蝶番
つきの蓋部２４にこれら掛は金とそれぞれ対応すべく設
けた一対の止め金２２と係合することにより、該蓋部２
４を前記ケース１６に対して固定しうるようになってい
る。
ースを有しかつ取手１８を設けた持運び用ケース（ハウ
ジング）１６を含む。取手１８は一対の鍵位置は金２０
の中間に配置されており、この鍵位置は金２０は、蝶番
つきの蓋部２４にこれら掛は金とそれぞれ対応すべく設
けた一対の止め金２２と係合することにより、該蓋部２
４を前記ケース１６に対して固定しうるようになってい
る。
ケース１６内には着脱自在のトレイ２６が収容され、そ
の上方のスペースにプラグイン型の大容量メモリユニッ
ト２８と、ヘッドホン（図示せず）用のジャックを備え
た前記マン／マシンインターフェース部１４と、電源の
オンオフや組込みテスト（ＢＩＴ）およびバッテリ電源
レベル表示等のためのコントロールパネル３０を収納す
るとともに、その下部には、主電源３８と、ホストプロ
セッサ３２を有する印刷配線板５６（ＰＷＢ、第２図）
と、インターフェースコントロール３４およびこれと電
気的に接続された音声プロセッサ３６とが収納しである
。
の上方のスペースにプラグイン型の大容量メモリユニッ
ト２８と、ヘッドホン（図示せず）用のジャックを備え
た前記マン／マシンインターフェース部１４と、電源の
オンオフや組込みテスト（ＢＩＴ）およびバッテリ電源
レベル表示等のためのコントロールパネル３０を収納す
るとともに、その下部には、主電源３８と、ホストプロ
セッサ３２を有する印刷配線板５６（ＰＷＢ、第２図）
と、インターフェースコントロール３４およびこれと電
気的に接続された音声プロセッサ３６とが収納しである
。
上記マン／マシンインターフェース部１４（第１図）は
、作業指導情報出力システム部１２にケーブル４２を介
して接続された可搬ハウジング４０を有する。このハウ
ジング４０は、ディスプレイ４４と、マン／マシンコン
トローラ５０（第３図）収納領域の上方のフロントパネ
ルに取り付けたスピーカ４６およびキーパッド４８と、
ディスプレイコントローラ５２と、電圧変換器５４とを
有する。
、作業指導情報出力システム部１２にケーブル４２を介
して接続された可搬ハウジング４０を有する。このハウ
ジング４０は、ディスプレイ４４と、マン／マシンコン
トローラ５０（第３図）収納領域の上方のフロントパネ
ルに取り付けたスピーカ４６およびキーパッド４８と、
ディスプレイコントローラ５２と、電圧変換器５４とを
有する。
作業指導情報出力部（モジュール）
次に第２図において、前記作業指導情報出力部１２はプ
ロセッサ印刷配線板（ＰＷＢ）５６と、大容量メモリ部
２８と、プロセッサ３２と、インターフェースコントロ
ール３４ど、音声プロセッサ３６と、主電源３８と、組
込みデス１〜インジケータ６４どからなる。ポストプロ
セッサ３２、インターフェースコントロール３４および
音声プロセッサ３６はプロセッサ印刷配線板５６に取り
伺けてあり、またホストプロセッサ３２、大容量メモリ
部２８、インターフェースコントロール３４および音声
プロセッサ３６はトランシーバ（バス）５８により互い
に接続されている。該トランシーバ５８のリード６０お
よび６２は、インターフ工−スコン１〜ロール３４およ
び音声プロセッサ３６をＭＭＩ部１４のマン／マシンイ
ンターフェース（ＭＭ Ｉ ）コントローラ５０（第３
図）にそれぞれ接続している。
ロセッサ印刷配線板（ＰＷＢ）５６と、大容量メモリ部
２８と、プロセッサ３２と、インターフェースコントロ
ール３４ど、音声プロセッサ３６と、主電源３８と、組
込みデス１〜インジケータ６４どからなる。ポストプロ
セッサ３２、インターフェースコントロール３４および
音声プロセッサ３６はプロセッサ印刷配線板５６に取り
伺けてあり、またホストプロセッサ３２、大容量メモリ
部２８、インターフェースコントロール３４および音声
プロセッサ３６はトランシーバ（バス）５８により互い
に接続されている。該トランシーバ５８のリード６０お
よび６２は、インターフ工−スコン１〜ロール３４およ
び音声プロセッサ３６をＭＭＩ部１４のマン／マシンイ
ンターフェース（ＭＭ Ｉ ）コントローラ５０（第３
図）にそれぞれ接続している。
前記組込みテストインジケータ６４（第２図）は印刷配
線板５６に接続されて、電源投入時にシステム動作状態
のテストを行ない、また前記主電源３８は電源線および
バッテリ（ｄｃ）パックに接続されている。この主電源
３８（重任調整器）は作業指導情報出力システム部１２
の能動素子に適正な電圧を供給し、また、マン／マシン
インターフェース１４の能動素子に適正な電圧を供給す
るＭＭＴ電圧変換器５４にケーブル４２のリード６６を
介して電圧を供給する。
線板５６に接続されて、電源投入時にシステム動作状態
のテストを行ない、また前記主電源３８は電源線および
バッテリ（ｄｃ）パックに接続されている。この主電源
３８（重任調整器）は作業指導情報出力システム部１２
の能動素子に適正な電圧を供給し、また、マン／マシン
インターフェース１４の能動素子に適正な電圧を供給す
るＭＭＴ電圧変換器５４にケーブル４２のリード６６を
介して電圧を供給する。
マン／マシンインターフェース部（モジュール）さらに
第３図において、前記マン／マシンインターフェース（
ＭＭ Ｉ ）部１４は、ＭＭＩコントローラ５０と、デ
ィスプレイコントローラ５２と、電圧変換器５４と、デ
ィスプレイ４４と、スピーカ４６と、キーパッド４８と
を有する。
第３図において、前記マン／マシンインターフェース（
ＭＭ Ｉ ）部１４は、ＭＭＩコントローラ５０と、デ
ィスプレイコントローラ５２と、電圧変換器５４と、デ
ィスプレイ４４と、スピーカ４６と、キーパッド４８と
を有する。
前記ＭＭＩディスプレイコントローラ５２は、動作電圧
用ＭＭＩ電圧変換器５４にリード６８を介して接続され
、ＭＭＩコン１〜ローラ５０はヘッドホンジＡ７ツク（
図示せず）、スピーカ４６、キーパッド４８、ディスプ
レイコン１〜ローラ５２に、それぞれリード７０．７２
，７４．および７６を介して接続され、これら各部がト
ランシーバ６０゜６２を介して情報出力システム１２の
インターフェースコン１〜［１−ル３４（第２図）およ
び音声プロセッサ３６と行なう通信を制御する。アイス
プレイ４４はディスプレイコントローラ５２とバス７８
を介して接続されることにより、画像表示用のＸ、Ｙ信
号を受（プ取る。
用ＭＭＩ電圧変換器５４にリード６８を介して接続され
、ＭＭＩコン１〜ローラ５０はヘッドホンジＡ７ツク（
図示せず）、スピーカ４６、キーパッド４８、ディスプ
レイコン１〜ローラ５２に、それぞれリード７０．７２
，７４．および７６を介して接続され、これら各部がト
ランシーバ６０゜６２を介して情報出力システム１２の
インターフェースコン１〜［１−ル３４（第２図）およ
び音声プロセッサ３６と行なう通信を制御する。アイス
プレイ４４はディスプレイコントローラ５２とバス７８
を介して接続されることにより、画像表示用のＸ、Ｙ信
号を受（プ取る。
キーパッド
キーパッド４８はたとえば、使用しつるコマンドオプシ
ョン（命令の選択肢）の各々に対して１個ずつのキーを
割り当ててなる、ダイヤフラム型キーパッドとする。
ョン（命令の選択肢）の各々に対して１個ずつのキーを
割り当ててなる、ダイヤフラム型キーパッドとする。
これらキーの表示事項どしては、１ａｓｔ、 ｎｅｘｔ
。
。
ｂａｃｋｕｐ、５ｅｌｅｃｔ、 ｙｅｓ、 ｎｏ、 ｍ
ｅｎｕ、 ５ｐｅａｋ等を用いる。このようにしたキー
パッド４８は、そのエンボス層上にこれらの表示事項を
印字した状態で、該バッドの周囲から隔離しである。
ｅｎｕ、 ５ｐｅａｋ等を用いる。このようにしたキー
パッド４８は、そのエンボス層上にこれらの表示事項を
印字した状態で、該バッドの周囲から隔離しである。
ディスプレイユニット
ディスプレイ４４は、たとえば、ドライバボード上に設
けた電界発光式フラットパネルディスプレイとし、５１
２行×３５２列のＸ−Ｙマトリックスにより構成する。
けた電界発光式フラットパネルディスプレイとし、５１
２行×３５２列のＸ−Ｙマトリックスにより構成する。
動作態様
作業指導情報出力システム１０の動作は、主としてメモ
リマツブト入出カニニットや、ＣＲＵや、割込みドライ
バ入出カニニット等のうち適宜のものを用いて、ホスト
プロセッサ３２（第２図）により制御される。このよう
なシステム１０のメモリマツプの例を第１表に示す。
リマツブト入出カニニットや、ＣＲＵや、割込みドライ
バ入出カニニット等のうち適宜のものを用いて、ホスト
プロセッサ３２（第２図）により制御される。このよう
なシステム１０のメモリマツプの例を第１表に示す。
かくして、たとえばある特定の装置の保守用ソフトウェ
アを含む大容量メモリ部が装着され、電源がオンとなっ
た状態で、保守担当者がメニューキーを押すと次のよう
な選択肢が表示される。
アを含む大容量メモリ部が装着され、電源がオンとなっ
た状態で、保守担当者がメニューキーを押すと次のよう
な選択肢が表示される。
すなわち、「位置をマークＪ （ｍａｒｋ ｐｏｓｉ
ｔｉｏｎ）、［復帰Ｊ （ｒｅｔｕｒｎ）、［途切れ
なく話せ］（ｓｐｅａｋ ａｌｌ ｔｈｅ ｔｉｍｅ）
、「要求に６６１話せ］（ｓｐｅａｋ ａｓ ｒｅｑ
ｕｉｒｅｄ ）、「注意事項のみ話せ」（ｓｐｅａｋ
ｃａｕｔｉｏｎｓ ｏｎｌｙ ） 、おｊ；び「音声を
記録ｊ（ｅｎｒｏｌｌ ５ｐｅｅｃｌ））などである。
ｔｉｏｎ）、［復帰Ｊ （ｒｅｔｕｒｎ）、［途切れ
なく話せ］（ｓｐｅａｋ ａｌｌ ｔｈｅ ｔｉｍｅ）
、「要求に６６１話せ］（ｓｐｅａｋ ａｓ ｒｅｑ
ｕｉｒｅｄ ）、「注意事項のみ話せ」（ｓｐｅａｋ
ｃａｕｔｉｏｎｓ ｏｎｌｙ ） 、おｊ；び「音声を
記録ｊ（ｅｎｒｏｌｌ ５ｐｅｅｃｌ））などである。
そこでオペレータはカーソルを希望する選択肢、たとえ
ば［音声を記録Ｊ （ｅｎｒｖｏｌｌ ５ｐｅｅｃｈ
）の位置に移動させる。
ば［音声を記録Ｊ （ｅｎｒｖｏｌｌ ５ｐｅｅｃｈ
）の位置に移動させる。
これはＩ １ａｓｔＪキーまたは［ｎｅｘｔＪキーを押
してカーソルをそれぞれ上方または下方に移動させて［
ｅｎｒｏｌｌ ５ｐｅｅｃｈ Ｊ位置に合わせ、しかる
後「５ｅｌｅｃｔＪキーを押すことによってなされる。
してカーソルをそれぞれ上方または下方に移動させて［
ｅｎｒｏｌｌ ５ｐｅｅｃｈ Ｊ位置に合わせ、しかる
後「５ｅｌｅｃｔＪキーを押すことによってなされる。
かくてシステムは８種類の命令器を表示し、オペレータ
に対してマイクロホンに向ってそれぞれの命令器を大き
な声で言うように促す。そこでオペレータはマイクロホ
ンを使って音声プロセッサにキーラベルを話す。すると
システムは、オペレータの音声にＪ：る命令あるいはキ
ーパッドに対する手動入力に応答する。１”なわちこの
場合は、メニューの該当アイテム上にカーソルを位置さ
せる「１ａｓｔＪまたは［ｎｅｘｔＪ命令、および当該
アイチムを表示するｆＪ ５ｅｌｅｃｔｊ命令に応答す
ることとなる。かくしてオペレータはこれらのステップ
を繰り返すことにより、当人の技量に合った作業指導情
報レベルを表示させ、システムに対して指導情報を音声
出力するように命令することができる。
に対してマイクロホンに向ってそれぞれの命令器を大き
な声で言うように促す。そこでオペレータはマイクロホ
ンを使って音声プロセッサにキーラベルを話す。すると
システムは、オペレータの音声にＪ：る命令あるいはキ
ーパッドに対する手動入力に応答する。１”なわちこの
場合は、メニューの該当アイテム上にカーソルを位置さ
せる「１ａｓｔＪまたは［ｎｅｘｔＪ命令、および当該
アイチムを表示するｆＪ ５ｅｌｅｃｔｊ命令に応答す
ることとなる。かくしてオペレータはこれらのステップ
を繰り返すことにより、当人の技量に合った作業指導情
報レベルを表示させ、システムに対して指導情報を音声
出力するように命令することができる。
そこでシステムは、−回につき−ステップ分ずつ保守ス
テップ情報を音声出力し、［ｎｅｘｔＪ命令によって次
のステップに進む。オペレータは、システムが提示する
どのような質問に対してもｒｙｅｓｊ又は「ｎｏ」で答
えることによりシステムに応答し、ユニットはその回答
に応じて動作を進行させる。
テップ情報を音声出力し、［ｎｅｘｔＪ命令によって次
のステップに進む。オペレータは、システムが提示する
どのような質問に対してもｒｙｅｓｊ又は「ｎｏ」で答
えることによりシステムに応答し、ユニットはその回答
に応じて動作を進行させる。
このような命令および選択を実行することによって、オ
ペレータは問題解決の完全な指導情報を受は取り、その
問題の解決を図ることができる。しかもこの作業指導情
報は、オペレータ本人の技量レベルに合わせて与えられ
るのである。
ペレータは問題解決の完全な指導情報を受は取り、その
問題の解決を図ることができる。しかもこの作業指導情
報は、オペレータ本人の技量レベルに合わせて与えられ
るのである。
ポストプロセッサ
ホストプロセッサ３２（第４図）は、リード８２および
８４の接続点に接続されたリセットロード８０を含む。
８４の接続点に接続されたリセットロード８０を含む。
リード８２はリセットロード−１５＝
８０をデータプロセッサ９６に接続する。一方、リード
８４はリード８６および８８の接続点に接続されている
。さらにリード８８は、バッファコントロール１０８の
出力端子、方向］ン１〜ロール１１００入力端子、パリ
テイヂエツク１１２、アドレスデコーダ１１４の制御端
子、マツパ１１６の入力端子、割込みコントローラ１１
８、インタバルタイマ１２ｏ１およびＣＲＵデ］−ダ１
２２にそれぞれ接続されたリード９０，９２．９４．。
８４はリード８６および８８の接続点に接続されている
。さらにリード８８は、バッファコントロール１０８の
出力端子、方向］ン１〜ロール１１００入力端子、パリ
テイヂエツク１１２、アドレスデコーダ１１４の制御端
子、マツパ１１６の入力端子、割込みコントローラ１１
８、インタバルタイマ１２ｏ１およびＣＲＵデ］−ダ１
２２にそれぞれ接続されたリード９０，９２．９４．。
９８．１００，１０２．１０４および１０６の接続点に
接続されている。またリード８８は、ＣＲＵデコーダ１
２４およびＣＲＵ出力／ＣＲｔＪクロック出力端子１２
６に接続されている。
接続されている。またリード８８は、ＣＲＵデコーダ１
２４およびＣＲＵ出力／ＣＲｔＪクロック出力端子１２
６に接続されている。
図面上のリードの数を実質的に減らすためと、またクロ
ック１２８およびデータプロセッサのＣＲＵ出力端子が
同一の回路ユニツ１−に接続されているため、クロック
１２８は図面ではオフボードバッファ１３２および１〜
ランシーバ１３４を相互に接続するトランシーバ１３０
に接続されているものとして示しである。トランシーバ
１３４はデータプロセッサのＣＲＵ出力端子をバッファ
コントロール１０８に接続する。このバッファコントロ
ールの出力は前述の回路ユニット１１０゜１１２．１１
４，１１６，１１８，１２０゜１２２．１２４およびＣ
ＲＵ出力／クロック出力端子１２６へのリセットリード
に、リード９ｏを介して接続されている。
ック１２８およびデータプロセッサのＣＲＵ出力端子が
同一の回路ユニツ１−に接続されているため、クロック
１２８は図面ではオフボードバッファ１３２および１〜
ランシーバ１３４を相互に接続するトランシーバ１３０
に接続されているものとして示しである。トランシーバ
１３４はデータプロセッサのＣＲＵ出力端子をバッファ
コントロール１０８に接続する。このバッファコントロ
ールの出力は前述の回路ユニット１１０゜１１２．１１
４，１１６，１１８，１２０゜１２２．１２４およびＣ
ＲＵ出力／クロック出力端子１２６へのリセットリード
に、リード９ｏを介して接続されている。
割込みコントローラ１１８は、データプロセッサ９６に
ｉノード１４２を介して接続された出力端子を有する。
ｉノード１４２を介して接続された出力端子を有する。
このデータプロセッサ９６は、バス１４４を介してマツ
パ１１６に接続された出力端子ＡＯＯ−ＡＯ３、および
バス１４６．１４８の接続点に接続された出力端子ＡＯ
４−Ａ１５を有する。バス１４６はアドレスバッファ１
５０に接続され、一方バス１４８はバス１５２．１５４
の接続点に接続されている。バス１５２はオフボードバ
ッファ１３２に接続され、バス１５４はバス１５６に接
続されている。バス１５６はマツパ１１６の出力端子Ａ
ＭＯＯ−ＡＭ１１およびバス１５８．１６０の接続点に
接続されている。バス１５８はメモリ１６６に接続され
たバス１６２と、アドレスバッファ１５０の出力端子お
Ｊ：びアドレスデコーダ１１４の入力端子に接続された
バス１６４との接続点に接続されている。一方、バス１
６０はＣＲ，Ｕデコーダ１２２と、Ｒ３２３２ボート１
７０に接続されたバス１６８とに接続されている。最後
に前記データプロセッサ９６は、トランシーババス１７
２を介してデータバッファ１７４の入力端子に、またバ
ス１７６を介してオフボードバッファ１３２にそれぞれ
接続された端子ＤＯＯ−１１１５を有する。
パ１１６に接続された出力端子ＡＯＯ−ＡＯ３、および
バス１４６．１４８の接続点に接続された出力端子ＡＯ
４−Ａ１５を有する。バス１４６はアドレスバッファ１
５０に接続され、一方バス１４８はバス１５２．１５４
の接続点に接続されている。バス１５２はオフボードバ
ッファ１３２に接続され、バス１５４はバス１５６に接
続されている。バス１５６はマツパ１１６の出力端子Ａ
ＭＯＯ−ＡＭ１１およびバス１５８．１６０の接続点に
接続されている。バス１５８はメモリ１６６に接続され
たバス１６２と、アドレスバッファ１５０の出力端子お
Ｊ：びアドレスデコーダ１１４の入力端子に接続された
バス１６４との接続点に接続されている。一方、バス１
６０はＣＲ，Ｕデコーダ１２２と、Ｒ３２３２ボート１
７０に接続されたバス１６８とに接続されている。最後
に前記データプロセッサ９６は、トランシーババス１７
２を介してデータバッファ１７４の入力端子に、またバ
ス１７６を介してオフボードバッファ１３２にそれぞれ
接続された端子ＤＯＯ−１１１５を有する。
データバッファ１７４は、その出力端子がバス１７８を
介してバス１８０．１８２に接続されている。
介してバス１８０．１８２に接続されている。
またバス１８０はパリティ回路１１２に接続され、また
バス１８２はメモリ１６６とバス１８６とを相互接続し
ているトランシーババス１８４に接続されている。バス
１８６は、ＲＳ ２３．２ボート１７０をマツパ１１６
に接続する。
バス１８２はメモリ１６６とバス１８６とを相互接続し
ているトランシーババス１８４に接続されている。バス
１８６は、ＲＳ ２３．２ボート１７０をマツパ１１６
に接続する。
割込みコントローラ１１８はリード２０２上で割込み信
号に応答して動作するもので、この割込みコントローラ
１１８は、個々にマスク可能でかつ優先順位のある１５
個までの割込みに同期する。
号に応答して動作するもので、この割込みコントローラ
１１８は、個々にマスク可能でかつ優先順位のある１５
個までの割込みに同期する。
この場合レベルＯの割込みは、データプロセッサ９６の
リセットピンにオンボード回路によって電源投入時に生
成される。割込みの割当てについての詳細は、表１のプ
ロセッサメモリマツプに示す通りである。その伯の割込
みは、インタバルタイマが起動されたときには、該イン
タバルタイマ１２０により等しい時間間隔で出力され、
またパリティエラーが検出されたときには、メモリ１６
６のパリティ回路１１２によって出力される。
リセットピンにオンボード回路によって電源投入時に生
成される。割込みの割当てについての詳細は、表１のプ
ロセッサメモリマツプに示す通りである。その伯の割込
みは、インタバルタイマが起動されたときには、該イン
タバルタイマ１２０により等しい時間間隔で出力され、
またパリティエラーが検出されたときには、メモリ１６
６のパリティ回路１１２によって出力される。
マツパ１１６は、たとえばテキサスインスツルメント社
の市販になる７４ＬＳ６１０メモリマツパとすることが
できる。このマツパ１１６は、Ｏから１５までのビット
アドレスを、Ｏから２３までのビットアドレスに拡張す
るもので、通常のメモリ取出し中にプロセッサ９６の上
位４木のアドレスラインにＪ：って選択された１６個の
１２ビツトレジスタを含む。
の市販になる７４ＬＳ６１０メモリマツパとすることが
できる。このマツパ１１６は、Ｏから１５までのビット
アドレスを、Ｏから２３までのビットアドレスに拡張す
るもので、通常のメモリ取出し中にプロセッサ９６の上
位４木のアドレスラインにＪ：って選択された１６個の
１２ビツトレジスタを含む。
これらのメモリレジスタは、メモリ１６６にアドレスさ
れる。拡張されたアドレスバスの上位４本のラインは、
アドレスデコーダ１１４によってデコードされ、低レベ
ルでアクチブとなる８個のバンクセレクト信号を生成す
る。
れる。拡張されたアドレスバスの上位４本のラインは、
アドレスデコーダ１１４によってデコードされ、低レベ
ルでアクチブとなる８個のバンクセレクト信号を生成す
る。
ＣＲＵデコーダ１２２および１２４は、フラッグおよび
ポストプロセッサ用のデータプロセッサコントロールレ
ジスタユニット制御信号をデコードする。ＣＲＵ ｆｆ
、１１ ｗＩ倍信号すべて、オフボードフラッグ用ＣＲ
Ｕデコーダ１２４の出力接続バスに現われる。（ＣＲＵ
メモリマツプの詳細については表１を参照。） オフボードバッファ１３２は大容量メモリ部２８（第２
図）アドレスラインＡＢ００−ＡＢ２３、およびＤＢＯ
Ｏ−ＤＢＩ ５ライン１９２．１９４のバッファ作用を
行なうことによって、回路の保護能力および駆動容量を
向−にさせるためのものである。
ポストプロセッサ用のデータプロセッサコントロールレ
ジスタユニット制御信号をデコードする。ＣＲＵ ｆｆ
、１１ ｗＩ倍信号すべて、オフボードフラッグ用ＣＲ
Ｕデコーダ１２４の出力接続バスに現われる。（ＣＲＵ
メモリマツプの詳細については表１を参照。） オフボードバッファ１３２は大容量メモリ部２８（第２
図）アドレスラインＡＢ００−ＡＢ２３、およびＤＢＯ
Ｏ−ＤＢＩ ５ライン１９２．１９４のバッファ作用を
行なうことによって、回路の保護能力および駆動容量を
向−にさせるためのものである。
インターフェースコントローラ
インターフェースコントローラ３４（第２図）はホスト
プロセッサ３２の拡張で、割込みリード２０２（第４図
および第５図）およびデータバスリード１８２を介して
割込みコントローラ１１８（第４図）およびデータバッ
ファ１７４にそれぞれ接続された割込み／ステータスシ
フトレジスタバッファ２００ （第５図）を有する。
プロセッサ３２の拡張で、割込みリード２０２（第４図
および第５図）およびデータバスリード１８２を介して
割込みコントローラ１１８（第４図）およびデータバッ
ファ１７４にそれぞれ接続された割込み／ステータスシ
フトレジスタバッファ２００ （第５図）を有する。
アドレスデコーダ２０４（第５図）は第５図にリード２
０５としてまとめて示しＩＣリード１４６゜１４８．１
５２および１５４（第４図）によって接続され、マツパ
１１６（第４図）の拡張２４ビットアドレス信号を入力
する。アドレスデコーダ２ｏ４（第５図）は、リード２
０６および２０８を介してそれぞれ割込み／ステータス
シフトレジスタバッファ２００およびディファレンシャ
ルライントライバ２１０と接続されている。このディフ
ァレンシャルライントライバ２１０は、リード１２６を
介してデータプロセッサ９６（第４図）のＣＲＵ出力／
ドック出力に接続されている。ディファレンシャルライ
ントライバ２１０の出力端子は、ケーブル４２（第１図
）のリード２１４および２１６を介してマン／マシンイ
ンターフェース（ＭＭ Ｉ ）コン１〜ローラ５０（第
３図）のディファレンシャルライントライバ２１８（第
８図）に接続されている。ＭＭＩ−］コントローラ０は
、ケーブル４２のリード２２２．２２４を介してディフ
ァレンシャルラインレシーバ２２６（第５図）に接続さ
れたディファレンシャルドライバ２２０（第８図）を有
する。ディファレンシャルラインレシーバ２２６は、リ
ード２２８を介して割込み／ステータスシフ１〜レジス
タバッファ２００に接続されている。
０５としてまとめて示しＩＣリード１４６゜１４８．１
５２および１５４（第４図）によって接続され、マツパ
１１６（第４図）の拡張２４ビットアドレス信号を入力
する。アドレスデコーダ２ｏ４（第５図）は、リード２
０６および２０８を介してそれぞれ割込み／ステータス
シフトレジスタバッファ２００およびディファレンシャ
ルライントライバ２１０と接続されている。このディフ
ァレンシャルライントライバ２１０は、リード１２６を
介してデータプロセッサ９６（第４図）のＣＲＵ出力／
ドック出力に接続されている。ディファレンシャルライ
ントライバ２１０の出力端子は、ケーブル４２（第１図
）のリード２１４および２１６を介してマン／マシンイ
ンターフェース（ＭＭ Ｉ ）コン１〜ローラ５０（第
３図）のディファレンシャルライントライバ２１８（第
８図）に接続されている。ＭＭＩ−］コントローラ０は
、ケーブル４２のリード２２２．２２４を介してディフ
ァレンシャルラインレシーバ２２６（第５図）に接続さ
れたディファレンシャルドライバ２２０（第８図）を有
する。ディファレンシャルラインレシーバ２２６は、リ
ード２２８を介して割込み／ステータスシフ１〜レジス
タバッファ２００に接続されている。
前記インターフェースコントローラ３４（第２図）は、
ホストプロセッサ３２がマン／マシンインターフェース
（ＭＭ Ｉ ’）部１４（第３図）と通信を行なうのに
必要なデコード、バッファおよび駆動回路を構成する。
ホストプロセッサ３２がマン／マシンインターフェース
（ＭＭ Ｉ ’）部１４（第３図）と通信を行なうのに
必要なデコード、バッファおよび駆動回路を構成する。
ＭＭ Ｉ １４への出力はＣＲＵ出力／クロックライン
１２６を介して行われ、一方ＭＭ Ｉ １４のステータ
スは割込みリード（ＫＥＹＩＮＴ）’ ２０２およびメ
モリマツブトレジスタ（後述）を介してホストプロセッ
サに伝えられる。
１２６を介して行われ、一方ＭＭ Ｉ １４のステータ
スは割込みリード（ＫＥＹＩＮＴ）’ ２０２およびメ
モリマツブトレジスタ（後述）を介してホストプロセッ
サに伝えられる。
オペレータがキーパッドのいずれかのキーを操作し、あ
るいはヘッドホンのプラグインを行なうと、その都度キ
ー割込み信号が生成され、これが伝送される度に、ＭＭ
Ｔメモリマツブトレジスタの内容が更新される。
るいはヘッドホンのプラグインを行なうと、その都度キ
ー割込み信号が生成され、これが伝送される度に、ＭＭ
Ｔメモリマツブトレジスタの内容が更新される。
インターフェースコントローラリンクの動作は、３種類
のマルチビットＣＲＵ命令（ＬＤＣＲＩ ）の実行を伴
う。たとえば、ある伝達シーケンスについては次のごと
くである。
のマルチビットＣＲＵ命令（ＬＤＣＲＩ ）の実行を伴
う。たとえば、ある伝達シーケンスについては次のごと
くである。
コントロール −７ビツトコードが次のように定義され
ている。
ている。
ビット１−０ 開始／識別
ビット２−０ 間１ｉｆｆｆｉ／識別ビット３−１
開始／識別 ビット４−０ ステータスタイプ−キービット４−１
ステータスタイプ−ディスプレイ ビット５．６．７ ディスプレイコントローラコード Ｘアドレス − ディスプレイ上の９ビットＸアドレス
（座標） Ｙアドレス − ディスプレイ上の９ビツトＹアドレス
（座標） 上述のにうなシーケンスの伝達期間中、ＭＭＴステータ
スレジスタ２ｏＯは、先行するコントロールビット４に
より特定されるステータスタイプのデータによって更新
される。このレジスタは、１バイトメモリマツブトレジ
スタである。ビットの定義は次の通りである。
開始／識別 ビット４−０ ステータスタイプ−キービット４−１
ステータスタイプ−ディスプレイ ビット５．６．７ ディスプレイコントローラコード Ｘアドレス − ディスプレイ上の９ビットＸアドレス
（座標） Ｙアドレス − ディスプレイ上の９ビツトＹアドレス
（座標） 上述のにうなシーケンスの伝達期間中、ＭＭＴステータ
スレジスタ２ｏＯは、先行するコントロールビット４に
より特定されるステータスタイプのデータによって更新
される。このレジスタは、１バイトメモリマツブトレジ
スタである。ビットの定義は次の通りである。
キー −ピッ１〜９−ディスプレイがクリアされている
ピッ１〜１０−ヘッドホンスデータス
ビツｌ−１１−１４−キーパッドステータスビット１５
−テス１へ ディスプレイ 一ビット９−ディスプレイかクリアされ
ている ピッ１〜１０−ヘッドホンステー タス じット １ ’１ ”−１４−ディスプレイステータ′
ス −２／ｌ − ビット１５＝゛テスト 音声プロセッサ 音声プロセッサ３６（第２図）は、音声認識部と音声合
成部とからなる。
−テス１へ ディスプレイ 一ビット９−ディスプレイかクリアされ
ている ピッ１〜１０−ヘッドホンステー タス じット １ ’１ ”−１４−ディスプレイステータ′
ス −２／ｌ − ビット１５＝゛テスト 音声プロセッサ 音声プロセッサ３６（第２図）は、音声認識部と音声合
成部とからなる。
音声認識部は、マン／マシンインターフェース（ＭＭ
Ｉ ）コントローラ５０（第３図）の一部として、リー
ド２３２を介してマイクロホンジャックへ、またリード
２３４を介してゲイン増幅器２３６に接続されたマイク
ロホン前置増幅器２３０（第６図）を含む。ゲイン増幅
器２３６は、リード２３８を介してＡ／Ｄコーダ／デコ
ーダ２４０に接続されている。コーグ／デコーダ２４６
は、音声プロセッサ／データトランシーババス２４２を
介してバスインターフェース、およびバス２４６．２４
８の接続点に接続されている。
Ｉ ）コントローラ５０（第３図）の一部として、リー
ド２３２を介してマイクロホンジャックへ、またリード
２３４を介してゲイン増幅器２３６に接続されたマイク
ロホン前置増幅器２３０（第６図）を含む。ゲイン増幅
器２３６は、リード２３８を介してＡ／Ｄコーダ／デコ
ーダ２４０に接続されている。コーグ／デコーダ２４６
は、音声プロセッサ／データトランシーババス２４２を
介してバスインターフェース、およびバス２４６．２４
８の接続点に接続されている。
上記バス２４６はバス２５０，２５２，２５４゜２５６
を介して、テンプレートメモリ２５８、ファニムウエア
プログラマブルリードオンリメモリ（ＰＲＯＭ）２６０
、 ”Ｂ ＩＴ” ＰＲＯＭ２６２、およびアドレス
レジスタ２６４にそれぞれ接続されている。一方バス２
４８は、テキサスインスッルメント社により市販のＴＭ
Ｓ３２０音７ｈプロセッサ等の信号プロセッサ２６６に
接続されている。
を介して、テンプレートメモリ２５８、ファニムウエア
プログラマブルリードオンリメモリ（ＰＲＯＭ）２６０
、 ”Ｂ ＩＴ” ＰＲＯＭ２６２、およびアドレス
レジスタ２６４にそれぞれ接続されている。一方バス２
４８は、テキサスインスッルメント社により市販のＴＭ
Ｓ３２０音７ｈプロセッサ等の信号プロセッサ２６６に
接続されている。
バスインターフェース回路２４４（第６図）は、リード
１６４および１７８を介してアドレスバッファ１５０お
よびデータバッファ１７４１第４図）に接続されている
。このバスインターフェース回路２４４は、アドレスお
よびデータを分離して、アドレスはり一ド２７０を介し
てアドレスマルヂプレクザ２７２に、データはり一ド２
４８を介して信号プロセッサ２６６にそれぞれ入力する
。該回路２４４はさらに、アドレスをトランシーババス
２７４に、データを音声合成チップ２７６にそれぞれ入
力する。
１６４および１７８を介してアドレスバッファ１５０お
よびデータバッファ１７４１第４図）に接続されている
。このバスインターフェース回路２４４は、アドレスお
よびデータを分離して、アドレスはり一ド２７０を介し
てアドレスマルヂプレクザ２７２に、データはり一ド２
４８を介して信号プロセッサ２６６にそれぞれ入力する
。該回路２４４はさらに、アドレスをトランシーババス
２７４に、データを音声合成チップ２７６にそれぞれ入
力する。
アドレスマルヂプレクサ２７２は、リード２７８を介し
てアドレスレジスタに接続された入力端子と、リード２
８０を介してテンプレートメモリ２′５８に接続された
出力端子を右する。
てアドレスレジスタに接続された入力端子と、リード２
８０を介してテンプレートメモリ２′５８に接続された
出力端子を右する。
一方、音声合成部はアンヂエイリアスフィルタ（高調波
除去フィルタ）２８２に接続された出力端子を有する音
声合成チップ２７６を含む。アンチエイリアスフィルタ
２８２はアナログスイッチ２８４に接続され、このアナ
ログスイッチ２８４はリード２８６を介して音声信号増
幅器２８８に接続されている。音声信号増幅器２８８は
、出力］ントローラ２９０に接続され、リード２９２゜
２９４を介してそれぞれヘッドホンジャックおよびスピ
ーカ４６（第３図）に接続されている。
除去フィルタ）２８２に接続された出力端子を有する音
声合成チップ２７６を含む。アンチエイリアスフィルタ
２８２はアナログスイッチ２８４に接続され、このアナ
ログスイッチ２８４はリード２８６を介して音声信号増
幅器２８８に接続されている。音声信号増幅器２８８は
、出力］ントローラ２９０に接続され、リード２９２゜
２９４を介してそれぞれヘッドホンジャックおよびスピ
ーカ４６（第３図）に接続されている。
音声の認識はスピーカ依存の認識テンプレートを用いて
、もっばら音声プロセッサ３６（第２図）にＪ：り実行
される。スピーカ依存の参照パターン〈テンブレー１〜
記録）の創成は、ホストプロセッサ３２による指示のも
どに行われる。ホストプロセッサ３２は、ステータスコ
ントロールレジスタおよび割込みを介して音声プロセッ
サ３６を監視し、かつ制御する。音声プロセッサ３６は
割込みおよびボールド（ｐｏｌｌｅｄ）インターフェー
スをザボートし、命令を認識することににす、キーパッ
ド割込みと同等の割込みを活性化する。
、もっばら音声プロセッサ３６（第２図）にＪ：り実行
される。スピーカ依存の参照パターン〈テンブレー１〜
記録）の創成は、ホストプロセッサ３２による指示のも
どに行われる。ホストプロセッサ３２は、ステータスコ
ントロールレジスタおよび割込みを介して音声プロセッ
サ３６を監視し、かつ制御する。音声プロセッサ３６は
割込みおよびボールド（ｐｏｌｌｅｄ）インターフェー
スをザボートし、命令を認識することににす、キーパッ
ド割込みと同等の割込みを活性化する。
マイクロホンは例えばヘッドホンと一体化されており、
リード２３２を介して前置増幅器２３０およびゲイン増
幅器２３６にアナログ音声信号を入力する。このゲイン
増幅器２３６は、アナログ信号を前記Ａ／Ｄ−１−ダ／
デコーダ２４０の動作レベルに増幅する。この］−］ダ
／デ］−ダ２４は、例えば変換率を８にＨｌとする８ビ
ット］−ダ／デコーダによりこれを構成する。このよう
な］］−ダ／デ］−ダ２４を用いることにより、８ビツ
トワードに１３ビツトの線形ビットを使用した場合に匹
敵するダイナミックレンジを得ることができる。
リード２３２を介して前置増幅器２３０およびゲイン増
幅器２３６にアナログ音声信号を入力する。このゲイン
増幅器２３６は、アナログ信号を前記Ａ／Ｄ−１−ダ／
デコーダ２４０の動作レベルに増幅する。この］−］ダ
／デ］−ダ２４は、例えば変換率を８にＨｌとする８ビ
ット］−ダ／デコーダによりこれを構成する。このよう
な］］−ダ／デ］−ダ２４を用いることにより、８ビツ
トワードに１３ビツトの線形ビットを使用した場合に匹
敵するダイナミックレンジを得ることができる。
信号プロセッサ２６６は、例えばテキサスインスツルメ
ント社により市販の前記ＴＭＳ３２０信号プロセッサ等
を１個用いることによりこれを構成し、ホストプロセッ
サ３２からの要求があった場合に、テンプレートメモリ
２５８に記憶されているテンプレートを用いて入力音声
を比較するのに要する音声パターンの分析を行う。テン
プレートメモリは、例えば８個の４． Ｋ ｘ ４ Ｃ
ＣＭＯ３ＳＲＡＭによりこれを構成する。
ント社により市販の前記ＴＭＳ３２０信号プロセッサ等
を１個用いることによりこれを構成し、ホストプロセッ
サ３２からの要求があった場合に、テンプレートメモリ
２５８に記憶されているテンプレートを用いて入力音声
を比較するのに要する音声パターンの分析を行う。テン
プレートメモリは、例えば８個の４． Ｋ ｘ ４ Ｃ
ＣＭＯ３ＳＲＡＭによりこれを構成する。
前記バスインターフェース回路２４４（第６図）は、ホ
ストプロセッサ３２との通信を行ない、デュアルポート
テンプレートメモリ２５８は、ホストプロセッサ３２お
よび音声プロセッサと交信可能である。このデュアルポ
ートテンブレー１〜メモリ２５８は、個々の音声プロセ
ッサ間におけるデータおよび情報の転送を可能とするも
のである。
ストプロセッサ３２との通信を行ない、デュアルポート
テンプレートメモリ２５８は、ホストプロセッサ３２お
よび音声プロセッサと交信可能である。このデュアルポ
ートテンブレー１〜メモリ２５８は、個々の音声プロセ
ッサ間におけるデータおよび情報の転送を可能とするも
のである。
音声プロセッサ２６６は、割込みとポーリング動作とを
行なうことにより、ホストプロセッサ３２によって制御
される。
行なうことにより、ホストプロセッサ３２によって制御
される。
音声プロセッサ３６の音声合成部は、要求があり次第、
ＭＭＩに提示されたテキストの音声出力を生成する。た
だし音声認識と音声合成が同時にアクチブどなった場合
は、音声の認識を優先するものとする。ポストプロセッ
サ３２は８個のＣＨＯ３ＥＰＲ叶に記憶されたテキスト
−音声合成ルールを用いて、ＡＳＣＩＩテキス１−をア
ロホンストリングに変換する。この場合、本実施例にお
いては線形子゛測コーディング（ＬＰＧ−１０）方式を
用いることとし、例えばＴＭＳ５２２０Ａ音声合成プロ
セ音声合成プロ セサにＪ−り構成した合成プロセッサ２７６の音声出力
を、前記アンチエイリアスフィルタ２８２によってろ波
し、増幅器２８８で増幅した後、ヘッドホンあるいはス
ピーカに送る。いずれの音声出力装置に転送するかは、
ＭＭＩに配置された外部スイッチにより選択する。
ＭＭＩに提示されたテキストの音声出力を生成する。た
だし音声認識と音声合成が同時にアクチブどなった場合
は、音声の認識を優先するものとする。ポストプロセッ
サ３２は８個のＣＨＯ３ＥＰＲ叶に記憶されたテキスト
−音声合成ルールを用いて、ＡＳＣＩＩテキス１−をア
ロホンストリングに変換する。この場合、本実施例にお
いては線形子゛測コーディング（ＬＰＧ−１０）方式を
用いることとし、例えばＴＭＳ５２２０Ａ音声合成プロ
セ音声合成プロ セサにＪ−り構成した合成プロセッサ２７６の音声出力
を、前記アンチエイリアスフィルタ２８２によってろ波
し、増幅器２８８で増幅した後、ヘッドホンあるいはス
ピーカに送る。いずれの音声出力装置に転送するかは、
ＭＭＩに配置された外部スイッチにより選択する。
ポストプロセッサ３２からのコードは、「レディ」出力
を経由した割込みに引ぎ続いて、上記ＴＭＳ５２２０Ａ
音声合成プロセッサ２７６のファーストイン／ファース
トアラ１〜（ＦＩＦＯ）バッファ（図示せず）に入力さ
れる。
を経由した割込みに引ぎ続いて、上記ＴＭＳ５２２０Ａ
音声合成プロセッサ２７６のファーストイン／ファース
トアラ１〜（ＦＩＦＯ）バッファ（図示せず）に入力さ
れる。
大容量メモリモジュール
大容量メモリモジュール２８（第２図）は、メモリ３ｏ
○（第７図）と、バス５８を介してホス１−プロセラ＋
Ｊ−３２、インターフェースコントロール３４および音
声プロセッサ３６に接続されたそのインターフェースと
からなる。メモリ３００は２１１！］の互いに同等のボ
ード（４個のボードに拡張可能）を有する。それぞれの
ボードは ／４メガバイトのメモリを有する。ホストプ
ロセッサ３２によるボード選択はボード選択スイッチ３
０２により行われる。これら２個のボードは互いに同等
であるので、ここではそのうちの１個についてのみ述べ
る。。
○（第７図）と、バス５８を介してホス１−プロセラ＋
Ｊ−３２、インターフェースコントロール３４および音
声プロセッサ３６に接続されたそのインターフェースと
からなる。メモリ３００は２１１！］の互いに同等のボ
ード（４個のボードに拡張可能）を有する。それぞれの
ボードは ／４メガバイトのメモリを有する。ホストプ
ロセッサ３２によるボード選択はボード選択スイッチ３
０２により行われる。これら２個のボードは互いに同等
であるので、ここではそのうちの１個についてのみ述べ
る。。
メモリ３００ （第７図）は４個のメモリブロック３０
４，３０６，３０８．３１０を有する。コントロールバ
ッファ３１２はメモリブロック３０４．３０６，３０８
．３１０ｆ７）’Ｊ−ド／フィト端子および出ノｊイネ
ーブル端子にそれぞれ接続されたり一ド／ライト端子（
０−３）および出力イネーブル端子（ＯＥＯ−３）を有
する。さらにデータバッファ３１８がバス３２０を介し
てメモリブロック３０４，３０６，３０８．３１０（７
）ＤＯＯ−Ｄｌ ５ピンに接続されている。アドレスバ
ッファ３２２は、そのＡＸＯＯ−ＡＸＩ ２端子がバス
３２４を介してメモリブロック３０４゜３０６に接続さ
れ、ＡＹＯＯ−ΔＹ１２端子がバス３２６を介してメモ
リブロック３０８．３１０に接続されている。最後にア
ドレスデコーダ３２８は、そのブロック選択端子（ＢＳ
Ｏ−Ｂ Ｓ ３ ） Ａ３ 、Ｊ：びデツプ選択（Ｃ３
Ｏ−Ｃ８７）端子が、バス３３０および３３２を介して
それぞれメモリブロック３０４，３０６，３０８，３１
０に接続されている。
４，３０６，３０８．３１０を有する。コントロールバ
ッファ３１２はメモリブロック３０４．３０６，３０８
．３１０ｆ７）’Ｊ−ド／フィト端子および出ノｊイネ
ーブル端子にそれぞれ接続されたり一ド／ライト端子（
０−３）および出力イネーブル端子（ＯＥＯ−３）を有
する。さらにデータバッファ３１８がバス３２０を介し
てメモリブロック３０４，３０６，３０８．３１０（７
）ＤＯＯ−Ｄｌ ５ピンに接続されている。アドレスバ
ッファ３２２は、そのＡＸＯＯ−ＡＸＩ ２端子がバス
３２４を介してメモリブロック３０４゜３０６に接続さ
れ、ＡＹＯＯ−ΔＹ１２端子がバス３２６を介してメモ
リブロック３０８．３１０に接続されている。最後にア
ドレスデコーダ３２８は、そのブロック選択端子（ＢＳ
Ｏ−Ｂ Ｓ ３ ） Ａ３ 、Ｊ：びデツプ選択（Ｃ３
Ｏ−Ｃ８７）端子が、バス３３０および３３２を介して
それぞれメモリブロック３０４，３０６，３０８，３１
０に接続されている。
アドレスデコーダ３２８は、そのイネーブル端子がボー
ド選択スイッチ３０２に接続され、］ン１〜ロールバッ
ファ３１２は書込み保護スイッチ３３４に接続され、こ
れらはそれぞれアドレス用のボード選択および書込み機
能を制御する。すなわち、メモリ３００はその読み出し
はできるが、内容を変更することはできない。最後に、
電源スイッチ３３６がバッテリ３３８および独立の電源
ラインに接続され、電源を選択しうるようになっている
。このバッテリ３３８は、メモリ３００の内容を保持す
るためにバックアップ電源として用いるものである。
ド選択スイッチ３０２に接続され、］ン１〜ロールバッ
ファ３１２は書込み保護スイッチ３３４に接続され、こ
れらはそれぞれアドレス用のボード選択および書込み機
能を制御する。すなわち、メモリ３００はその読み出し
はできるが、内容を変更することはできない。最後に、
電源スイッチ３３６がバッテリ３３８および独立の電源
ラインに接続され、電源を選択しうるようになっている
。このバッテリ３３８は、メモリ３００の内容を保持す
るためにバックアップ電源として用いるものである。
マン／マシンインターフェースコントローラマン／マシ
ンインターフエース］ン１〜ローラ５０（第３図）は３
つの主たる機能を右する。づなわち、ケーブル４２を介
してインターフェースコントローラ３４（第２図）から
データを受（Ｊ取ってこれをデコードすること、キーボ
ードステータスをデコードして伝送すること、および音
声入力／出力を増幅すること、の３機能である。
ンインターフエース］ン１〜ローラ５０（第３図）は３
つの主たる機能を右する。づなわち、ケーブル４２を介
してインターフェースコントローラ３４（第２図）から
データを受（Ｊ取ってこれをデコードすること、キーボ
ードステータスをデコードして伝送すること、および音
声入力／出力を増幅すること、の３機能である。
このようなマン／マシンインターフェースコントローラ
５０（第８図）は、そのディファレンシャルラインレシ
ーバ２１８がリード２１４゜２１６を介して、またディ
ファレンシャルライントライバ２２０がリード２２２．
２２４を介して、それぞれホストプロセッサ３２のイン
ターフェースコントローラのディファレンシャルライン
トライバ２１０（第５図）およびディファレンシャルラ
インレシーバ２２６に接続されている。ディファレンシ
ャルラインレシーバ２１８（第８図）は、リード３５０
を介してタイミング論理回路３５２およびシフトレジス
タ３５４に接続されている。
５０（第８図）は、そのディファレンシャルラインレシ
ーバ２１８がリード２１４゜２１６を介して、またディ
ファレンシャルライントライバ２２０がリード２２２．
２２４を介して、それぞれホストプロセッサ３２のイン
ターフェースコントローラのディファレンシャルライン
トライバ２１０（第５図）およびディファレンシャルラ
インレシーバ２２６に接続されている。ディファレンシ
ャルラインレシーバ２１８（第８図）は、リード３５０
を介してタイミング論理回路３５２およびシフトレジス
タ３５４に接続されている。
シフトレジスタ３５４は、その出力端子がバス７０を介
してディスプレイコントローラ５２（第３図）に接続さ
れ、一方タイミング論理回路３５２（第８図）は、その
出力端子がリード３５６．３５８を介してそれぞれシフ
１へレジスタ３６０およびマルチプレクサ３６２に接続
されている。マルチプレクサ３６２は、その入力端子が
リード７２．７８を介してそれぞれディスプレイ４４お
よび：１−−パッドに接続されてステータスを決定し、
またその出力がリード３６４を介してシフ１へレジスタ
３６０に接続されている。
してディスプレイコントローラ５２（第３図）に接続さ
れ、一方タイミング論理回路３５２（第８図）は、その
出力端子がリード３５６．３５８を介してそれぞれシフ
１へレジスタ３６０およびマルチプレクサ３６２に接続
されている。マルチプレクサ３６２は、その入力端子が
リード７２．７８を介してそれぞれディスプレイ４４お
よび：１−−パッドに接続されてステータスを決定し、
またその出力がリード３６４を介してシフ１へレジスタ
３６０に接続されている。
第６図を参照してさぎに述べたように、マン／マシンイ
ンターフェースコントローラ５０は、リード２３２を介
してマイクロホンと、またリード２３４を介してゲイン
増幅器２３６（第６図）と接続された音声前古増幅器２
３０を有する。また、出力コントロール２９０および音
声信号増幅器２８８を含む音声コントロールは、リード
２８６を介して音声信号を受は取って、これをリード２
９２おＪ：び２９４を介して選択的にヘッドホンおよび
スピーカに出力する。
ンターフェースコントローラ５０は、リード２３２を介
してマイクロホンと、またリード２３４を介してゲイン
増幅器２３６（第６図）と接続された音声前古増幅器２
３０を有する。また、出力コントロール２９０および音
声信号増幅器２８８を含む音声コントロールは、リード
２８６を介して音声信号を受は取って、これをリード２
９２おＪ：び２９４を介して選択的にヘッドホンおよび
スピーカに出力する。
ホストプロセッサ３２どの直列インターフェースは、デ
ィスプレイデータのクロックインおよびマン／マシンイ
ンターフェースステータスのクロツクアウトを行なうた
めのタイミング論理回路３５２を含む。ディスプレイデ
ータは直列−並列（シリパラ）変換器３５４によってア
センブルされ、該変換器３５４によりディスプレイコン
トローラ５２（第３図）との２４ビット並列インターフ
ェースが駆動される。この２４ビツトバスが有効である
ときは、適宜のデータラインにそれが示される。５１２
ｘ３５２ラインのディスプレイ構成とすることにより、
１回のデータ伝送につき列ビットが９ビツト、行ビット
が９ビツトのアドレス情報を伝達を行なう。またホスト
プロセッサ３２からの７ビツトコントロールワードによ
り、ディスプレイおよびステータスの形式を決定する。
ィスプレイデータのクロックインおよびマン／マシンイ
ンターフェースステータスのクロツクアウトを行なうた
めのタイミング論理回路３５２を含む。ディスプレイデ
ータは直列−並列（シリパラ）変換器３５４によってア
センブルされ、該変換器３５４によりディスプレイコン
トローラ５２（第３図）との２４ビット並列インターフ
ェースが駆動される。この２４ビツトバスが有効である
ときは、適宜のデータラインにそれが示される。５１２
ｘ３５２ラインのディスプレイ構成とすることにより、
１回のデータ伝送につき列ビットが９ビツト、行ビット
が９ビツトのアドレス情報を伝達を行なう。またホスト
プロセッサ３２からの７ビツトコントロールワードによ
り、ディスプレイおよびステータスの形式を決定する。
キーパッドステータスは記憶され、バッファされ、さら
に例えばＭＯＳキーボードエンコーダ１個により構成し
たエンコーダを介してポストプロセッサ３２に伝達され
る。
に例えばＭＯＳキーボードエンコーダ１個により構成し
たエンコーダを介してポストプロセッサ３２に伝達され
る。
ディスプレイユニット
ディスプレイ４４（第３図）は、例えばドライバボード
上の電界発光型フラットパネルデイスプレイとして構成
する。このディスプレイは、例えば５１２行×３５２列
のＸ−Ｙアドレス方式にＪ：る７１〜リツクスどする。
上の電界発光型フラットパネルデイスプレイとして構成
する。このディスプレイは、例えば５１２行×３５２列
のＸ−Ｙアドレス方式にＪ：る７１〜リツクスどする。
これらの列および行は、ガラスおよび金メツキ面の両側
のエツジ部に交Ｈに導かれており、ガラスへの結合は、
チップキャリアをパックしたドライバの取イ」りられた
多層回路ボードと一体としたメタライズドカブ１〜ンフ
レックス回路（ｍｅｔａｌｉｚｅｄ Ｋａｐｔｏｎ ｆ
ｌｅｘ ｃｉｒｃｕｉ℃）を介してなされる。
のエツジ部に交Ｈに導かれており、ガラスへの結合は、
チップキャリアをパックしたドライバの取イ」りられた
多層回路ボードと一体としたメタライズドカブ１〜ンフ
レックス回路（ｍｅｔａｌｉｚｅｄ Ｋａｐｔｏｎ ｆ
ｌｅｘ ｃｉｒｃｕｉ℃）を介してなされる。
ディスプレイコントローラ５２は、ビットマツプトメモ
リ４１０（第９図）およびその内容を一回に４ピツ１〜
でパネルに読出す回路を含む。このメモリ４１０はマン
／マシンインターフェース１４および小ストプＯ１？ツ
サ３２からアクレス可能で、これにより記憶内容を更新
したりあるいは２４ビット並列インターフェースからク
リアしたりすることができる。ディスプレイコントロー
ラ５２はさらに、ディスプレイパネルを活性化するのに
要する高圧パネルアドレスおよびリフレッシュ信号を生
成する。
リ４１０（第９図）およびその内容を一回に４ピツ１〜
でパネルに読出す回路を含む。このメモリ４１０はマン
／マシンインターフェース１４および小ストプＯ１？ツ
サ３２からアクレス可能で、これにより記憶内容を更新
したりあるいは２４ビット並列インターフェースからク
リアしたりすることができる。ディスプレイコントロー
ラ５２はさらに、ディスプレイパネルを活性化するのに
要する高圧パネルアドレスおよびリフレッシュ信号を生
成する。
上記ディスプレイコントローラ５２は、ＲＡＳ／ ＣＡ
Ｓ （Ｒｏｗ Ａｃｃｅｓｓ／ Ｃｏｌｕｍｎ Ａｃ
ｃｅＳｓ ）発生器４０２およびカウンタ４０４のクロ
ック端子に接続されたマン／マシンインターフェースク
ロック４００を含む。
Ｓ （Ｒｏｗ Ａｃｃｅｓｓ／ Ｃｏｌｕｍｎ Ａｃ
ｃｅＳｓ ）発生器４０２およびカウンタ４０４のクロ
ック端子に接続されたマン／マシンインターフェースク
ロック４００を含む。
このＲＡＳ／ＣＡＳ発生器４０２は、リード４０６．４
０８を介してディスプレイバッファおよび、ＤＲＡＭ（
ビットマツプトメモリ）４１０に接続されている。カウ
ンタ４０４はリード４１２を介してメモリアドレスバス
４１４に、またリード４１６，４１８を介してカウンタ
４２０の入力とリード４２２．４２４の接続点に、それ
ぞれ接続されている。これらリード４２２．４２４はカ
ウンタ４０４をコントロールバス４２６およびカウンタ
４２０にそれぞれ接続する。カウンタ４２０はさらにリ
ード４２８を介してメモリアドレスバス４１４に接続さ
れている。
０８を介してディスプレイバッファおよび、ＤＲＡＭ（
ビットマツプトメモリ）４１０に接続されている。カウ
ンタ４０４はリード４１２を介してメモリアドレスバス
４１４に、またリード４１６，４１８を介してカウンタ
４２０の入力とリード４２２．４２４の接続点に、それ
ぞれ接続されている。これらリード４２２．４２４はカ
ウンタ４０４をコントロールバス４２６およびカウンタ
４２０にそれぞれ接続する。カウンタ４２０はさらにリ
ード４２８を介してメモリアドレスバス４１４に接続さ
れている。
コントロールバス４２６は、タイミングおよび制御回路
４３４に接続された出力リード４３０および入力リード
４３２を有する。タイミングおよび制御回路４３４はさ
らにメモリアドレスバス４１４に接続され、またリード
４３８にレベルシフトおよび光結合（オプトカップリン
グ）回路（図示せず）に出力を供給する。
４３４に接続された出力リード４３０および入力リード
４３２を有する。タイミングおよび制御回路４３４はさ
らにメモリアドレスバス４１４に接続され、またリード
４３８にレベルシフトおよび光結合（オプトカップリン
グ）回路（図示せず）に出力を供給する。
コントロールバス４２６はさらに、メモリセレクタＰＲ
ＯＭ４４０の制御端子およびラッチ４４２に制御信号を
供給する。他方、メモリアドレスバス４１４はさらにリ
ード４４４．．４４６を介して、ラッチ４４８の出力お
よびアドレストランスレータ４５０にそれぞれ接続され
ている。アドレストランスレータ４５０はさらに、ラッ
チ４５２の出力端子に接続されている。ラッチ４４２．
４４８，４５２はバス７０のリード４５４．４５６．４
５８を介してマン／マシンインターフェースコントロー
ラ５２〈第３図）に接続された入力端子を有する。前記
バス７０はさらに、メモリアドレスバス４１４に接続さ
れたラッチイネーブルリード４６０および「クリアして
送り」用リード４６２を含む。
ＯＭ４４０の制御端子およびラッチ４４２に制御信号を
供給する。他方、メモリアドレスバス４１４はさらにリ
ード４４４．．４４６を介して、ラッチ４４８の出力お
よびアドレストランスレータ４５０にそれぞれ接続され
ている。アドレストランスレータ４５０はさらに、ラッ
チ４５２の出力端子に接続されている。ラッチ４４２．
４４８，４５２はバス７０のリード４５４．４５６．４
５８を介してマン／マシンインターフェースコントロー
ラ５２〈第３図）に接続された入力端子を有する。前記
バス７０はさらに、メモリアドレスバス４１４に接続さ
れたラッチイネーブルリード４６０および「クリアして
送り」用リード４６２を含む。
上記ラッチ４４２１ま、ディスプレイバッファ４１０お
よびメモリセレクタＰＲＯＭ４４０にそれぞれ接続され
た出力リード４６４および４６６を有する。このメモリ
セレクタＰＲＯＭ４４０はリード４６８を介してビット
マツプトメモリ４１０に接続されている。ビットマツプ
トメモリ４１０の出力は、リード４７０を介してレベル
シック（図示せず）に、さらにはディスプレイ４４への
データに接続されて、これらに対してデータを供給する
。
よびメモリセレクタＰＲＯＭ４４０にそれぞれ接続され
た出力リード４６４および４６６を有する。このメモリ
セレクタＰＲＯＭ４４０はリード４６８を介してビット
マツプトメモリ４１０に接続されている。ビットマツプ
トメモリ４１０の出力は、リード４７０を介してレベル
シック（図示せず）に、さらにはディスプレイ４４への
データに接続されて、これらに対してデータを供給する
。
上記ビットマツプトメモリ４１０は、スクリーン上の適
宜のピクセルを記憶し活性化するのに用いるものである
。該メモリ４１０は４個のＤＲＡＭからなり、６０Ｈｚ
のディスプレイリフレッシュレートに対して１２Ｋｌｌ
Ｚのデータレートを得るようにしである。前記光結合回
路およびレベルシフト回路は、データおよび論理信号を
０ＭＯ８型ドライバのＣＭＯＳレベルに変換するのに使
用するものである。このようなドライバとしては、ディ
スプレイの列ドライバには例えばテキサスインスツルメ
ント社の５Ｎ７５５５１および５Ｎ７５５５２スキャン
ドライバを、ディスプレイの行ドライバには同じくテキ
サスインスツルメン１へ社の５Ｎ７５５５３および５Ｎ
７５５５４データドライバを、それぞれ用いることがで
きる。これらのデータドライバはこれを縦続接続するこ
とにより、４個の１２８ビツトシフトレジスタを構成し
、−回に一列分のピクセルデータをピッ１〜マツプトメ
モリからディスプレイに転送する。スキャンドライバは
各列に順次に４ノブスレシヨルド電圧を印加することに
より、全体としてデークラインを「オン」どして選択さ
れたピクセルを発光させる。
宜のピクセルを記憶し活性化するのに用いるものである
。該メモリ４１０は４個のＤＲＡＭからなり、６０Ｈｚ
のディスプレイリフレッシュレートに対して１２Ｋｌｌ
Ｚのデータレートを得るようにしである。前記光結合回
路およびレベルシフト回路は、データおよび論理信号を
０ＭＯ８型ドライバのＣＭＯＳレベルに変換するのに使
用するものである。このようなドライバとしては、ディ
スプレイの列ドライバには例えばテキサスインスツルメ
ント社の５Ｎ７５５５１および５Ｎ７５５５２スキャン
ドライバを、ディスプレイの行ドライバには同じくテキ
サスインスツルメン１へ社の５Ｎ７５５５３および５Ｎ
７５５５４データドライバを、それぞれ用いることがで
きる。これらのデータドライバはこれを縦続接続するこ
とにより、４個の１２８ビツトシフトレジスタを構成し
、−回に一列分のピクセルデータをピッ１〜マツプトメ
モリからディスプレイに転送する。スキャンドライバは
各列に順次に４ノブスレシヨルド電圧を印加することに
より、全体としてデークラインを「オン」どして選択さ
れたピクセルを発光させる。
なお、各走査ステップの終了時には、すべての列が実質
的にリフレッシュされる。
的にリフレッシュされる。
以」一本発明の一実施例につき説明してきたが、本発明
にＪ：る装置はこのような実施例に限定されるものでな
く、記載の実施例にしδ官各種の追加ないし変更を加え
てもよいことはいうまでもない。
にＪ：る装置はこのような実施例に限定されるものでな
く、記載の実施例にしδ官各種の追加ないし変更を加え
てもよいことはいうまでもない。
［発明の効果コ
以上に述べたように、本発明による作業指導情報出力シ
ステムは、大ぎくは可搬型のベース支持−４０一 部１２と、遠隔設置の可能なマン／マシンインターフェ
ース部１４とからなるシステム１ｏであり、ベース支持
部１２は携帯型ケースハークジング１６と、ホストプロ
セッサ３２と、プラグイン型大容量メモリ２８ど、イン
ターフェース制御音声プロセッサ３６と、組込みテスト
インディケータと、主電源とを有する。マン／マシンイ
ンターフェース１４は接続ケーブル４２とＭＭＩコント
ローラ５０と、ディスプレイコントローラ５２と、ＭＭ
Ｉ ｔ−ランス５４と、ヘッドセットマイクロホンジ
ャックと、スピーカ４６と、キーパッド４８と、ディス
プレイユニット４４とからなる。大容量メモリ２８は保
守指導情報を記憶しており、キーパッド４８は命令を入
力するのに用いられる。
ステムは、大ぎくは可搬型のベース支持−４０一 部１２と、遠隔設置の可能なマン／マシンインターフェ
ース部１４とからなるシステム１ｏであり、ベース支持
部１２は携帯型ケースハークジング１６と、ホストプロ
セッサ３２と、プラグイン型大容量メモリ２８ど、イン
ターフェース制御音声プロセッサ３６と、組込みテスト
インディケータと、主電源とを有する。マン／マシンイ
ンターフェース１４は接続ケーブル４２とＭＭＩコント
ローラ５０と、ディスプレイコントローラ５２と、ＭＭ
Ｉ ｔ−ランス５４と、ヘッドセットマイクロホンジ
ャックと、スピーカ４６と、キーパッド４８と、ディス
プレイユニット４４とからなる。大容量メモリ２８は保
守指導情報を記憶しており、キーパッド４８は命令を入
力するのに用いられる。
ヘッドセットマイクロホンは音声ににる命令を入力し、
システムにより生成された音声合成信号を受は取る。Ｍ
ＭＩコントローラ５０およびインターフェースコントロ
ーラ３４は、音声信号による命令をホストプロセッサに
転送する。ホストプロセッサ３２は大容量メモリ２８へ
のアクセス動作操作を制御してこれが適切に応答するよ
うにし、制御信号を含む応答信号を（イ）前記音声プロ
セッサ３６を介して返送することにより音声の合成を行
ない、 （ロ）ＭＭＩコントローラ５０に対して適宜の
インターフェース制御を行なってスピーカ４６に応答信
号を選択的に伝送することによりオペレータと音声によ
る通信を行ない、あるいは（ハ）ディスプレイコントロ
ーラ５２を介してディスプレイ４４に返送することによ
りオペレータと映像ににる通信を行なうようにしたもの
である。
システムにより生成された音声合成信号を受は取る。Ｍ
ＭＩコントローラ５０およびインターフェースコントロ
ーラ３４は、音声信号による命令をホストプロセッサに
転送する。ホストプロセッサ３２は大容量メモリ２８へ
のアクセス動作操作を制御してこれが適切に応答するよ
うにし、制御信号を含む応答信号を（イ）前記音声プロ
セッサ３６を介して返送することにより音声の合成を行
ない、 （ロ）ＭＭＩコントローラ５０に対して適宜の
インターフェース制御を行なってスピーカ４６に応答信
号を選択的に伝送することによりオペレータと音声によ
る通信を行ない、あるいは（ハ）ディスプレイコントロ
ーラ５２を介してディスプレイ４４に返送することによ
りオペレータと映像ににる通信を行なうようにしたもの
である。
かくて本発明による作業指導情報出力システムは効率が
高く、寸法や重量、消費電力が最小限で、しかも情報記
憶容量および検索速度が大きいという効果がある。さら
にまた保守作業に要する時間上の要件を実質的に改善し
、保守作業を実行中の作業員の音声ににる命令に応答し
て、映像および音声による保守作業指導を行なうように
するとともに、作業環境や可搬性等の要件を実質的に満
たすようにすることができるという効果もある。
高く、寸法や重量、消費電力が最小限で、しかも情報記
憶容量および検索速度が大きいという効果がある。さら
にまた保守作業に要する時間上の要件を実質的に改善し
、保守作業を実行中の作業員の音声ににる命令に応答し
て、映像および音声による保守作業指導を行なうように
するとともに、作業環境や可搬性等の要件を実質的に満
たすようにすることができるという効果もある。
ＰＣＬｅｖｌＯＩｎｔ ００００２Ａ Ｗｐ
ＬＡＩＤ ｌ ｏＸｒｌｌＴ ｎｔ ／＋ｌ凸
凸凸つρ ＩＡＩｎレベル１０ 割込み １６ビツ
トーｐｃ レベル１０割込み位置１ 、八” ＩＩ
１１＠ｌ二）、ｚ １ Ｃ，ビ１ｔｌＬ−Ｉ
ＡＩｎ ｌｉＮ＋１＋１１ｕｌ二λ：ｂＨｒＨＰＣ
Ｌｅ■１１ Ｉｎｔ ０ＯＯ０２Ｅ ＷＤ
ＷＰ Ｌｅｖｌ２ １ｎｔ ００００３０
ｗｐＰＣＬｅｖｌ２ Ｉｎｊ ００００３２
ＷｐＷＰ Ｌｅｖｌ３ １ｎｔ ０００
０３４ ｗｐＰＣＬｅｖｌ３ Ｉｎｔ ０
０００３６ ｗｐＷＰ Ｌｅｖｌ４ １ｎｔ
００００３８ Ｗｌ）ＰＣＬｅｖｌ、４．
Ｉｎｔ ００００３Ａ ｗｐＷＰ Ｌｅｖ
ｌ５ １ｎｔ ００００３ＣｗｐＰＣＬｅｖｌ５
Ｉｎｔ ００００３Ｅ ｗｐＭＭＩ
５ｔａｔ、Ｗｄ ＭＭしｌ＼ル
ｌ ｌ ＃ＩＭ６ １ ｔ）Ｃソｒ＝ＷＬ
ｌ しｌ＼ＪＶ Ｉ ＩＭＪ）／’＝ｄ＞’ＩＭ
＠レベル１１ 割込み １６ビツトーｐｃ レベル
１１割込み位置レベル１２ 割込み １６ビツト−ｗ
ｐ レベル１２割込み位置レベル１２ 割込み １
６ビツトーｐｃ レベル１２割込み位置１ノベル１３
割込み １６ビツト−ｗｐ レベル１３割込み位
置レベル１３ 割込み １６ビツトーｐｃ レベル
１３割込み位置レベル１４ 割込み １６ビツトーＷ
ｐ レベル１４割込み位置レベル１４ 割込み １６
ビツトーｐｃ レベル１４割込み位置レベル１５ 割
込み １６ビツト−ｗｐ レベル１５割込み位置レ
ベル１５ 割込み １６ビツトーｐｃ レベル１５
割込み位置ステータスワードＭＳ６ビツトーステータス
＝ ４３− Ｇｒａｐｈ Ｃｏｄｅ Ａｄｄｒ
グラフィックコート１ｅｘｔ Ｑｏｄｅ−Ａｄｄｒ
テキスト手順コート５ｅｒｖ Ｃ
ｏｎｔ Ｂｌｏｃｋ 音声認識ＰＳ
Ｐ ５ｔａｔ Ｃｏｎｔｒｏｌ 音
声認識３ｐｅｅｃｈ ｐｒｏｃ Ｑｏｄｅ
音声合成５ｙｎｔｈ Ｒｕ１ｅ Ｓｅｔ
音声合成Ａ１１ｏｐｈｏｎｅ １
−ｉｂｒ 音声合成Ｉｎｔｅｒｒ
Ｐｒｏｃ Ｃｏｄｅ 割込み手順Ｍ
ｅｍ−Ｍａｐｐｅｄ ｒｏ Ｉ
１０ボートＲＡＭ−△ｄｄｒｅｓｓ
ＲＡＭＢＩ Ｔｅ５ｔ Ｃｏｄｅ
ｍ込みテア、トＳｙｓ ｌｎ：ｔ
Ｃｏｄｅ システム動作開始Ｍ
ａｐ−Ｒｅｑｏｏ ００４０００ ’
？マツプレジスタＭａｐ Ｒｅｏｏｌ
００４００２ ？ツブレジスタ１Ｍミル Ｒｅｑ
０２ ００４００４ Ｖツブレジスタ２
Ｍミル Ｒｅｑ０３ ００４００６
？ツブレジスタ３Ｍミル Ｒｅｑ０４ ０
０４００８ ？ツブレジスタ４Ｍミル Ｒｅｃ＋
０５ ００４００Ａ ？ツブレジスタ５
Ｍミル Ｒｅｑ０６ ００４００Ｃｖツブ
レジスタ６Ｍａｃ ＲｅＱＯ７００４００Ｅ ？
ツブレジスタ７Ｍａｐ Ｒｅｑ０８ ００
４．０００ ？ツブレジスタ８Ｍａｔ）ＲｅＣ］０
９ ００４００２ ？”／プレジスタ９
Ｍａｐ Ｒｅｇｌｏ ００４００４
？ツブレジスタ１０Ｍミル Ｒｅｇｌｌ
００４００６ マツプレジスタ１１Ｍａｐ Ｒ
ｅＣ］１２ ００４００８ ？ツブレジ
スタ１２Ｍミル Ｒｅｑ１３ ００４００
Ａ ？ツブレジスタ１３Ｍミル ＲｅＱ１４
００４００ＣＶツブレジスタ１４Ｍミル ＲｅＣ
）１５ ００４００Ｅ ？ツブレジスタ
１５ＶＳＰ ５ｔａｔｕｓ ０３４０００
ＶＳＰステーデーレジスゴ１９ビット−コード開
始 １９ビット−コード開始 １９ビット−コード開始 １９ビット−ルールテーブル開始 １９ビット−データ開始 １９ピッ１−一コード開始 １つビット−コード開始 １９ビット−コード開始 １９ビット−ボートのアドレス １９ビット−読出し書込みメモリのアドレス１９ビット
−コードのアドレス １９ビット−コードのアドレス ＬＳ１２ビット−マツプレジスタの内容ＬＳ１２ビット
ーマツプレジスタの内容ＬＳ１２ビットーマツプレジス
タの内容ＬＳＩ２ビット−マツプレジスタの内容ＬＳＩ
２ビット−マツプレジスタの内容ＬＳＩ２ビット−マツ
プレジスタの内容ＬＳ１２ビットーマツプレジスタの内
容ＬＳＩ２ビット−マツプレジスタの内容［Ｓ１２ビッ
ト−マツプレジスタの内容［Ｓ１２ビット−マツプレジ
スタの内容ＬＳ１２ビットーマツプレジスタの内容しＳ
１２ビット−マツプレジスタの内容ＬＳ１２ビットーマ
ツプレジスタの内容ＬＳ１２ビットーマツプレジスタの
内容ＬＳ１２ビットーマツプレジスタの内容ＬＳ１２ビ
ット＝マツプレジスタの内容ｌ ＭＳ３ビット−ス
テータスレジスタの内容ＶＲＰ Ｒｅａｄ ５ｔａ
ｔ ０３８０００ ステータスバイト読出しＶ
ＲＰ Ｗｒｉｔｅ ０３８００２
コＶンド位置をデュアルボＶＳＰ Ｗｒｉｔｅ
０３８０１０ ’ ＶＳＰデータレジスタ
ＶＲＰ Ｗｒｉｔｅ ｃｂ ０３ｂｆｆｂ
コンｌ−ロールピット書込みＭＳ８ビット＝ステー
タスバイトの内容−トメモリに書込み ＬＰＧデータないしピッ１〜４＝ＥＸＴ音声ビット８−
割込みイネーブル ビット９＝ＶＲＰ割込み ビット１０＝ＳＷリセツト ビット１１−割込みクリア メモリマ 記号名 アドレス 名
称Ｍａｐ ＲｅｑＯＯ００４０００Ｖツブレジスタ
ＯＭａＤ Ｒｅｑｏｌ ００４００２
？ツブレジスタ１Ｍａｐ Ｒｅ（１１０２００４０
０４？’／プレジスタ２Ｍａｐ Ｒｅｑ０３
００４００６ ？ツブレジスタ３Ｍａｐ Ｒ
ｅｇ０４ ００４００８ Ｖツブレジス
タ４Ｍａｐ Ｒｅｑ０５ ００４００Ａ
？ツブレジスタ５Ｍａｐ ＲｅＱＯ６００４００Ｃ
’？マツプレジスタＭａｐ Ｒｅｑ０７
００４００Ｅ ？ツブレジスタ７Ｍａｐ Ｒｅｃ
＋０８ ００４０００ ７ツブレジスタ８
Ｍａｐ Ｒｅｑ０９ ００４００２
？ツブレジスタ９ｔｖ＋ａｐ Ｒｅｇｌｏ
００４００４ ？ツブレジスタ１Ｍａｃ 、Ｒ
ｆＥｉＱｌｌ ００４００６ ？ツブ
レジスタ１Ｍａｐ Ｒｅｃ＋１２ ００４
００８ ７ツブレジスタ１Ｍａｐ Ｒｅｇ１３
００４００Ａ ？ツブレジスタ１Ｍａｐ
Ｒｅｑ１４ ００４００ＣＶツブレジスタ
１Ｍａｐ Ｒｅｇ１５ ００４００Ｅ
？ツブレジスタ１記号名 ア
ドレス 名 称ＭＭＵ Ｉｎ５ｅｒｔ Ｉｎｔ
０００２ 割込みレベル１Ｐａｒ Ｅｒ
ｒｏｒ Ｉｎｔ ０００４ 割込みレベ
ル２Ｉｎｔｅｒｖａｌ Ｔｉｍ Ｉｎｔ ０００
６ 割込みレベル３０００８ 割込みレベル４ ＢＩＴ Ｉｎｔ５ ０００Ａ
割込みレベル５Ｓｐｅ ５ｙｎｔｈ Ｔｎｔ
０ＯＯＣ割込みレベル６Ｋｅｐｔ）ａｄ Ｉｎ−
ｔ ０ＯＯＥ 割込みレベル７ツプ
ド出力 論理値 ＬＳＩ２ビツト−マツプレジスタの内容「Ｓ１２ピッ］
−一マツブレジスタの内容ＬＳＩ２ビツトーマツプレジ
スタの内容ＬＳＩ２ビツトーマツプレジスタの内容「Ｓ
１２ビット−マツプレジスタの内容ＬＳＩ２ビット−マ
ツプレジスタの内容ＬＳ１２ピッ１〜−マツプレジスタ
の内容ＬＳＩ２ビット−マツプレジスタの内容ＬＳＩ２
ビット−マツプレジスタの内容ＬＳＩ２ビツトーマツプ
レジスタの内容ＯＬＳＩ２ビツト−マツプレジスタの内
容１ ＬＳＩ２ビツト−マツプレジスタの内
容２ ＬＳＩ２ビット−マツプレジスタの内
容３ ＬＳＩ２ビット−マツプレジスタの内
容４ ＬＳＩ２ビット−マツプレジスタの内
容５ ＬＳＩ２ビット−マツプレジスタの内
容ＣＲＵ入力 論理値 〇−非活性 １−活性 〇−非活性 １−活性 〇−非活性 １−活性 〇−非活性 １＝活性 〇−非活性 １−活性 〇−非活性 １−活性 〇−非活性 １−活性 Ｓｐｅ Ｒｅｃｏｃ＋ Ｉｎｔ ００１０
割込みレベル８００１２ 割込みレベル９ ＭＭＵ Ｒｅｍｏｖ Ｉｎｔ ００１４
割込みレベル１０ＬＯＷ Ｐｗｒ Ｉｎｔ
００１６ 割込みレベル１１ＢＩＴ
Ｉｎｔ１２ ００１８ 割込みレベ
ル１２００１Ａ 割込みレベル１３ ＢＩＴ−Ｌｏｏｐ−Ｂａｃｋ ００１Ｃ割込み
レベル１４Ｒ３２３２００１Ｅ 割込みレベル１５
Ｉｎｔ Ｃｏｄｅ ＩＣ３００２２割込みコード１
ｃ３Ｉｎｔ Ｃｏｄｅ ＩＣ２００２４割込ミ］ｌ
’ ： Ｃ２Ｉｎｔ Ｃｏｄｅ ＩＧｌ
００２６ 割込み］−ド１ｃ１１ｎｔ Ｃｏｄ
ｅ ＩＣＯ００２８割込みコードｉｃ。
ＬＡＩＤ ｌ ｏＸｒｌｌＴ ｎｔ ／＋ｌ凸
凸凸つρ ＩＡＩｎレベル１０ 割込み １６ビツ
トーｐｃ レベル１０割込み位置１ 、八” ＩＩ
１１＠ｌ二）、ｚ １ Ｃ，ビ１ｔｌＬ−Ｉ
ＡＩｎ ｌｉＮ＋１＋１１ｕｌ二λ：ｂＨｒＨＰＣ
Ｌｅ■１１ Ｉｎｔ ０ＯＯ０２Ｅ ＷＤ
ＷＰ Ｌｅｖｌ２ １ｎｔ ００００３０
ｗｐＰＣＬｅｖｌ２ Ｉｎｊ ００００３２
ＷｐＷＰ Ｌｅｖｌ３ １ｎｔ ０００
０３４ ｗｐＰＣＬｅｖｌ３ Ｉｎｔ ０
０００３６ ｗｐＷＰ Ｌｅｖｌ４ １ｎｔ
００００３８ Ｗｌ）ＰＣＬｅｖｌ、４．
Ｉｎｔ ００００３Ａ ｗｐＷＰ Ｌｅｖ
ｌ５ １ｎｔ ００００３ＣｗｐＰＣＬｅｖｌ５
Ｉｎｔ ００００３Ｅ ｗｐＭＭＩ
５ｔａｔ、Ｗｄ ＭＭしｌ＼ル
ｌ ｌ ＃ＩＭ６ １ ｔ）Ｃソｒ＝ＷＬ
ｌ しｌ＼ＪＶ Ｉ ＩＭＪ）／’＝ｄ＞’ＩＭ
＠レベル１１ 割込み １６ビツトーｐｃ レベル
１１割込み位置レベル１２ 割込み １６ビツト−ｗ
ｐ レベル１２割込み位置レベル１２ 割込み １
６ビツトーｐｃ レベル１２割込み位置１ノベル１３
割込み １６ビツト−ｗｐ レベル１３割込み位
置レベル１３ 割込み １６ビツトーｐｃ レベル
１３割込み位置レベル１４ 割込み １６ビツトーＷ
ｐ レベル１４割込み位置レベル１４ 割込み １６
ビツトーｐｃ レベル１４割込み位置レベル１５ 割
込み １６ビツト−ｗｐ レベル１５割込み位置レ
ベル１５ 割込み １６ビツトーｐｃ レベル１５
割込み位置ステータスワードＭＳ６ビツトーステータス
＝ ４３− Ｇｒａｐｈ Ｃｏｄｅ Ａｄｄｒ
グラフィックコート１ｅｘｔ Ｑｏｄｅ−Ａｄｄｒ
テキスト手順コート５ｅｒｖ Ｃ
ｏｎｔ Ｂｌｏｃｋ 音声認識ＰＳ
Ｐ ５ｔａｔ Ｃｏｎｔｒｏｌ 音
声認識３ｐｅｅｃｈ ｐｒｏｃ Ｑｏｄｅ
音声合成５ｙｎｔｈ Ｒｕ１ｅ Ｓｅｔ
音声合成Ａ１１ｏｐｈｏｎｅ １
−ｉｂｒ 音声合成Ｉｎｔｅｒｒ
Ｐｒｏｃ Ｃｏｄｅ 割込み手順Ｍ
ｅｍ−Ｍａｐｐｅｄ ｒｏ Ｉ
１０ボートＲＡＭ−△ｄｄｒｅｓｓ
ＲＡＭＢＩ Ｔｅ５ｔ Ｃｏｄｅ
ｍ込みテア、トＳｙｓ ｌｎ：ｔ
Ｃｏｄｅ システム動作開始Ｍ
ａｐ−Ｒｅｑｏｏ ００４０００ ’
？マツプレジスタＭａｐ Ｒｅｏｏｌ
００４００２ ？ツブレジスタ１Ｍミル Ｒｅｑ
０２ ００４００４ Ｖツブレジスタ２
Ｍミル Ｒｅｑ０３ ００４００６
？ツブレジスタ３Ｍミル Ｒｅｑ０４ ０
０４００８ ？ツブレジスタ４Ｍミル Ｒｅｃ＋
０５ ００４００Ａ ？ツブレジスタ５
Ｍミル Ｒｅｑ０６ ００４００Ｃｖツブ
レジスタ６Ｍａｃ ＲｅＱＯ７００４００Ｅ ？
ツブレジスタ７Ｍａｐ Ｒｅｑ０８ ００
４．０００ ？ツブレジスタ８Ｍａｔ）ＲｅＣ］０
９ ００４００２ ？”／プレジスタ９
Ｍａｐ Ｒｅｇｌｏ ００４００４
？ツブレジスタ１０Ｍミル Ｒｅｇｌｌ
００４００６ マツプレジスタ１１Ｍａｐ Ｒ
ｅＣ］１２ ００４００８ ？ツブレジ
スタ１２Ｍミル Ｒｅｑ１３ ００４００
Ａ ？ツブレジスタ１３Ｍミル ＲｅＱ１４
００４００ＣＶツブレジスタ１４Ｍミル ＲｅＣ
）１５ ００４００Ｅ ？ツブレジスタ
１５ＶＳＰ ５ｔａｔｕｓ ０３４０００
ＶＳＰステーデーレジスゴ１９ビット−コード開
始 １９ビット−コード開始 １９ビット−コード開始 １９ビット−ルールテーブル開始 １９ビット−データ開始 １９ピッ１−一コード開始 １つビット−コード開始 １９ビット−コード開始 １９ビット−ボートのアドレス １９ビット−読出し書込みメモリのアドレス１９ビット
−コードのアドレス １９ビット−コードのアドレス ＬＳ１２ビット−マツプレジスタの内容ＬＳ１２ビット
ーマツプレジスタの内容ＬＳ１２ビットーマツプレジス
タの内容ＬＳＩ２ビット−マツプレジスタの内容ＬＳＩ
２ビット−マツプレジスタの内容ＬＳＩ２ビット−マツ
プレジスタの内容ＬＳ１２ビットーマツプレジスタの内
容ＬＳＩ２ビット−マツプレジスタの内容［Ｓ１２ビッ
ト−マツプレジスタの内容［Ｓ１２ビット−マツプレジ
スタの内容ＬＳ１２ビットーマツプレジスタの内容しＳ
１２ビット−マツプレジスタの内容ＬＳ１２ビットーマ
ツプレジスタの内容ＬＳ１２ビットーマツプレジスタの
内容ＬＳ１２ビットーマツプレジスタの内容ＬＳ１２ビ
ット＝マツプレジスタの内容ｌ ＭＳ３ビット−ス
テータスレジスタの内容ＶＲＰ Ｒｅａｄ ５ｔａ
ｔ ０３８０００ ステータスバイト読出しＶ
ＲＰ Ｗｒｉｔｅ ０３８００２
コＶンド位置をデュアルボＶＳＰ Ｗｒｉｔｅ
０３８０１０ ’ ＶＳＰデータレジスタ
ＶＲＰ Ｗｒｉｔｅ ｃｂ ０３ｂｆｆｂ
コンｌ−ロールピット書込みＭＳ８ビット＝ステー
タスバイトの内容−トメモリに書込み ＬＰＧデータないしピッ１〜４＝ＥＸＴ音声ビット８−
割込みイネーブル ビット９＝ＶＲＰ割込み ビット１０＝ＳＷリセツト ビット１１−割込みクリア メモリマ 記号名 アドレス 名
称Ｍａｐ ＲｅｑＯＯ００４０００Ｖツブレジスタ
ＯＭａＤ Ｒｅｑｏｌ ００４００２
？ツブレジスタ１Ｍａｐ Ｒｅ（１１０２００４０
０４？’／プレジスタ２Ｍａｐ Ｒｅｑ０３
００４００６ ？ツブレジスタ３Ｍａｐ Ｒ
ｅｇ０４ ００４００８ Ｖツブレジス
タ４Ｍａｐ Ｒｅｑ０５ ００４００Ａ
？ツブレジスタ５Ｍａｐ ＲｅＱＯ６００４００Ｃ
’？マツプレジスタＭａｐ Ｒｅｑ０７
００４００Ｅ ？ツブレジスタ７Ｍａｐ Ｒｅｃ
＋０８ ００４０００ ７ツブレジスタ８
Ｍａｐ Ｒｅｑ０９ ００４００２
？ツブレジスタ９ｔｖ＋ａｐ Ｒｅｇｌｏ
００４００４ ？ツブレジスタ１Ｍａｃ 、Ｒ
ｆＥｉＱｌｌ ００４００６ ？ツブ
レジスタ１Ｍａｐ Ｒｅｃ＋１２ ００４
００８ ７ツブレジスタ１Ｍａｐ Ｒｅｇ１３
００４００Ａ ？ツブレジスタ１Ｍａｐ
Ｒｅｑ１４ ００４００ＣＶツブレジスタ
１Ｍａｐ Ｒｅｇ１５ ００４００Ｅ
？ツブレジスタ１記号名 ア
ドレス 名 称ＭＭＵ Ｉｎ５ｅｒｔ Ｉｎｔ
０００２ 割込みレベル１Ｐａｒ Ｅｒ
ｒｏｒ Ｉｎｔ ０００４ 割込みレベ
ル２Ｉｎｔｅｒｖａｌ Ｔｉｍ Ｉｎｔ ０００
６ 割込みレベル３０００８ 割込みレベル４ ＢＩＴ Ｉｎｔ５ ０００Ａ
割込みレベル５Ｓｐｅ ５ｙｎｔｈ Ｔｎｔ
０ＯＯＣ割込みレベル６Ｋｅｐｔ）ａｄ Ｉｎ−
ｔ ０ＯＯＥ 割込みレベル７ツプ
ド出力 論理値 ＬＳＩ２ビツト−マツプレジスタの内容「Ｓ１２ピッ］
−一マツブレジスタの内容ＬＳＩ２ビツトーマツプレジ
スタの内容ＬＳＩ２ビツトーマツプレジスタの内容「Ｓ
１２ビット−マツプレジスタの内容ＬＳＩ２ビット−マ
ツプレジスタの内容ＬＳ１２ピッ１〜−マツプレジスタ
の内容ＬＳＩ２ビット−マツプレジスタの内容ＬＳＩ２
ビット−マツプレジスタの内容ＬＳＩ２ビツトーマツプ
レジスタの内容ＯＬＳＩ２ビツト−マツプレジスタの内
容１ ＬＳＩ２ビツト−マツプレジスタの内
容２ ＬＳＩ２ビット−マツプレジスタの内
容３ ＬＳＩ２ビット−マツプレジスタの内
容４ ＬＳＩ２ビット−マツプレジスタの内
容５ ＬＳＩ２ビット−マツプレジスタの内
容ＣＲＵ入力 論理値 〇−非活性 １−活性 〇−非活性 １−活性 〇−非活性 １−活性 〇−非活性 １＝活性 〇−非活性 １−活性 〇−非活性 １−活性 〇−非活性 １−活性 Ｓｐｅ Ｒｅｃｏｃ＋ Ｉｎｔ ００１０
割込みレベル８００１２ 割込みレベル９ ＭＭＵ Ｒｅｍｏｖ Ｉｎｔ ００１４
割込みレベル１０ＬＯＷ Ｐｗｒ Ｉｎｔ
００１６ 割込みレベル１１ＢＩＴ
Ｉｎｔ１２ ００１８ 割込みレベ
ル１２００１Ａ 割込みレベル１３ ＢＩＴ−Ｌｏｏｐ−Ｂａｃｋ ００１Ｃ割込み
レベル１４Ｒ３２３２００１Ｅ 割込みレベル１５
Ｉｎｔ Ｃｏｄｅ ＩＣ３００２２割込みコード１
ｃ３Ｉｎｔ Ｃｏｄｅ ＩＣ２００２４割込ミ］ｌ
’ ： Ｃ２Ｉｎｔ Ｃｏｄｅ ＩＧｌ
００２６ 割込み］−ド１ｃ１１ｎｔ Ｃｏｄ
ｅ ＩＣＯ００２８割込みコードｉｃ。
〇−非活性 １−活性
〇−非活性 １−活性
〇−非活性 １−活性
〇−非活性 １−活性
〇−非活性 １−活性
〇−非活性 １−活性
〇−非活性 １−活性
〇−非活性 １−活性
Ｏ−オフ １−オン
Ｏ−オフ １−オン
Ｏ−オフ １−オン
Ｏ−オフ １−オン
ＣＲ
記号名 アドレス 名
称−ＭＭＵ Ｉｎ５ｅｒｔ Ｉｎｔ ００
０２ 割込みレベル１０Ｓｙｓ Ｅｒｒｏｒｓ−
Ｉｎｔ Ｑ○０４ 割込みレベル２０ｉｎｔｅ
ｒｖａｌ ”）ｉｍ Ｉｎｔ ０００６ 割
込みレベル３ ００００８ 割込みレベル４０ ＢＩＴ Ｉｎｔ５ ０００Ａ
割込みレベル５ ０Ｓｐｅ ５ｙｎｔｈ Ｉｎｔ
０ＯＯＣ割込みレベル６０Ｋｅｙｐａｄ Ｉ
ｎｔ ０ＯＯＥ 割込みレベル７０
Ｓｐｅ Ｒｅｃｏｑ Ｉｎｔ ００１０
割込みレベル８０００１２ 割込みレベル９０ ＭＭＵ Ｒｅｍｏｖ Ｉｎｔ ００１４
割込みレベル１０ ０Ｌｏｗ Ｐｗｒ Ｉｎｔ
００１６ 割込みレベル１１０ＢＩＴ
Ｉｎｔｌ２ ００１８ 割込み
レベル１２ ０００”ＩＡ 割込みレベル１３ ０
Ｂ１丁−Ｌｏｏｐ−Ｂａｃｋ Ｏ○１Ｃ割込み
レベル１４０Ｒ８２３２００１Ｅ 割込みレベル１
５０Ｉｎｔ Ｃｏｄｅ ＩＣ３００２２割込ミコー
ド１ｃ３Ｉｎｔ Ｃｏｄｅ ＩＣ２００２４割込み
コード１ｃ２Ｉｎｔ Ｃｏｃｌｅ ＩＣ１００２６
割込みコード１ｃ１１ｎｔ Ｃｏｃｊｅ ＩＣＯ０
０２８割込ミコート箇ｃＯＡｃｋｎｏｗ Ｉｎｔｌ
００４２ 割込み１を了承 ＯＡｃ
ｋｎｏｗ Ｉｎｔ２ ００４４ 割込
み２を了承 ＣＡｃｋｎｏｗ Ｉｎｔ３
００４６ 割込み３を了承 ＯＡｃｋｎｏｗ
Ｉｎｔ４ ００４８ 割込み４を了承
ＯＡｃｋｎｏｗ Ｉｒ１ｔ５ ００４Ａ
割込み５を了承 ＣＡｃｋｎｏｗ Ｉｎｔ６
００４Ｃ割込み６を了承 ○、Ａ、ｃｋ
ｎｏｗ Ｉｎｔ７ ００４Ｅ 割込み
７を了承 ＯＵ大入 力理値 一マスクをデスエーブル １−マスクをイネーブル
−マスクをデスエーブル １−マスクをイネーブル
−マスクをデスエーブル １−マスクをイネーブル
−マスクをデスエーブル １−マスクをイネーブル
−マスクをデスエーブル １−マスクをイネーブル
−マスクをデスエーブル １−マスクをイネーブル
−マスクをデスエーブル １−マスクをイネーブル
−マスクをデスエーブル １−マスクをイネーブル
−マスクをデスエーブル １−マスクをイネーブル
−マスクをデスエーブル １−マスクをイネーブル
−マスクをデスエーブル １−マスクをイネーブル
−マスクをデスエーブル １−マスクをイネーブル
−マスクをデスエーブル １−マスクをイネーブル
−マスクをデスエーブル １−マスクをイネーブル
−マスクをデスエーブル １−マスクをイネーブル
ＳＷでは使用せず ＳＷでは使用せず ＳＷでは使用せず 一デスエーブル １−イネーブル−デスエ
ーブル １−イネーブル−デスエーブル
１−イネーブル−デスエーブル
１−イネーブルーデスエーブル １−
イネーブル−デスエーブル １−イネーブ
ル−デスエーブル １−イネーブルＡｃｋ
ｎｏｗ Ｉｎｔ８ ００４０ 割込み８
を了承 ＣＡｃｋｎｏｗ Ｉｎｔ９ ０
０４２ 割込み９を了承 ＣＡｃｋｎｏｗ Ｉ
ｎｔｌｏ ００４．／ｌ 割込み１０を
了承 ＣＡｃｋｎｏｗ Ｉｎｔｌｌ 、 Ｏ
○４６ 割込み１１を了承 ＣＡｃｋｎｏｗ Ｉｎ
ｔｌ２ ’ ００４８ 割込み１２を了承
ＣＡｃｋｎｏｗ Ｉｎｔｌ３ ００４Ａ
割込み１３を了承 ＣＡｃｋｎｏｗ Ｉｎｔｌ４
００４Ｃ割込み１４を了承 ＣＡｃｋｎｏｗ
Ｉｎｔｌ５ ００４Ｅ 割込み１５を
了承 ＣｏＯ６０ Ｓｔｉｍｕｌ Ｔｎｔｌ ００６２
割込み１をステイミ）Ｓｔｉｍｕｌ Ｉｎｔ２
００６４ 割込み２をステイミニ・Ｓｔｉ
ｍｕｌ Ｉｎｔ３ ００６６ 割込み
３をステイミ−・Ｓｔｉｍｕｌ Ｉｎｔ４
００６８ 割込み４をステイミろＳｔｉｍｕｌ
Ｉｎｔ５ ００６Ａ 割込み５をステイ
ミュレートＳｔｉｍｕｌ Ｉｎｔ６ ００
６Ｇ 割込み６をステイミュレートＳｔｉｍｕｌ
Ｉｎｔ７ ００６Ｅ 割込み７をステ
イミュレー１−８１−８ｔｉ Ｉｎｔ８
００７０ 割込み８をステイミュレートＳｔｉｍｕ
ｌ Ｉｎｔ９ ００７２ 割込み９を
ステイミュレー１−８１−８ｔｉ ＩｎｔｌＯ００７
４割込み１０をステイミュレートＳｔｉｍｕｌ Ｉｎ
ｔｌｌ ００７６ 割込み１１をステイ
ミュレートＳｔｉｍｕｌ Ｉｎｔ１２ ００
７８ 割込み１２をステイミュレー１〜Ｓｔｉｍｕ
ｌ Ｉｎｔ１３ ００７Ａ 割込み１３
をステイミュレートＳｔｉｍｕｌ Ｉｎｔ１４
００７Ｃ割込み１４をステイミュレートＳｔｉｍｕ
ｌ Ｉｎｔ１５ ００７Ｅ 割込み１５
をステイミュレートＢＩＴ Ｌｔｌ
００８０ ＢＩＴライ１〜１ＢＩＴ Ｌｉ
２ ００８２ ＢＩＴライト２
ＢＩＴ Ｌｉ２ ００８４
ＢＩＴライト３ＢＩＴ Ｉｎｆｃ Ｒｂｄ
００８６ リバウンドスイッチＢＩＴ Ｒ
ｄｂ Ｉｎｔ ｓｅｌ ００８８ 割込み
選択リバウンドＢＩＴ ｍｅｍ ｉｎｔ ｓｅｌ
００８Ａ マスメモリ割込み選択ＢＩＴ
Ａｎａｌｏｃ＋ Ｓｗ ００８ＣＢＩＴアナ
ログスイッチＢＩＴ Ｐａｒ Ｅｒｒ Ｓｅｔ
００８Ｅ ＢＩＴパリティエラー選択ＣＷ
ＩＤ１ ０１００ 識別（
ディスプレーモード）ＣＷ ＩＤ２
０１０２ 識別（ディスプレーモード）ＣＷ
ＩＤ３ ０１０４ 識
別（ディスプレーモード）ＣＷ Ｋｅｙ ５ｔａｔ
０１０６ キイパッドステータスＣ
Ｗ Ｄｉｓｐ Ｃｏｄｅｌ ０１０８
ディスプレイコード１ＣＷ ｏｉｓｐ Ｃｏｄｅ
ｌ ０１０Ａ ディスプレイコード２ＣＷ
Ｄｉｓｐ Ｃｏｄｅｌ ０１０Ｃディス
プレイコード３０＝１−イネーブル ＢＩＴに使用 ０＝１−イネーブル ０＝１−イネーブル ０＝１−イネーブル ０＝１−イネーブル ０＝１−イネーブル ０−１−イネーブル ０＝１−イネーブル ＢＩＴに使用 ０−１−イネーブル ○−１−イネーブル ０＝１−イネーブル Ｏ−オン １−オン Ｏ−オン １−オフ Ｏ−オン １−オフ Ｏ−オン １−オフ ０−オフ １−オフ 〇−通常動作 １−テスト 〇−通常動作 １−テスト ０＝！Ｄ １−未定 ０＝ＩＤ １−未定 〇−未定 １＝ＩＤ Ｏ−イネーブル １−ディスエーブル Ｏ−イネーブル １−ディスエーブル Ｏ−イネーブル １−ディスエーブル Ｏ−イネーブル １−ディスエーブル ○−イネーブル １−ディスエーブル Ｏ−イネーブル １−ディスエーブル Ｏ−イネーブル １−ディスエーブル Ｏ＝イネーブル １−ディスエーブル Ｏ−イネーブル １−ディスエーブル ０−イネーブル １＝デイスエーブル Ｏ＝イネーブル １−ディスエーブル Ｏ−イネーブル １−ディスエーブル Ｏ−イネーブル １−ディスエーブル Ｏ−イネーブル １−ディスエーブル Ｏ−イネーブル １−ディスエーブル Ｏ−イネーブル １−ディスエーブル Ｏ−イネーブル １−デイスエーブル 一８９１− ４ 図面の簡！ｌ−ｊ ４ｒ説明 第１図は本発明による作業指導情報用カシスラーｌ＼の
一実施例を示す斜視図、第２図【、１本発明の実施例に
おける可搬情報出力部の概略構成を示７Ｊ−１０ツクＶ
、第３図は本発明の実施例におりるマン／マシンインタ
ーフェース部を示すブロック図、第４図は本発明の実施
例におりる情報出力部のホス；〜プロレツリを示すブロ
ック図、第５図は本発明の実施例にｄ３りる情報出力部
のインターフェースコン１−口−ラを示すブロック図、
第６図は本発明の実施例におりる情報出力部の音声プロ
セツリ−を示すブ１］ツク図、第７図は水弁１明の実施
例におりる情報出力部の大容量メモリを示すブロック図
、第８図は本発明の実施例にお＆−Ｊるマン／マシンイ
ンク−フェース部のインターフェースコンｌ−１１−ラ
を示寸ブロック図、第９図は本発明の実施例にお（）る
情報出力部のディスプレビニ１ン１〜［」−ラを示すブ
ロック図である。
称−ＭＭＵ Ｉｎ５ｅｒｔ Ｉｎｔ ００
０２ 割込みレベル１０Ｓｙｓ Ｅｒｒｏｒｓ−
Ｉｎｔ Ｑ○０４ 割込みレベル２０ｉｎｔｅ
ｒｖａｌ ”）ｉｍ Ｉｎｔ ０００６ 割
込みレベル３ ００００８ 割込みレベル４０ ＢＩＴ Ｉｎｔ５ ０００Ａ
割込みレベル５ ０Ｓｐｅ ５ｙｎｔｈ Ｉｎｔ
０ＯＯＣ割込みレベル６０Ｋｅｙｐａｄ Ｉ
ｎｔ ０ＯＯＥ 割込みレベル７０
Ｓｐｅ Ｒｅｃｏｑ Ｉｎｔ ００１０
割込みレベル８０００１２ 割込みレベル９０ ＭＭＵ Ｒｅｍｏｖ Ｉｎｔ ００１４
割込みレベル１０ ０Ｌｏｗ Ｐｗｒ Ｉｎｔ
００１６ 割込みレベル１１０ＢＩＴ
Ｉｎｔｌ２ ００１８ 割込み
レベル１２ ０００”ＩＡ 割込みレベル１３ ０
Ｂ１丁−Ｌｏｏｐ−Ｂａｃｋ Ｏ○１Ｃ割込み
レベル１４０Ｒ８２３２００１Ｅ 割込みレベル１
５０Ｉｎｔ Ｃｏｄｅ ＩＣ３００２２割込ミコー
ド１ｃ３Ｉｎｔ Ｃｏｄｅ ＩＣ２００２４割込み
コード１ｃ２Ｉｎｔ Ｃｏｃｌｅ ＩＣ１００２６
割込みコード１ｃ１１ｎｔ Ｃｏｃｊｅ ＩＣＯ０
０２８割込ミコート箇ｃＯＡｃｋｎｏｗ Ｉｎｔｌ
００４２ 割込み１を了承 ＯＡｃ
ｋｎｏｗ Ｉｎｔ２ ００４４ 割込
み２を了承 ＣＡｃｋｎｏｗ Ｉｎｔ３
００４６ 割込み３を了承 ＯＡｃｋｎｏｗ
Ｉｎｔ４ ００４８ 割込み４を了承
ＯＡｃｋｎｏｗ Ｉｒ１ｔ５ ００４Ａ
割込み５を了承 ＣＡｃｋｎｏｗ Ｉｎｔ６
００４Ｃ割込み６を了承 ○、Ａ、ｃｋ
ｎｏｗ Ｉｎｔ７ ００４Ｅ 割込み
７を了承 ＯＵ大入 力理値 一マスクをデスエーブル １−マスクをイネーブル
−マスクをデスエーブル １−マスクをイネーブル
−マスクをデスエーブル １−マスクをイネーブル
−マスクをデスエーブル １−マスクをイネーブル
−マスクをデスエーブル １−マスクをイネーブル
−マスクをデスエーブル １−マスクをイネーブル
−マスクをデスエーブル １−マスクをイネーブル
−マスクをデスエーブル １−マスクをイネーブル
−マスクをデスエーブル １−マスクをイネーブル
−マスクをデスエーブル １−マスクをイネーブル
−マスクをデスエーブル １−マスクをイネーブル
−マスクをデスエーブル １−マスクをイネーブル
−マスクをデスエーブル １−マスクをイネーブル
−マスクをデスエーブル １−マスクをイネーブル
−マスクをデスエーブル １−マスクをイネーブル
ＳＷでは使用せず ＳＷでは使用せず ＳＷでは使用せず 一デスエーブル １−イネーブル−デスエ
ーブル １−イネーブル−デスエーブル
１−イネーブル−デスエーブル
１−イネーブルーデスエーブル １−
イネーブル−デスエーブル １−イネーブ
ル−デスエーブル １−イネーブルＡｃｋ
ｎｏｗ Ｉｎｔ８ ００４０ 割込み８
を了承 ＣＡｃｋｎｏｗ Ｉｎｔ９ ０
０４２ 割込み９を了承 ＣＡｃｋｎｏｗ Ｉ
ｎｔｌｏ ００４．／ｌ 割込み１０を
了承 ＣＡｃｋｎｏｗ Ｉｎｔｌｌ 、 Ｏ
○４６ 割込み１１を了承 ＣＡｃｋｎｏｗ Ｉｎ
ｔｌ２ ’ ００４８ 割込み１２を了承
ＣＡｃｋｎｏｗ Ｉｎｔｌ３ ００４Ａ
割込み１３を了承 ＣＡｃｋｎｏｗ Ｉｎｔｌ４
００４Ｃ割込み１４を了承 ＣＡｃｋｎｏｗ
Ｉｎｔｌ５ ００４Ｅ 割込み１５を
了承 ＣｏＯ６０ Ｓｔｉｍｕｌ Ｔｎｔｌ ００６２
割込み１をステイミ）Ｓｔｉｍｕｌ Ｉｎｔ２
００６４ 割込み２をステイミニ・Ｓｔｉ
ｍｕｌ Ｉｎｔ３ ００６６ 割込み
３をステイミ−・Ｓｔｉｍｕｌ Ｉｎｔ４
００６８ 割込み４をステイミろＳｔｉｍｕｌ
Ｉｎｔ５ ００６Ａ 割込み５をステイ
ミュレートＳｔｉｍｕｌ Ｉｎｔ６ ００
６Ｇ 割込み６をステイミュレートＳｔｉｍｕｌ
Ｉｎｔ７ ００６Ｅ 割込み７をステ
イミュレー１−８１−８ｔｉ Ｉｎｔ８
００７０ 割込み８をステイミュレートＳｔｉｍｕ
ｌ Ｉｎｔ９ ００７２ 割込み９を
ステイミュレー１−８１−８ｔｉ ＩｎｔｌＯ００７
４割込み１０をステイミュレートＳｔｉｍｕｌ Ｉｎ
ｔｌｌ ００７６ 割込み１１をステイ
ミュレートＳｔｉｍｕｌ Ｉｎｔ１２ ００
７８ 割込み１２をステイミュレー１〜Ｓｔｉｍｕ
ｌ Ｉｎｔ１３ ００７Ａ 割込み１３
をステイミュレートＳｔｉｍｕｌ Ｉｎｔ１４
００７Ｃ割込み１４をステイミュレートＳｔｉｍｕ
ｌ Ｉｎｔ１５ ００７Ｅ 割込み１５
をステイミュレートＢＩＴ Ｌｔｌ
００８０ ＢＩＴライ１〜１ＢＩＴ Ｌｉ
２ ００８２ ＢＩＴライト２
ＢＩＴ Ｌｉ２ ００８４
ＢＩＴライト３ＢＩＴ Ｉｎｆｃ Ｒｂｄ
００８６ リバウンドスイッチＢＩＴ Ｒ
ｄｂ Ｉｎｔ ｓｅｌ ００８８ 割込み
選択リバウンドＢＩＴ ｍｅｍ ｉｎｔ ｓｅｌ
００８Ａ マスメモリ割込み選択ＢＩＴ
Ａｎａｌｏｃ＋ Ｓｗ ００８ＣＢＩＴアナ
ログスイッチＢＩＴ Ｐａｒ Ｅｒｒ Ｓｅｔ
００８Ｅ ＢＩＴパリティエラー選択ＣＷ
ＩＤ１ ０１００ 識別（
ディスプレーモード）ＣＷ ＩＤ２
０１０２ 識別（ディスプレーモード）ＣＷ
ＩＤ３ ０１０４ 識
別（ディスプレーモード）ＣＷ Ｋｅｙ ５ｔａｔ
０１０６ キイパッドステータスＣ
Ｗ Ｄｉｓｐ Ｃｏｄｅｌ ０１０８
ディスプレイコード１ＣＷ ｏｉｓｐ Ｃｏｄｅ
ｌ ０１０Ａ ディスプレイコード２ＣＷ
Ｄｉｓｐ Ｃｏｄｅｌ ０１０Ｃディス
プレイコード３０＝１−イネーブル ＢＩＴに使用 ０＝１−イネーブル ０＝１−イネーブル ０＝１−イネーブル ０＝１−イネーブル ０＝１−イネーブル ０−１−イネーブル ０＝１−イネーブル ＢＩＴに使用 ０−１−イネーブル ○−１−イネーブル ０＝１−イネーブル Ｏ−オン １−オン Ｏ−オン １−オフ Ｏ−オン １−オフ Ｏ−オン １−オフ ０−オフ １−オフ 〇−通常動作 １−テスト 〇−通常動作 １−テスト ０＝！Ｄ １−未定 ０＝ＩＤ １−未定 〇−未定 １＝ＩＤ Ｏ−イネーブル １−ディスエーブル Ｏ−イネーブル １−ディスエーブル Ｏ−イネーブル １−ディスエーブル Ｏ−イネーブル １−ディスエーブル ○−イネーブル １−ディスエーブル Ｏ−イネーブル １−ディスエーブル Ｏ−イネーブル １−ディスエーブル Ｏ＝イネーブル １−ディスエーブル Ｏ−イネーブル １−ディスエーブル ０−イネーブル １＝デイスエーブル Ｏ＝イネーブル １−ディスエーブル Ｏ−イネーブル １−ディスエーブル Ｏ−イネーブル １−ディスエーブル Ｏ−イネーブル １−ディスエーブル Ｏ−イネーブル １−ディスエーブル Ｏ−イネーブル １−ディスエーブル Ｏ−イネーブル １−デイスエーブル 一８９１− ４ 図面の簡！ｌ−ｊ ４ｒ説明 第１図は本発明による作業指導情報用カシスラーｌ＼の
一実施例を示す斜視図、第２図【、１本発明の実施例に
おける可搬情報出力部の概略構成を示７Ｊ−１０ツクＶ
、第３図は本発明の実施例におりるマン／マシンインタ
ーフェース部を示すブロック図、第４図は本発明の実施
例におりる情報出力部のホス；〜プロレツリを示すブロ
ック図、第５図は本発明の実施例にｄ３りる情報出力部
のインターフェースコン１−口−ラを示すブロック図、
第６図は本発明の実施例におりる情報出力部の音声プロ
セツリ−を示すブ１］ツク図、第７図は水弁１明の実施
例におりる情報出力部の大容量メモリを示すブロック図
、第８図は本発明の実施例にお＆−Ｊるマン／マシンイ
ンク−フェース部のインターフェースコンｌ−１１−ラ
を示寸ブロック図、第９図は本発明の実施例にお（）る
情報出力部のディスプレビニ１ン１〜［」−ラを示すブ
ロック図である。
１２・・・作業指導情報出力部（モジコール）、１４・
・・マン／マシンインターフェース部−／１．９− （モジコール）、 ２８・・・プラグイン型大容量メモリ、３２・・・ボス
トプロレッザ、 ３４・・・インターフェース＝ｌントローラ、３６・・
・音声プロレッサ、 ４４・・・ディスプレイユニット、 ４６・・・スピーカ、 ４８・・・キーパッド、 ５０・・・ＭＭＴ−１ントローラ、 ５２・・・ディスプレイコントローラ。
・・マン／マシンインターフェース部−／１．９− （モジコール）、 ２８・・・プラグイン型大容量メモリ、３２・・・ボス
トプロレッザ、 ３４・・・インターフェース＝ｌントローラ、３６・・
・音声プロレッサ、 ４４・・・ディスプレイユニット、 ４６・・・スピーカ、 ４８・・・キーパッド、 ５０・・・ＭＭＴ−１ントローラ、 ５２・・・ディスプレイコントローラ。
Claims (10)
- （１）マン／マシンインターフェースデバイス手段と、
作業指導情報出力デバイス手段と、互いに相隔てて設け
た第１及び第２の端子を有する接続手段とからなり、前
記マン／マシンインターフェースデバイス手段は前記接
続手段の第１の端子に接続されて該接続手段を介して選
択的に情報を送信しあるいは受信し、また前記作業指導
情報出力デバイス手段は前記接続手段の第２の端子に接
続されて該接続手段を介して選択的に情報を受信および
送信することにより、前記マン／マシンインターフェー
スデバイス手段はこれを前記作業指導情報出力デバイス
手段から離れた作業場所に設置してマン／マシン間の伝
達を行なうことができるようにしたことを特徴とする作
業指導情報出力システム。 - （２）前記作業指導情報出力デバイス手段、前記マン／
マシンインターフェースデバイス手段および前記接続手
段を収納する可搬式のケースをさらに有し、これにより
該作業指導情報出力システムを前記作業場所に携行して
前記マン／マシンインターフェースデバイス手段を取り
出してセットすることにより作業指導情報出力動作を行
なわせるようにしてなる特許請求の範囲第１項に記載の
作業指導情報出力システム。 - （３）前記マン／マシンインターフェースデバイス手段
作業はコントロール手段と、キーパッドと、スピーカと
、ディスプレイとからなり、該コントロール手段はこれ
を前記キーパッドと作動的に接続することによりコマン
ド信号を入力し、また前記スピーカおよびディスプレイ
と作動的に接続することにより音声ならびに映像信号を
選択的に送出するようにしてなる特許請求の範囲第１項
に記載の作業指導情報出力システム。 - （４）前記マン／マシンインターフェースデバイス手段
はさらに該前記マン／マシンインターフェースデバイス
の前記コントロール手段と作動的に結合したヘッドホン
手段を含むことにより音声情報を入力するようにしてな
る特許請求の範囲第３項に記載の作業指導情報出力シス
テム。 - （５）前記作業指導情報出力デバイス手段は前記作業指
導情報出力システムのインターフェース制御手段、音声
プロセッサ手段およびメモリ手段の動作を制御するホス
トプロセッサ手段を有し、ホストプロセッサ手段、前記
インターフェース制御手段、前記音声プロセッサ手段お
よび前記メモリ手段はこれらを互いに作動的に接続する
ことにより、これらの間で情報の送受信を行ない、さら
に前記インターフェース制御手段と前記音声プロセッサ
手段はこれを前記マン／マシンインターフェースデバイ
ス手段と接続させることにより後者と通信を行なうこと
が可能なようにしてなる特許請求の範囲第１項に記載の
作業指導情報出力システム。 - （６）前記音声プロセッサ手段は前記スピーカのための
音声信号を合成する音声合成手段を有してなる特許請求
の範囲第５項に記載の作業指導情報出力システム。 - （７）前記マン／マシンインターフェースデバイス手段
はさらに前記マン／マシンインターフェースコントロー
ラと作動的に接続したマイクロホン手段を有し、これに
より前記作業指導情報出力デバイス手段と音声による通
信を行なうようにしてなる特許請求の範囲第３項に記載
の作業指導情報出力システム。 - （８）前記音声プロセッサ手段は前記ホストプロセッサ
に対する有効な音声命令を検出する音声認識手段を有し
てなる特許請求の範囲第７項に記載の作業指導情報出力
システム。 - （９）前記メモリ手段はメモリ接続手段を有し、これに
より作業の選択を容易にするようにしてなる特許請求の
範囲第５項に記載の作業指導情報出力システム。 - （１０）作業メニュおよび作業実行情報を含むメモリ手
段と、音声の認識および合成手段と、制御手段と、入出
力手段とからなり、該メモリ手段は該制御手段に作動的
に接続されて作業メニュ情報および作業実行情報を選択
的に供給し、前記制御手段は前記メモリ手段に作動的に
接続されて該メモリ手段の応答を制御し、前記音声認識
手段は前記制御手段に作動的に接続されて前記メモリ手
段と電気通信を行ない、さらに前記入出力手段は前記制
御手段および前記音声の認識および合成手段と作動的に
接続されて電気的な命令および音声による命令を選択的
にメモリに入力し、また音声および映像による命令を出
力することにより、映像または音声、もしくはこれら両
者による作業情報を供給するようにしたことを特徴とす
る作業指導情報出力システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US61449484A | 1984-05-29 | 1984-05-29 | |
| US614494 | 1984-05-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6182269A true JPS6182269A (ja) | 1986-04-25 |
Family
ID=24461481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60115191A Pending JPS6182269A (ja) | 1984-05-29 | 1985-05-28 | 手続き式作業指導情報出力装置 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0163511A1 (ja) |
| JP (1) | JPS6182269A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0619978A (ja) * | 1992-06-30 | 1994-01-28 | Sony Corp | 再生表示装置 |
| US7966188B2 (en) | 2003-05-20 | 2011-06-21 | Nuance Communications, Inc. | Method of enhancing voice interactions using visual messages |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1419064A (en) * | 1971-09-08 | 1975-12-24 | Clarke W R | Apparatus for performing a working sequence |
| US3992786A (en) * | 1975-02-05 | 1976-11-23 | Grumman Aerospace Corporation | Apparatus for sequence training |
| FR2488008A1 (fr) * | 1980-07-30 | 1982-02-05 | Realisations Inf Automa | Systeme d'assistance pedagogique pour un ou plusieurs postes de travail reel |
| GB2110455A (en) * | 1981-10-29 | 1983-06-15 | Rjp Electronic Ltd | Educational device and memory means |
-
1985
- 1985-05-28 EP EP85303723A patent/EP0163511A1/en not_active Withdrawn
- 1985-05-28 JP JP60115191A patent/JPS6182269A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0163511A1 (en) | 1985-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5924069A (en) | Voice-control integrated field support data communications system for maintenance, repair and emergency services | |
| ATE148358T1 (de) | Spielterminal | |
| JPS5860360A (ja) | 航空機コンピユ−タのための自動受入検査装置 | |
| JPS6182269A (ja) | 手続き式作業指導情報出力装置 | |
| CN201812282U (zh) | 数字键盘输入式语音发声装置 | |
| JP2003295883A (ja) | 検査情報記憶装置及び検査表作成装置 | |
| CN107564352A (zh) | 一种新型多功能的英语教学机 | |
| JPS6148731B2 (ja) | ||
| JPS6376046A (ja) | 携帯用電子装置 | |
| JPS6418176A (en) | Abacus practicing apparatus | |
| JPH01154084A (ja) | 点字表示装置 | |
| CN2171135Y (zh) | 计算机键盘语音盒 | |
| ATE46782T1 (de) | Elektronisch gesteuerter bildschirmnotenstaender. | |
| JPS59148085A (ja) | 学習機 | |
| JPH07244492A (ja) | 発声機能付表示装置及び当該装置を用いた対象物視認方法並びに教育方法 | |
| JPS59231577A (ja) | 学習機 | |
| JPH07502349A (ja) | 展示システム | |
| JP2000056943A (ja) | 設定表示器 | |
| JPS60125667U (ja) | ギタ−コ−ド練習器 | |
| KR960008433B1 (en) | Remote controller | |
| JP2001176285A (ja) | 通信アダプタを備えた支持基板 | |
| JPS6325762A (ja) | 音声出力ワ−ドプロセツサ | |
| JPS617932A (ja) | シ−ケンサ | |
| JPS6065841U (ja) | 情報処理装置に入力されたデータの確認を容易にするためにデータを電子的に記憶し且つ読み取るための装置 | |
| JPS57206904A (en) | Device controlling system |