JPS6182506A - Voltage controlled oscillating circuit - Google Patents

Voltage controlled oscillating circuit

Info

Publication number
JPS6182506A
JPS6182506A JP59204804A JP20480484A JPS6182506A JP S6182506 A JPS6182506 A JP S6182506A JP 59204804 A JP59204804 A JP 59204804A JP 20480484 A JP20480484 A JP 20480484A JP S6182506 A JPS6182506 A JP S6182506A
Authority
JP
Japan
Prior art keywords
circuit
signal
phase shift
phase
shift circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59204804A
Other languages
Japanese (ja)
Other versions
JPH0611087B2 (en
Inventor
Isamu Okui
奥井 勇
Osamu Shimano
嶋野 収
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59204804A priority Critical patent/JPH0611087B2/en
Publication of JPS6182506A publication Critical patent/JPS6182506A/en
Publication of JPH0611087B2 publication Critical patent/JPH0611087B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は電圧制御発振回路に関する。[Detailed description of the invention] [Technical field of invention] The present invention relates to a voltage controlled oscillation circuit.

〔発明の技術的背景〕[Technical background of the invention]

例えばカラーテレビソヨン受像機においては、色同期回
路として自動位相制御(以下、APCと称する)回路が
用いられている。このAPC回路では、精度の高い電圧
制御発振回路(以下、vCOと称する)が必要とされて
いる。第4図にvCOの回路図、第5図にそのベクトル
関係図を示す。
For example, in a color television receiver, an automatic phase control (hereinafter referred to as APC) circuit is used as a color synchronization circuit. This APC circuit requires a highly accurate voltage controlled oscillation circuit (hereinafter referred to as vCO). FIG. 4 shows a circuit diagram of the vCO, and FIG. 5 shows its vector relationship diagram.

第4図、第5図において、共振子11から出力てれる信
号し)は位相シフト回路12でφ、だけ位相シフトされ
信号(6)となる。この信号(6)と信号(幻は合成回
路13で合成され、信号(6)となる。この信号(a)
は増幅回路14を介して共振子11に与えられ、この共
振子11にてφ、だけ遅相式れることにより、発振動作
がなされる。
In FIGS. 4 and 5, the signal outputted from the resonator 11 is phase-shifted by φ in the phase shift circuit 12 to become a signal (6). This signal (6) and the signal (phantom) are synthesized by the synthesis circuit 13 and become the signal (6). This signal (a)
is applied to the resonator 11 via the amplifier circuit 14, and the resonator 11 performs an oscillation operation by delaying the phase by φ.

なお、第4図において、15はバースト信号(Bu)と
信号(幻の位相差を検波し、合成回路13の合成比を制
御する電圧信号を得るAPC検波回路である。
In FIG. 4, numeral 15 is an APC detection circuit that detects the burst signal (Bu) and the signal (phantom phase difference) and obtains a voltage signal for controlling the synthesis ratio of the synthesis circuit 13.

〔背景技術の問題点〕[Problems with background technology]

このような構成のvCOでは、位相シフト回路12の位
相シフト量の変動が周波数可変範囲の変動につながる。
In the vCO having such a configuration, variations in the amount of phase shift of the phase shift circuit 12 lead to variations in the frequency variable range.

したがって、安定し九周波数可変範囲を得るには、精度
の高い位相シフト回路が要求される。
Therefore, in order to obtain a stable nine-frequency variable range, a highly accurate phase shift circuit is required.

位相シフト回路の位相シフト特性は、それを構成する素
子の特性の変動に大きく左右される。
The phase shift characteristics of a phase shift circuit are largely influenced by variations in the characteristics of the elements that make up the circuit.

素子の特性は、集積回路(以下、ICと称する)におい
ては、個別部品に比べ非常に精度が悪い。
The characteristics of elements in integrated circuits (hereinafter referred to as ICs) are much less precise than those of individual components.

したがって、従来、vCOt−IC化する場合、位相シ
フト回路12は外付は回路としてmまれていた。
Therefore, conventionally, when converting into a vCOt-IC, the phase shift circuit 12 has been included as an external circuit.

しかし、これでは、ICのピン数が増加する等の問題を
有し、製造経費等を考えると、完全にIC化されたvC
Oが要望されていた。
However, this has problems such as an increase in the number of IC pins, and considering manufacturing costs, it is difficult to completely
O was requested.

〔発明の目的〕[Purpose of the invention]

この発明は、上記の事情に対処すべくなされたもので、
素子特性が変動しても予じめ定められた周波数可変範囲
が変動することがなく、IC化に好適なりco−6提供
することを目的とする。
This invention was made to deal with the above circumstances,
It is an object of the present invention to provide a CO-6 device that does not change a predetermined frequency variable range even if element characteristics change and is suitable for IC implementation.

〔発明の概要〕[Summary of the invention]

この発明は、出力位相が抵抗性インピーダンス素子とリ
アクタンス性インピーダンス素子のインピーダンス比を
変数とする関数で表わされるような位相シフト回路を設
定し、上記関数を上記変数で微分した値が零となる条件
を満足するように、上記位相シフト回路を構成し、この
位相シフト回路の入出力信号を差動増幅回路を使って振
幅制限し、これを位相制御用の電圧信号に従って適宜合
成し、共振子に与えるようにしたものである。
This invention sets up a phase shift circuit in which the output phase is expressed by a function whose variable is the impedance ratio of a resistive impedance element and a reactive impedance element, and sets a condition under which the value obtained by differentiating the above function with the above variable becomes zero. The above phase shift circuit is constructed so as to satisfy the following, the input/output signals of this phase shift circuit are amplitude limited using a differential amplifier circuit, and the signals are synthesized as appropriate according to the voltage signal for phase control, and then applied to the resonator. It was designed to be given.

〔発明の実施例〕[Embodiments of the invention]

以下、図面を参照してこの発明の一実施例を詳細に説明
する。
Hereinafter, one embodiment of the present invention will be described in detail with reference to the drawings.

第1図において、水晶振動子21を通った信号(五)は
IC22のピン23に与えられ、このピン23よりトラ
ンジスタ24全通して位相シフト回路24の入力端子2
41に与えられる。位相シフト回路24は入力信号(i
)をφ、だけ遅相し、その出力端子242に信号(c)
f、得る。この信号(a)はトランジスタQttを介し
て振幅制限回路25のトランジスタQ17+Q1゜のべ
、−スに与えられる。また、位相シフト回路24の入力
信号(i)はトランジスタQ□を介して振幅制限回路2
5のトランジスタQ□a+Qtsのペースに与えられる
。この振幅制限回路25のトランジスタQ14  + 
Qss  + Qlg  + Qlgのペースには、定
電圧源v11よシト2ンジスタQ。、Qlst−介して
直流バイアスが与えられている。
In FIG. 1, the signal (5) that has passed through the crystal oscillator 21 is given to the pin 23 of the IC 22, and from this pin 23 it passes through all the transistors 24 to the input terminal 2 of the phase shift circuit 24.
41 is given. The phase shift circuit 24 receives an input signal (i
) is delayed by φ, and the signal (c) is output to the output terminal 242.
f, get. This signal (a) is applied to the bases of the transistors Q17+Q1° of the amplitude limiting circuit 25 via the transistor Qtt. In addition, the input signal (i) of the phase shift circuit 24 is transmitted to the amplitude limiting circuit 2 via the transistor Q□.
5 transistors Q□a+Qts. Transistor Q14 + of this amplitude limiting circuit 25
For the pace of Qss + Qlg + Qlg, a constant voltage source v11 and a second transistor Q are used. , Qlst-.

振幅制限回路25において、トランジスタQlf +Q
BはIllを定電流源とする差動増幅回路を成す。また
、トランジスタQi* r Qz。は■、。
In the amplitude limiting circuit 25, the transistor Qlf +Q
B constitutes a differential amplifier circuit using Ill as a constant current source. Also, the transistor Qi* r Qz. ■,.

を定電流源とする差動増幅回路を成す。したがって、位
相シフト回路24から出力される信号(6)は上記差動
増幅回路の振幅制限作用により、一定振幅の信号として
、トランジスタQ1ア〜Q8゜のコレクタに出力される
。つt!り、)ランジスタQl?〜Q、。のコレクタに
現れる信号の振幅レベルは定電流源If! l 114
の電流量に比例し、位相シフト回路24の振幅レベルに
は依存しない。これは、振幅制限回路24のもう一方の
入力である信号(i)に関しても同様で、11□を定電
流源とするトランジスタQss p Q14の差動増幅
回路及び112を定電流源とするトランジスタQts、
Qユ、の差動増幅回路の振幅制限作用によシ、信号(幻
は一定振幅の信号としてトランジスタQ□、〜Q1゜の
コレクタから出力される。
It forms a differential amplifier circuit using as a constant current source. Therefore, the signal (6) output from the phase shift circuit 24 is output as a constant amplitude signal to the collectors of the transistors Q1A to Q8 DEG due to the amplitude limiting action of the differential amplifier circuit. Tsut! ri) Langister Ql? ~Q. The amplitude level of the signal appearing at the collector of the constant current source If! l 114
It is proportional to the amount of current and does not depend on the amplitude level of the phase shift circuit 24. This is the same for the signal (i) which is the other input of the amplitude limiting circuit 24, and the differential amplifier circuit of the transistor Qss p Q14 with 11□ as a constant current source and the transistor Qts with 112 as a constant current source. ,
Due to the amplitude limiting action of the differential amplifier circuit Q, the signal (phantom) is outputted from the collectors of the transistors Q□, ~Q1° as a signal with a constant amplitude.

振幅制限作用を受けた位相回路24の出力信号(a)は
トランジスタQ1.のコレクタよシ、合成回路26のト
ランジスタQ!4.Q□のエミッタに供給される。また
、振幅制限作用を受けた位相シフト回路240入力信号
は合成回路26の)5z y7y=Qa、、i r Q
、xq、I)に供給される。また、位相シフト回路24
の入出力信号(、) 、 (み)はトランジスタQ13
゜Ql、のコレクタの共通接続点で合成され、トランジ
スタQ3.のエミッタに供給される。トランジスタ(l
x4のコレクタに現れる位相シフト回路24の出力信号
(ミ)と、トランジスタQssのコレクタに現れる位相
シフト回路240入力信号(幻、それに、トランジスタ
Qlaのコレクタに現れる両信号(a) 、 (6)の
合成信号は、これら3つのトランジスタQ1..Q□、
Q8.のコレクタの共通接続点で合成され、信号(a)
としてトランジスタロ81.ビン2フt−介して上記水
晶振動子21に与えられる。
The output signal (a) of the phase circuit 24 subjected to the amplitude limiting action is transmitted to the transistor Q1. The collector of the transistor Q of the synthesis circuit 26! 4. Supplied to the emitter of Q□. In addition, the input signal to the phase shift circuit 240 subjected to the amplitude limiting effect is input to the combining circuit 26)5z y7y=Qa, , i r Q
, xq, I). In addition, the phase shift circuit 24
The input/output signals (,) and (mi) are transistor Q13.
゜Ql, are combined at the common connection point of the collectors of transistors Q3. is supplied to the emitter of Transistor (l
The output signal (mi) of the phase shift circuit 24 appearing at the collector of transistor Qss (mi), the input signal (phantom) of the phase shift circuit 240 appearing at the collector of transistor The composite signal is generated by these three transistors Q1..Q□,
Q8. The signal (a) is synthesized at the common connection point of the collectors of
As Transistoro 81. It is applied to the crystal oscillator 21 through the bottle 2.

ここで、合成回路26のトランジスタQ□。Here, the transistor Q□ of the synthesis circuit 26.

Q□、Ql、のペースには定電圧(Va )が印加さ−
れ、トランジスタQ!4 I Q!?のベースには位相
(・ 制御用の電圧(vb)が印加される。これによシ、トラ
ンジスタQxm + Ql4のコレクタに現れる位相シ
フト回路24の入出力信号(i) 、 (a)の振幅レ
ベルが電圧(vb)によって制御されることになる。こ
れにより、信号(a)の位相が電圧(vb)によって制
御され、電圧(vb)によって要求される位相をもつ信
号(a)が得られることになる。
A constant voltage (Va) is applied to the pace of Q□ and Ql.
Hey, transistor Q! 4 IQ! ? A phase (control voltage (vb) is applied to the base of the transistor Qxm is controlled by the voltage (vb).As a result, the phase of the signal (a) is controlled by the voltage (vb), and a signal (a) with the required phase is obtained by the voltage (vb). become.

ここで、位相シフト回路241Cついて説明する。この
位相シフト回路24は2つの抵抗J1+Rユ、とコンデ
ンサC1□の直列回路から成る。抵抗R11は位相シフ
ト回路24の入出力端子241゜242間に挿入され、
抵抗R1!、コンデンサC□1は出力端子242と基準
電位点(図の場合、アース(GND ) )間に挿入さ
れている。
Here, the phase shift circuit 241C will be explained. This phase shift circuit 24 consists of a series circuit of two resistors J1+R and a capacitor C1□. The resistor R11 is inserted between the input and output terminals 241 and 242 of the phase shift circuit 24,
Resistance R1! , a capacitor C□1 is inserted between the output terminal 242 and a reference potential point (in the case of the figure, ground (GND)).

今、入力信号(a) t−周波数(f)の正弦波信号と
すると、位相シフト回路24の伝達関数Tは、T=(1
+jωτ)/(1+jω(1+γ)τ) ・・・(1)
で与えラレル。但し、’J=2 ” j’ * r=”
 ” / R1z *τ”C11RIである。このとき
、位相シフト回路24の遅相量φ、は、 φ、=tan−’[−ωrτ/(1+ω2(1+r )
τ2)]・・・(2)となる。信号(i) 、 (a)
と抵抗atx lコンデンサ011の接続点における信
号(6)の位相関係を示すと、第2図のベクトル図のよ
うKなる。ここで、φ4は信号(a)と信号(6)の位
相差を示す。
Now, assuming that the input signal (a) is a sine wave signal of t-frequency (f), the transfer function T of the phase shift circuit 24 is T=(1
+jωτ)/(1+jω(1+γ)τ) ...(1)
Larel given by. However, 'J=2 "j' * r="
”/R1z *τ”C11RI. At this time, the phase delay amount φ of the phase shift circuit 24 is φ,=tan-'[-ωrτ/(1+ω2(1+r)
τ2)]...(2). Signal (i), (a)
The phase relationship of the signal (6) at the connection point between the resistor atxl and the capacitor 011 is K as shown in the vector diagram in FIG. Here, φ4 indicates the phase difference between signal (a) and signal (6).

式(2)において、rは同種のインピーダンス素子、つ
まり抵抗R1l 、Rlmのインピーダンス比なので、
これら抵抗RIJIR1jの特性が変動してもほとんど
変動せず、定数とみなせる。例えば、ICにおいて、抵
抗R1□、R12の抵抗値が±10〜2(lの範囲で移
動しても、rの変動は±30%以内に抑えられる。これ
に対し、τは異種のインピーダンス素子のインピーダン
ス変化による遅相量φSの変化は無視できるものとする
In equation (2), r is the impedance ratio of the same type of impedance element, that is, the resistors R1l and Rlm, so
Even if the characteristics of these resistors RIJIR1j change, they hardly change and can be regarded as constants. For example, in an IC, even if the resistance values of resistors R1□ and R12 move within the range of ±10 to 2 (l), the variation in r is suppressed to within ±30%. It is assumed that the change in the phase delay amount φS due to the impedance change can be ignored.

τとφSの関係を第3図に示す。第3図から明らかなよ
うに、τの変動に対してφ5は変曲点(ωτa、φsa
)を有し、この変曲点の前後では、φSの変化率は非常
に小さい。したがって、所望の遅相量が決まり六ら、こ
れがwE3図に示す位相関数の変曲点(ωτa、φam
)付近にくるように回路24t−設計すればよい。この
回路設計は遅相量φ、t−変数τで微分した値が零とな
る条件をほぼ満たすように行えばよい。
The relationship between τ and φS is shown in FIG. As is clear from Fig. 3, φ5 is an inflection point (ωτa, φsa
), and the rate of change in φS is very small before and after this inflection point. Therefore, the desired phase delay amount is determined, and this is the inflection point of the phase function (ωτa, φam
) The circuit 24t may be designed so that it is close to . This circuit design may be performed in such a way that the phase lag amount φ and the value differentiated by the t-variable τ substantially satisfy the condition that the value is zero.

φ、t−τで微分すると、 となシ、これが零となる条件は、 ωτ(1+γ)=1         ・・・(4)と
なる。この条件を満たすように、回路を設計することに
より、(ωτ〕の変動量Xに対する遅相量φ。の変動量
Yi数パーセントに抑えることができる。
When differentiated with respect to φ and t−τ, the following is obtained.The condition for this to become zero is ωτ(1+γ)=1 (4). By designing the circuit so as to satisfy this condition, the amount of variation Yi of the amount of lag φ with respect to the amount of variation X of (ωτ) can be suppressed to several percent.

このように、この実施例によれば、素子特性が変動して
も、位相シフト回路24の遅相量が変動することがなく
、シかも、位相シフト回路24の入出力信号(i) 、
 (c)は振幅制限回路25で常に一定振幅とされるの
で、素子特性の変動によるvCOの周波数可変範囲の変
動を抑えることができる。
As described above, according to this embodiment, even if the element characteristics change, the phase delay amount of the phase shift circuit 24 does not change, and the input/output signal (i) of the phase shift circuit 24 does not change.
(c) is always set to a constant amplitude by the amplitude limiting circuit 25, so that fluctuations in the frequency variable range of vCO due to fluctuations in element characteristics can be suppressed.

なお、この発明では、抵抗Rts +Rtz t”コン
デンサに置き換え、コンデンサC1lを抵抗に置き換え
てもよい。また、リアクタンス性インピーダンス素子と
しては、誘導性インピーダンス素子を用いてもよいこと
は勿論である。
In the present invention, the resistor Rts + Rtz t" capacitor may be substituted, and the capacitor C1l may be replaced with a resistor. Also, it goes without saying that an inductive impedance element may be used as the reactive impedance element.

〔発明の効果〕〔Effect of the invention〕

このようにこの発明によれば、素子特性が変動しても、
予じめ定められた周波数可変範囲が変動することがなく
、IC化に好適なりC0t−提供することができる。
As described above, according to the present invention, even if the element characteristics change,
Since the predetermined frequency variable range does not vary, it is possible to provide COt- which is suitable for IC implementation.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例の構成(示す回路図、第2
図は第1図の位相シフト回路の動作を説明するためのベ
クトル図、第3図は同じく位相特性図、第4図はAPC
回路に設けられるvCOを示す回路図、第5図は第4図
の動作を説明するための・ベクトル図である。 21・・・水晶振動子、24・・・位相シフト回路、2
5・・・振幅制限回路、26・・・合成回路。 出願人代理人  弁理士 鈴 江 武 彦第2図 す 第3図 Q)    ωを 第4図 第5図
FIG. 1 shows the configuration of an embodiment of the present invention (a circuit diagram shown in FIG.
The figure is a vector diagram for explaining the operation of the phase shift circuit in Figure 1, Figure 3 is a phase characteristic diagram, and Figure 4 is an APC diagram.
A circuit diagram showing the vCO provided in the circuit, and FIG. 5 is a vector diagram for explaining the operation of FIG. 4. 21... Crystal resonator, 24... Phase shift circuit, 2
5... Amplitude limiting circuit, 26... Synthesizing circuit. Applicant's representative Patent attorney Takehiko Suzue Figure 2 Figure 3 Q) ω Figure 4 Figure 5

Claims (1)

【特許請求の範囲】 入力端子と基準電位点との間に抵抗性インピーダンス素
子とリアクタンス性インピーダンス素子が直列に挿入さ
れ、この直列回路中に出力端子が設けられるとともに、
この出力端子に得られる信号の位相が上記抵抗性インピ
ーダンス素子とリアクタンス性インピーダンス素子のイ
ンピーダンス比を変数とする関数で表わされる位相シフ
ト回路と、 差動増幅回路によって構成されるとともに、上記位相シ
フト回路の入力信号と出力信号が与えられ、これら信号
の振幅を制限する振幅制限回路と、 この振幅制限回路によって振幅制限された上記位相シフ
ト回路の入力信号と出力信号とを位相制御用の電圧信号
に従って適宜合成する合成回路と、 この合成回路の出力端子と上記位相シフト回路の入力端
子との間に挿入される共振子とを具備し、上記位相シフ
ト回路が、その出力位相を上記変数で微分した値が零と
なる条件を実質的にみたすように構成されていることを
特徴とする電圧制御発振回路。
[Claims] A resistive impedance element and a reactive impedance element are inserted in series between an input terminal and a reference potential point, and an output terminal is provided in this series circuit,
A phase shift circuit in which the phase of the signal obtained at this output terminal is expressed by a function with the impedance ratio of the resistive impedance element and the reactive impedance element as a variable, and a differential amplifier circuit, and the phase shift circuit is given an input signal and an output signal, and an amplitude limiting circuit that limits the amplitude of these signals; and an input signal and an output signal of the phase shift circuit whose amplitude is limited by this amplitude limiting circuit according to a voltage signal for phase control. It comprises a synthesis circuit that performs synthesis as appropriate, and a resonator inserted between the output terminal of this synthesis circuit and the input terminal of the phase shift circuit, and the phase shift circuit differentiates its output phase with the variable. A voltage controlled oscillation circuit characterized in that it is configured to substantially satisfy a condition that the value becomes zero.
JP59204804A 1984-09-29 1984-09-29 Voltage controlled oscillator Expired - Lifetime JPH0611087B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59204804A JPH0611087B2 (en) 1984-09-29 1984-09-29 Voltage controlled oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59204804A JPH0611087B2 (en) 1984-09-29 1984-09-29 Voltage controlled oscillator

Publications (2)

Publication Number Publication Date
JPS6182506A true JPS6182506A (en) 1986-04-26
JPH0611087B2 JPH0611087B2 (en) 1994-02-09

Family

ID=16496637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59204804A Expired - Lifetime JPH0611087B2 (en) 1984-09-29 1984-09-29 Voltage controlled oscillator

Country Status (1)

Country Link
JP (1) JPH0611087B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07162228A (en) * 1993-12-07 1995-06-23 Nec Corp Oscillation circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07162228A (en) * 1993-12-07 1995-06-23 Nec Corp Oscillation circuit

Also Published As

Publication number Publication date
JPH0611087B2 (en) 1994-02-09

Similar Documents

Publication Publication Date Title
JP2734380B2 (en) Voltage controlled oscillator and phase locked loop circuit
JPH04348614A (en) Electrically controllable oscillation circuit
JPH01500868A (en) quadrature signal generator
JPS6182506A (en) Voltage controlled oscillating circuit
JP2000244251A (en) Compensation circuit
JPH042295A (en) Asymmetry signal generating circuit
KR100426548B1 (en) Phase shift circuit and fm detecting circuit
JPS6239911A (en) Logic level setting circuit
JPH08154044A (en) 90 degree phase shifter
JPH07297641A (en) Clock oscillator
JP3781182B2 (en) Variable delay circuit
JP2874610B2 (en) 90 degree phase shifter
JP2000244286A (en) Voltage controlled oscillator
JPH02288485A (en) Color subcarrier generating circuit
JPS6182515A (en) Phase circuit
JPH0339945Y2 (en)
JPH03173217A (en) Automatic filter adjustment device
US20060062340A1 (en) Phase adjuster
JPS60173922A (en) Converting circuit
JPH11284490A5 (en)
JP2596136B2 (en) Current control type phase shift circuit
JP2579191B2 (en) Oscillation circuit
EP0606060B1 (en) Bipolar inverting level shifters having a unity gain
JPS6025149Y2 (en) oscillation device
JPH10126234A (en) Pulse delay circuit and delayed pulse signal generation method