JPH0611087B2 - Voltage controlled oscillator - Google Patents

Voltage controlled oscillator

Info

Publication number
JPH0611087B2
JPH0611087B2 JP59204804A JP20480484A JPH0611087B2 JP H0611087 B2 JPH0611087 B2 JP H0611087B2 JP 59204804 A JP59204804 A JP 59204804A JP 20480484 A JP20480484 A JP 20480484A JP H0611087 B2 JPH0611087 B2 JP H0611087B2
Authority
JP
Japan
Prior art keywords
circuit
signal
impedance element
phase shift
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59204804A
Other languages
Japanese (ja)
Other versions
JPS6182506A (en
Inventor
勇 奥井
収 嶋野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP59204804A priority Critical patent/JPH0611087B2/en
Publication of JPS6182506A publication Critical patent/JPS6182506A/en
Publication of JPH0611087B2 publication Critical patent/JPH0611087B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は電圧制御発振回路に関する。Description: TECHNICAL FIELD OF THE INVENTION The present invention relates to a voltage controlled oscillator circuit.

〔発明の技術的背景〕[Technical background of the invention]

例えばカラーテレビジョン受像機においては、色同期回
路として自動位相制御(以下、APCと称する)回路が用
いられている。このAPC回路では、精度の高い電圧制御
発振回路(以下、VCOと称する)が必要とされている。
第4図にVCOの回路図、第5図にそのベクトル関係図を
示す。
For example, in a color television receiver, an automatic phase control (hereinafter referred to as APC) circuit is used as a color synchronizing circuit. This APC circuit requires a highly accurate voltage controlled oscillator (hereinafter referred to as VCO).
Fig. 4 shows the VCO circuit diagram, and Fig. 5 shows the vector relation diagram.

第4図,第5図において、共振子11から出力される信
号()は位相シフト回路12φだけ位相シフトされ
信号()となる。この信号()と信号()は合成
回路13で合成され、信号()となる。この信号
()は増幅回路14を介して共振子11に与えられ、
この共振子11にてφだけ遅相されることにより、発
振動作がなされる。
In FIGS. 4 and 5, the signal () output from the resonator 11 is phase-shifted by the phase shift circuit 12φ 1 to become the signal (). The signal () and the signal () are combined by the combining circuit 13 to become the signal (). This signal () is given to the resonator 11 via the amplifier circuit 14,
An oscillation operation is performed by being delayed by φ 3 by the resonator 11.

なお、第4図において、15はバースト信号(Bu)と信
号()の位相差を検波し、合成回路13の合成比を制
御する電圧信号を得るAPC検波回路である。
In FIG. 4, reference numeral 15 is an APC detection circuit that detects the phase difference between the burst signal (Bu) and the signal () and obtains a voltage signal that controls the combining ratio of the combining circuit 13.

〔背景技術の問題点〕[Problems of background technology]

このような構成のVCOでは、位相シフト回路12の位相
シフト量の変動が周波数可変範囲の変動につながる。し
たがって、安定した周波数可変範囲を得るには、精度の
高い位相シフト回路が要求される。
In the VCO having such a configuration, the fluctuation of the phase shift amount of the phase shift circuit 12 leads to the fluctuation of the frequency variable range. Therefore, in order to obtain a stable frequency variable range, a highly accurate phase shift circuit is required.

位相シフト回路の位相シフト特性は、それを構成する素
子の特性の変動に大きく左右される。素子の特性は、集
積回路(以下、ICと称する)においては、個別部品に
比べ非常に精度が悪い。したがって、従来、VCOをIC
化する場合、位相シフト回路12は外付け回路として組
まれていた。
The phase shift characteristic of the phase shift circuit is greatly influenced by the fluctuation of the characteristics of the elements that compose it. The characteristics of the element are much less accurate in an integrated circuit (hereinafter referred to as IC) than in individual components. Therefore, conventionally, VCO
In this case, the phase shift circuit 12 is incorporated as an external circuit.

しかし、これでは、ICのピン数が増加する等の問題を
有し、製造経費等を考えると、完全にIC化されたVCO
が要望されていた。
However, this has a problem that the number of pins of the IC increases, and considering the manufacturing cost, etc.
Was requested.

〔発明の目的〕[Object of the Invention]

この発明は、上記の事情に対処すべくなされたもので、
素子特性が変動しても予じめ定められた周波数可変範囲
が変動することがなく、IC化に好適なVCOを提供するこ
とを目的とする。
The present invention has been made to address the above circumstances,
An object of the present invention is to provide a VCO suitable for use in an IC, in which a predetermined frequency variable range does not change even if the element characteristics change.

〔発明の概要〕[Outline of Invention]

この発明は、所定周波数を有する入力信号が供給される
入力端子に一端が接続された抵抗性もしくはリアクタン
ス性のいずれか一方を呈する第1のインピーダンス素子
と、この第1のインピーダンス素子の他端と基準電位点
との間に接続された抵抗性インピーダンス素子とリアク
タンス性インピーダンス素子の直列回路を含み、前記第
1のインピーダンス素子と前記直列回路との接続点に前
記入力信号を所定位相量だけ位相シフトした第2の信号
を得る位相シフト回路を有し、上記入力信号および第2
の信号がそれぞれ供給され、これらの信号の振幅を制限
して出力する差動増幅回路構成の振幅制限回路を有し、
振幅制限された上記入力信号と第2の信号とを位相制限
用の電圧に従って適宜合成し、その合成信号を出力端子
に出力する合成回路を有し、上記出力端子と入力端子と
の間に共振子と有し、上記位相シフト回路の前記直列回
路を構成する抵抗性インピーダンス素子とリアクタンス
性インピーダンス素子のインピーダンス比の変動量に対
して前記位相シフト量の変動量が小さくなるような値に
前記各インピーダンス素子の定数を設定したものであ
る。
The present invention provides a first impedance element having one of resistance and reactance, one end of which is connected to an input terminal to which an input signal having a predetermined frequency is supplied, and the other end of the first impedance element. A series circuit of a resistive impedance element and a reactance impedance element connected between a reference potential point is included, and the input signal is phase-shifted by a predetermined phase amount at a connection point of the first impedance element and the series circuit. A phase shift circuit for obtaining a second signal that has
Signals are respectively supplied, and an amplitude limiting circuit having a differential amplifier circuit configuration for limiting and outputting the amplitudes of these signals is provided,
The input signal whose amplitude is limited and the second signal are appropriately combined in accordance with the voltage for phase restriction, and a combining circuit for outputting the combined signal to the output terminal is provided, and resonance is provided between the output terminal and the input terminal. And a value such that the fluctuation amount of the phase shift amount becomes smaller than the fluctuation amount of the impedance ratio of the resistive impedance element and the reactance impedance element that form the series circuit of the phase shift circuit. The impedance element constant is set.

〔発明の実施例〕Example of Invention

以下、図面を参照してこの発明の一実施例を詳細に説明
する。
An embodiment of the present invention will be described in detail below with reference to the drawings.

第1図において、水晶振動知21を通った信号()はI
C22のピン23に与えられ、このピン23よりトラン
ジスタQ11を通して位相シフト回路24の入力端子2
41に与えられる。位相シフト回路24は入力信号()
をφだけ遅相し、その出力端子242に信号()を得
る。この()はトランジスタQ12を介して振幅制限回
路25のトランジスタQ17,Q20のベースに与えら
れる。また、位相シフト回路24の入力信号()はトラ
ンジスタQ21を介して振幅制限回路25のトランジス
タQ13,Q16のベースに与えられる。この振幅制限
回路25のトランジスタQ14,Q15,Q16,Q
19のベースには、定電圧源V11よりトランジスタQ
22,Q23を介して直流バイアスが与えられている。
In FIG. 1, the signal () passing through the crystal vibration sensor 21 is I
It is given to the pin 23 of C22, and the input terminal 2 of the phase shift circuit 24 is fed from this pin 23 through the transistor Q 11.
41. The phase shift circuit 24 receives the input signal ()
Is delayed by φ 5, and a signal () is obtained at its output terminal 242. This () is given to the bases of the transistors Q 17 and Q 20 of the amplitude limiting circuit 25 via the transistor Q 12 . The input signal () of the phase shift circuit 24 is given to the bases of the transistors Q 13 and Q 16 of the amplitude limiting circuit 25 via the transistor Q 21 . The transistors Q 14 , Q 15 , Q 16 , and Q of this amplitude limiting circuit 25
The base of 19 has a transistor Q from a constant voltage source V 11.
A DC bias is applied via 22 and Q 23 .

振幅制限回路25において、トランジスタQ17,Q
18はI13を定電流源とする差動増幅回路を成す。ま
た、トランジスタQ19,Q20はI14を定電流源と
する差動増幅回路を成す。したがって、位相シフト回路
24から出力される信号()は上記差動増幅回路の振幅
制限作用により、一定振幅の信号として、トランジスタ
17〜Q20のコレクタに出力される。つまり、トラ
ンジスタQ17〜Q20のコレクタに現れる信号の振幅
レベルは定電流源I13,I14の電流量に比例し、位
相シフト回路24の振幅レベルには依存しない。これ
は、振幅制限回路25のもう一方の入力である信号()
に関しても同様で、I11を定電流源とするトランジス
タQ13,Q14の作動増幅回路及びI12を定電流源
とするトランジスタQ15,Q16の作動増幅回路の振
幅制限作用により、信号()は一定振幅の信号としてト
ランジスタQ13〜Q16のコレクタから出力される。
In the amplitude limiting circuit 25, the transistors Q 17 , Q
Reference numeral 18 constitutes a differential amplifier circuit using I 13 as a constant current source. The transistors Q 19 and Q 20 form a differential amplifier circuit using I 14 as a constant current source. Therefore, the signal output from the phase shift circuit 24 () by the amplitude limiting action of the differential amplifier circuit, a constant amplitude of the signal is outputted to the collector of the transistor Q 17 to Q 20. That is, the amplitude level of the signal appearing at the collector of the transistor Q 17 to Q 20 is proportional to the current amount of the constant current source I 13, I 14, does not depend on the amplitude level of the phase shift circuit 24. This is the signal () that is the other input of the amplitude limiting circuit 25.
The same applies also to the above, because of the amplitude limiting action of the operation amplification circuits of the transistors Q 13 and Q 14 having I 11 as a constant current source and the operation amplification circuits of the transistors Q 15 and Q 16 having I 12 as a constant current source, the signal ( ) Is output from the collectors of the transistors Q 13 to Q 16 as a signal having a constant amplitude.

振幅制限作用を受けた振幅制御回路25の出力信号()
はトランジスタQ18のコレクタより、合成回路26の
トランジスタQ24,Q25のエミッタに供給される。
また、振幅制限作用を受けた振幅制御回路25の出力信
号は合成回路26のトランジスタQ26,Q27のエミ
ッタに供給される。また、位相シフト回路24の入出力
信号(),()はトランジスタQ13,Q19のコレク
タの共通接続点で合成され、トランジスタQ23のエミ
ッタに供給される。トランジスタQ24のコレクタに現
れる位相シフト回路24の出力信号()と、トランジス
タQ26のコレクタに現れる位相シフト回路24の入力
信号()、それに、トラジスタQ28のコレクタに現れ
る両信号(),()の合成信号は、これら3つのトラン
ジスタQ24,Q26,Q28のコレクタの共通接続点
で合成され、信号()としてトランジスタQ29,ピン
27を介して上記水晶振動子21に与えられる。
Output signal of the amplitude control circuit 25 that has been subjected to the amplitude limiting action
Is supplied from the collector of the transistor Q 18 to the emitters of the transistors Q 24 and Q 25 of the combining circuit 26.
Further, the output signal of the amplitude control circuit 25 subjected to the amplitude limiting action is supplied to the emitters of the transistors Q 26 and Q 27 of the synthesizing circuit 26. Further, the input / output signals () and () of the phase shift circuit 24 are combined at the common connection point of the collectors of the transistors Q 13 and Q 19 , and are supplied to the emitter of the transistor Q 23 . An output signal of the phase shift circuit 24 appearing at the collector of the transistor Q 24 (), the input signal of the phase shift circuit 24 appearing at the collector of the transistor Q 26 (), it, two signals appearing at the collector of Torajisuta Q 28 (), ( The combined signal of () is combined at the common connection point of the collectors of these three transistors Q 24 , Q 26 , and Q 28 , and is given as a signal () to the crystal oscillator 21 via the transistor Q 29 and pin 27.

ここで、合成回路26のトランジスタQ25,Q26
28のベースには定電圧(Va)が印加され、トランジ
スタQ24,Q27のベースには位相制御用の電圧(V
b)が印加される。これにより、トランジスタQ26
24のコレクタに現れる位相シフト回路24の入出力
信号(),()の振幅レベルが電圧(Vb)によって制御
されることになる。これにより、信号()の位相が電圧
(Vb)によって制御され、電圧(Vb)によって要求され
る位相をもつ信号()が得られることになる。
Here, the transistors Q 25 , Q 26 , and
A constant voltage (Va) is applied to the base of Q 28 , and a voltage (V) for phase control is applied to the bases of the transistors Q 24 and Q 27.
b) is applied. This causes the transistor Q 26 ,
The amplitude level of the input / output signals (), () of the phase shift circuit 24 appearing at the collector of Q 24 is controlled by the voltage (Vb). As a result, the phase of the signal () is controlled by the voltage (Vb), and the signal () having the phase required by the voltage (Vb) is obtained.

ここで、位相シフト回路24について説明する。この位
相シフト回路24は2つの抵抗R11,R11とコンデ
ンサC11の直列回路から成る。抵抗R11は位相シフ
ト回路24の入出力端子241,242間に挿入され、
抵抗R12,コンデンサC11は出力端子242と基準
電位点(図の場合、アース(GND))間に挿入されてい
る。
Here, the phase shift circuit 24 will be described. The phase shift circuit 24 is composed of a series circuit of two resistors R 11 and R 11 and a capacitor C 11 . The resistor R 11 is inserted between the input / output terminals 241 and 242 of the phase shift circuit 24,
The resistor R 12 and the capacitor C 11 are inserted between the output terminal 242 and the reference potential point (ground (GND) in the figure).

今、入力信号()を周波数()の正弦波信号とする
と、位相シフト回路24の伝達関数Tは、 T=(+jωτ)/{1+jω(1+γ)τ} …
(1) で与えられる。但し、ω=2π,γ=R11
12,τ=C1112である。このとき、位相シフ
ト回路24の遅相量φは、 φ=tan-1〔−ωγτ/{1+ω(1+γ)
τ}〕…(2) となる。信号(),()と抵抗R12,コンデンサC
11の接続点における信号()の位相関係を示すと、第
2図のベクトル図のようになる。ここで、φは信号
()と信号()の位相差を示す。
Now, assuming that the input signal () is a sine wave signal of frequency (), the transfer function T of the phase shift circuit 24 is T = (+ jωτ) / {1 + jω (1 + γ) τ} ...
It is given in (1). However, ω = 2π, γ = R 11 /
R 12 and τ = C 11 R 12 . At this time, the delay amount φ 5 of the phase shift circuit 24 is φ 5 = tan −1 [−ωγτ / {1 + ω 2 (1 + γ)
τ 2 }] ... (2). Signals (), (), resistance R 12 , capacitor C
The phase relationship of the signal () at the 11 connection points is as shown in the vector diagram of FIG. Where φ 4 is the signal
The phase difference between () and the signal () is shown.

一般にIC製造時において、抵抗地のばらつきは±20
%程度あるが、抵抗比は精度が高く、±3%以内に抑え
ることができる。同様にコンデンサについてもばらつき
を生じるが、その比は精度を高することができる。従っ
て、式(2)において、γは同種のインピーダンス素
子、つまり抵抗R11,R12のインピーダンス比なの
で、これら抵抗R11,R12の特性が変動してもほと
んど変動せず、定数とみなせる。例えば、ICにおい
て、抵抗R11,R12の抵抗値が±10〜20%の範
囲で移動しても、γの変動は±3%以内に抑えられる。
これに対し、τは異種のインピーダンス素子のインピー
ダンス比 なので、ICにおいては±40%程度の変動を示す変数
となる。但し、周波数()の変化による遅相量φ
変化は無視できるものとする。
Generally, the variation of resistance is ± 20 when manufacturing IC.
%, But the resistance ratio is highly accurate and can be suppressed within ± 3%. Similarly, variations occur in capacitors, but the ratio can improve accuracy. Thus, in the formula (2), gamma allogeneic impedance elements, i.e. resistors R 11, since the impedance ratio of R 12, hardly change even if the fluctuation characteristics of these resistors R 11, R 12, can be regarded as constant. For example, in the IC, even if the resistance values of the resistors R 11 and R 12 move within a range of ± 10 to 20%, the fluctuation of γ can be suppressed within ± 3%.
On the other hand, τ is the impedance ratio of different impedance elements. Therefore, it is a variable showing a variation of about ± 40% in IC. However, it is assumed that the change of the delay amount φ 5 due to the change of the frequency () can be ignored.

τとφの関係を第3図に示す。第3図から明らかなよ
うに、τの変動に対してφは変曲点(ωτa,φ
a)を有し、この変曲点の前後では、φの変化率は
非常に小さい。したがって所望の遅相量が決まったら、
これが第3図に示す位相関数の変曲点(ωτa,φ
a)付近にくるように回路24を設計すればよい。こ
の回路設計は遅相量φを変数τで微分した値が零とな
る条件をほぼ満たすように行えばよい。
The relationship between τ and φ 5 is shown in FIG. As is clear from FIG. 3, φ 5 is an inflection point (ωτa, φ
5 a) and before and after this inflection point the rate of change of φ 5 is very small. Therefore, once the desired delay amount is determined,
This is the inflection point (ωτa, φ of the phase function shown in FIG.
The circuit 24 may be designed so as to come close to 5a). This circuit design may be performed so as to substantially satisfy the condition that the value obtained by differentiating the delay amount φ 5 by the variable τ becomes zero.

φをτで微分すると、 となり、これが零となる条件は、 ωτ(1+γ)=1 …(4) となる。この条件を満たすように、回路を設計すること
により、(ωτ)の変動量Xに対する遅相量φの変動
量Yを数パーセントに抑えることができる。
Differentiating φ 5 by τ, Then, the condition that this becomes zero is ω 2 τ 2 (1 + γ) = 1 (4). By designing the circuit so as to satisfy this condition, the variation amount Y of the delay amount φ 5 with respect to the variation amount X of (ωτ) can be suppressed to several percent.

このように、この実施例によれば、素子特性が変動して
も、位相シフト回路24の遅相量が変動することがな
く、しかも、位相シフト回路24の入出力信号(),
(は振幅制限回路25で常に一定振幅とされるので、
素子特性の変動によるVCOの周波数可変範囲の変動を抑
えることができる。
As described above, according to this embodiment, even if the element characteristics change, the delay amount of the phase shift circuit 24 does not change, and the input / output signals (),
(Is always a constant amplitude in the amplitude limiting circuit 25, so
It is possible to suppress fluctuations in the VCO frequency variable range due to fluctuations in element characteristics.

なお、この発明では、抵抗R11,R12をコンデンサ
に置き換え、コンデンサC11を抵抗に置き換えてもよ
い。また、リアクタンス性インピーダンス素子として
は、誘導性インピーダンス素子を用いてもよいことは勿
論である。
In the present invention, the resistors R 11 and R 12 may be replaced with capacitors, and the capacitor C 11 may be replaced with resistors. In addition, it goes without saying that an inductive impedance element may be used as the reactance impedance element.

〔発明の効果〕〔The invention's effect〕

このようにこの発明によれば、素子特性が変動しても、
予じめ定められた周波数可変範囲が変動することがな
く、IC化に好適なVCOを提供することができる。
As described above, according to the present invention, even if the element characteristics change,
It is possible to provide a VCO suitable for IC without changing the predetermined variable frequency range.

【図面の簡単な説明】[Brief description of drawings]

第1図はこの発明の一実施例の構成を示す回路図、第2
図は第1図の位相シフト回路の動作を説明するためのベ
クトル図、第3図は同じく位相特性図、第4図はAPC回
路に設けられるVCOを示す回路図、第5図は第4図の動
作を説明するためのベクトル図である。 21……水晶振動子、24……位相シフト回路、25…
…振幅制限回路、26……合成回路。
FIG. 1 is a circuit diagram showing the structure of an embodiment of the present invention, and FIG.
FIG. 4 is a vector diagram for explaining the operation of the phase shift circuit of FIG. 1, FIG. 3 is the same phase characteristic diagram, FIG. 4 is a circuit diagram showing a VCO provided in the APC circuit, and FIG. 5 is FIG. 6 is a vector diagram for explaining the operation of FIG. 21 ... Crystal oscillator, 24 ... Phase shift circuit, 25 ...
... Amplitude limiting circuit, 26 ... Combining circuit.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】所定周波数を有する入力信号が供給される
入力端子と、 前記入力端子に一端が接続された抵抗性もしくはリアク
タンス性のいずれか一方を呈する第1のインピーダンス
素子と、この第1のインピーダンス素子の他端と基準電
位点との間に接続された抵抗性インピーダンス素子とリ
アクタンス性インピーダンス素子の直列回路を含み、前
記第1のインピーダンス素子と前記直列回路との接続点
に前記入力信号を所定位相量だけ位相シフトした第2の
信号を得る位相シフト回路と、 差動増幅回路によって構成され、上記入力信号および第
2の信号がそれぞれ供給され、これらの信号の振幅を制
限して出力する振幅制限回路と、 この振幅制限回路によって振幅制限された上記入力信号
と第2の信号とを位相制御用の電圧に従って適宜合成
し、その合成信号を出力端子に出力する合成回路と、 上記出力端子と入力端子との間に挿入された共振子とを
具備し、 上記位相シフト回路の前記直列回路を構成する抵抗性イ
ンピーダンス素子とリアクタンス性インピーダンス素子
のインピーダンス比の変動量に対して前記位相シフト量
の変動量が小さくなるような値に前記各インピーダンス
素子の定数を設定したことを特徴とする電圧制御発振回
路。
1. An input terminal to which an input signal having a predetermined frequency is supplied, a first impedance element having one end connected to the input terminal and exhibiting either resistance or reactance, and the first impedance element. A series circuit of a resistive impedance element and a reactance impedance element connected between the other end of the impedance element and a reference potential point is included, and the input signal is applied to a connection point of the first impedance element and the series circuit. A phase shift circuit that obtains a second signal that is phase-shifted by a predetermined amount of phase, and a differential amplifier circuit. The input signal and the second signal are supplied, and the amplitudes of these signals are limited and output. An amplitude limiter circuit, and the input signal and the second signal whose amplitude is limited by the amplitude limiter circuit are appropriately used according to a voltage for phase control. A resistive impedance that forms the series circuit of the phase shift circuit, and a synthetic circuit that outputs the synthetic signal to the output terminal and a resonator that is inserted between the output terminal and the input terminal. A voltage controlled oscillator circuit, wherein the constant of each impedance element is set to a value such that the variation of the phase shift amount becomes smaller than the variation of the impedance ratio of the element and the reactance impedance element.
JP59204804A 1984-09-29 1984-09-29 Voltage controlled oscillator Expired - Lifetime JPH0611087B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59204804A JPH0611087B2 (en) 1984-09-29 1984-09-29 Voltage controlled oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59204804A JPH0611087B2 (en) 1984-09-29 1984-09-29 Voltage controlled oscillator

Publications (2)

Publication Number Publication Date
JPS6182506A JPS6182506A (en) 1986-04-26
JPH0611087B2 true JPH0611087B2 (en) 1994-02-09

Family

ID=16496637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59204804A Expired - Lifetime JPH0611087B2 (en) 1984-09-29 1984-09-29 Voltage controlled oscillator

Country Status (1)

Country Link
JP (1) JPH0611087B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2792415B2 (en) * 1993-12-07 1998-09-03 日本電気株式会社 Oscillation circuit

Also Published As

Publication number Publication date
JPS6182506A (en) 1986-04-26

Similar Documents

Publication Publication Date Title
US4063193A (en) Differential transistor pair integrated circuit oscillator with L-C tank circuit
JP3395482B2 (en) Oscillation circuit and oscillation method
JPH01108801A (en) Temperature compensation type pizo- electric oscillator
US3845385A (en) Circuit arrangement for converting a bridge unbalance into a frequency variation
JPH0537822A (en) Gamma correction circuit
JPH042295A (en) Asymmetry signal generating circuit
JPH0611087B2 (en) Voltage controlled oscillator
US4745370A (en) Adjustable phase shift circuit
JPH0469442B2 (en)
US4994764A (en) Single-pin oscillator
JPH02246411A (en) Reactance control circuit
JPS6334360Y2 (en)
JPS61145920A (en) Apparatus having controllable effective resistance
JPH0635546Y2 (en) Frequency control circuit
JP2006033092A (en) Piezoelectric oscillator
JPS62135008A (en) Phase shift circuit
JPS61267403A (en) One terminal type oscillator circuit
JP2991727B2 (en) Active filter circuit
JPS6047766B2 (en) crystal oscillation circuit
JP2596136B2 (en) Current control type phase shift circuit
US3443245A (en) Stabilized oscillator
JPS6239911A (en) Logic level setting circuit
JPH0671189B2 (en) Frequency control circuit
JPH07183763A (en) Filter circuit
JPH08307731A (en) Clamp circuit