JPS6184047A - Resin sealed module - Google Patents
Resin sealed moduleInfo
- Publication number
- JPS6184047A JPS6184047A JP59205022A JP20502284A JPS6184047A JP S6184047 A JPS6184047 A JP S6184047A JP 59205022 A JP59205022 A JP 59205022A JP 20502284 A JP20502284 A JP 20502284A JP S6184047 A JPS6184047 A JP S6184047A
- Authority
- JP
- Japan
- Prior art keywords
- signal terminal
- cathode
- gate
- control electrode
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
Landscapes
- Thyristors (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は複数個の半導体チップを樹脂封止した樹脂封
止形モジュールに関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a resin-sealed module in which a plurality of semiconductor chips are sealed with resin.
以下、2個のサイリスタチップを樹脂封止した樹脂封止
形の電力用サイリスタモジュールを例にとり説明する。Hereinafter, a resin-sealed power thyristor module in which two thyristor chips are sealed with resin will be described as an example.
第2図(ト)は従来の電力用サイリスタモジュールの樹
脂封止前の状態を示す平面図、第2図(B)は第2図囚
の…B−IB線での断面図である。FIG. 2(G) is a plan view showing a state of a conventional power thyristor module before resin sealing, and FIG. 2(B) is a sectional view taken along line B-IB of FIG.
図において、(1)は金属板からなる放熱板、(2)は
セラミックス板からなり放熱板(1)の上面の一部分上
に固着された絶縁基板、(3a)および(3b)はそれ
ぞれ金属板からなり一方の端部側が絶縁基板(2)の上
面の右端側の部分上および左端側の部分上に互いの間に
間隔をおいて固着され他方の端部側が絶縁基板(2)の
上面の右端縁および左端縁から上方に伸びるようにL字
形状に折り曲げられ絶縁基板(2)の上面に固着された
部分上に後述のサイリスタチップの陽極板がろう付けさ
れる陽極引き出し板、(4a)および(4b)は一方の
主面の中心部に形成されたゲート電極とゲート電極形成
部分以外の部分にゲート電極を取り囲んで形成された陰
極と他方の主面部に形成された陽極とを有するサイリス
タチップ、(5a)および(5b)はそれぞれモリブデ
ン板からなりサイリスタチップ(4al(4’b)の陽
極に上面がろう付けされ下面が陽極引き出し板(3a)
、(3b)の絶縁基板(2)に固着された部分上にろう
付けされた陽極板、(6a)および(6b)はそれぞれ
金属棒からなりサイリスタチップ(4a)、(4b)の
ゲート電極に一方の端部がろう付けされたゲートリード
、(’7a)および(7b)はそれぞれ金属板からなり
中央部がサイリスタチップ(4a)、(4b)の陰極に
ろう付けされ両端部が上方に折り曲げられたU字形状の
陰極板、(8a)および(8b)はそれぞれ金属板から
なり陰極板(7a)の左側の端部および陰極板(7b)
の右側の端部に一方の端部が溶接された陰極引き出し板
、(9a)および(9b)はそれぞれ絶縁材料からなり
放熱板(1)の上面の絶縁基板(2)の左外側の部分上
にサイリスタチップ(4a) + (4b)の配列方向
と直角方向に互いの間に間隔をおいて対向するように固
着されサイリスタチップ(4a)のゲート・陰極間およ
びサイリスタチップ(4b)のゲート・陰極間への作動
信号印加用の信号端子板を保持する信号端子板保持台、
(loa)および(lla)はそれぞれ金属板からなり
互いの間に間隔をおいて下端部側が信号端子板保持台(
9a)の信号端子板保持台(9b)側とは反対側の側面
から外部へ突出し上端部側が信号端子板保持台(9a)
の上面から上方に伸びるように信号端子板保持台(9a
)に保持されゲートリード(6a)に接続されるゲート
信号端子板および陰極板(7a)に接続される陰極信号
端子板、(1ob)および(llb)はそれぞれゲート
信号端子板(10a)および陰極信号端子板(11a)
と同様に信号端子板保持台(9b)に保持されゲートリ
ード(6b)に接続されるゲート信号端子板および陰極
板(7b)に接続される陰極信号端子板、(12a)お
よび(xzb)はそれぞれ全屈細線からなり一方の端部
がゲートリード(6a)およびゲートリード(6b)に
半田付けされ他方の端部がゲート信号端子板(loa)
の下端部およびゲート信号端子板(lob)の下端部に
半田付けさf′Lだ第1および第2のゲート配線、(1
3a)および(1−31:l)はそれぞれゲート配線(
12a)、(12b)と同様に一方の端部が陰極板(7
a)の右側の端部および陰極板(7b)の左側の端部に
半田付けされ他方の端部が陰極信号端子板(11a)の
下端部および陰極信号端子板(111))の下端部に半
田付けされた第1および第2の陰極配線、0局は絶縁基
板(2)、陽極引き出し板(3a)、(3b)の所要部
分、サイリスタチップ(4a)、(4b) 、陽極板(
5a ) 、 (5b)、ゲートリード(6a)、(6
b) 、陰極板(7a) 。In the figure, (1) is a heat sink made of a metal plate, (2) is an insulating substrate made of a ceramic plate fixed on a part of the upper surface of the heat sink (1), and (3a) and (3b) are metal plates, respectively. One end side is fixed on the right end side part and the left end side part of the top surface of the insulating substrate (2) with a space between them, and the other end side is fixed on the top surface of the insulating substrate (2). An anode drawer plate (4a) on which an anode plate of a thyristor chip, which will be described later, is brazed onto a portion that is bent into an L shape and is fixed to the upper surface of an insulating substrate (2) so as to extend upward from the right and left edges; and (4b) is a thyristor having a gate electrode formed in the center of one main surface, a cathode formed surrounding the gate electrode in a part other than the gate electrode forming part, and an anode formed in the other main surface. The chips (5a) and (5b) are each made of a molybdenum plate, and the upper surface is brazed to the anode of the thyristor chip (4al (4'b)), and the lower surface is an anode drawer plate (3a).
, (3b) are brazed on the part fixed to the insulating substrate (2), (6a) and (6b) are metal rods, respectively, and are connected to the gate electrodes of the thyristor chips (4a) and (4b). Gate leads with one end brazed; ('7a) and (7b) are each made of a metal plate, and the central part is brazed to the cathode of the thyristor chips (4a) and (4b), with both ends bent upward. The U-shaped cathode plates (8a) and (8b) are metal plates, respectively, and the left end of the cathode plate (7a) and the cathode plate (7b)
(9a) and (9b) are each made of an insulating material and are placed on the left outer part of the insulating substrate (2) on the upper surface of the heat sink (1). The thyristor chips (4a) + (4b) are fixed to each other so as to face each other with an interval in the direction perpendicular to the arrangement direction of the thyristor chips (4a) + (4b), and between the gate and cathode of the thyristor chip (4a) and between the gate and cathode of the thyristor chip (4b). a signal terminal board holding stand that holds a signal terminal board for applying an operating signal between the cathodes;
(loa) and (lla) are each made of a metal plate, with a space between them, and the lower end side is a signal terminal board holder (
The signal terminal board holder (9a) protrudes outward from the side opposite to the signal terminal board holder (9b) of 9a), and the upper end side is the signal terminal board holder (9a).
The signal terminal board holding stand (9a
) and connected to the gate lead (6a) and the cathode signal terminal plate connected to the cathode plate (7a), (1ob) and (llb) are the gate signal terminal plate (10a) and the cathode, respectively. Signal terminal board (11a)
Similarly, the gate signal terminal board held by the signal terminal board holder (9b) and connected to the gate lead (6b) and the cathode signal terminal board connected to the cathode board (7b), (12a) and (xzb) are Each is made of a fully bent thin wire, and one end is soldered to the gate lead (6a) and gate lead (6b), and the other end is a gate signal terminal board (LOA).
The first and second gate wiring f′L are soldered to the lower end of the gate signal terminal plate (lob), (1
3a) and (1-31:l) are the gate wiring (
12a) and (12b), one end is connected to the cathode plate (7).
a) and the left end of the cathode plate (7b), and the other end is soldered to the lower end of the cathode signal terminal plate (11a) and the lower end of the cathode signal terminal plate (111). The first and second cathode wires are soldered, the 0th station is the insulating substrate (2), the necessary parts of the anode drawer plates (3a) and (3b), the thyristor chips (4a) and (4b), and the anode plate (
5a), (5b), gate lead (6a), (6
b), cathode plate (7a).
(7b)、陰極引き出し板(8a)、(8b)の所要部
分、信号端子板保持台(9a)、(9b)、ゲート信号
端子板(10a)、(10b)の所要部分、陰極信号端
子板(1xa)、(111’+)の所要部分、ゲート配
線(12a) 、 (12b)および陰極配線(x3a
)、(1zb)を取り囲んで下端面が放熱板(1)の上
面に固着された樹脂容器である。(7b), Necessary parts of cathode pull-out plates (8a), (8b), Signal terminal board holder (9a), (9b), Necessary parts of gate signal terminal plates (10a), (10b), Cathode signal terminal board (1xa), (111'+), gate wiring (12a), (12b) and cathode wiring (x3a)
), (1zb), and its lower end surface is fixed to the upper surface of the heat sink (1).
この従来の電力用サイリスタモジュールは、図示の状態
に組立てた後に、樹脂容器α→内に封止用樹脂を注入す
ると、完成される。This conventional power thyristor module is completed by injecting a sealing resin into the resin container α→ after assembling it in the state shown.
従来の電力用サイリスタモジュールは上記のように構成
されているので、ゲート信号端子板(loa)と陰極信
号端子板(lla)との間にゲート信号を印加すること
によってサイリスタチップ(4a)が作動し、ゲート信
号端子板(xob)と陰極信号端子板(111))との
間にゲート信号を印加することによってサイリスタチッ
プ(4b)が作動する。Since the conventional power thyristor module is configured as described above, the thyristor chip (4a) is activated by applying a gate signal between the gate signal terminal plate (LOA) and the cathode signal terminal plate (LLA). However, the thyristor chip (4b) is activated by applying a gate signal between the gate signal terminal board (xob) and the cathode signal terminal board (111).
上記のような従来の電力用サイリスタモジュールでは、
ゲート配線(12a )および陰極配線(13a)の長
さが長く(例えば10 Cm程度)なるので、これらの
配線(12a)、 (13a)がサイリスタチップ(4
b)に近接すると、サイリスタチップ(4b)の陽極φ
陰極間を流れる主電流による配線(x2a)、(x3a
)への電磁誘導によってサイリスタチップ(4a)が誤
動作する)それがある。まだ、配線(12a ) +
(x2 b ) r (x” a) +(13b)の配
線後の工程において、これらの配線(1,2a)、(1
2b)、(13a)、(13b+)に傷ができると、こ
れらの配線(1za)、(12b)、(13a)、(1
3b)に断線が生ずるおそれがあり、信頼性が悪いとい
う問題点があった。また、信号端子板保持台(9a)、
(9b)を絶嶽基板(2)の上面上に位置決めして固着
する必要がある。In the conventional power thyristor module as mentioned above,
Since the lengths of the gate wiring (12a) and cathode wiring (13a) are long (for example, about 10 cm), these wirings (12a) and (13a) are connected to the thyristor chip (4 cm).
b), the anode φ of the thyristor chip (4b)
Wiring based on the main current flowing between the cathodes (x2a), (x3a
) The thyristor chip (4a) malfunctions due to electromagnetic induction into ). Still wiring (12a) +
In the process after wiring (x2 b ) r (x” a) + (13b), these wirings (1, 2a), (1
2b), (13a), (13b+), these wiring (1za), (12b), (13a), (1
3b) has the problem of poor reliability due to the risk of wire breakage. In addition, a signal terminal board holding stand (9a),
(9b) needs to be positioned and fixed onto the upper surface of the high-mounted substrate (2).
さらに、ゲート配線(12g、)、(12b)の両端部
をそれぞれゲートリード(6a)、(6b)およびゲー
ト信号端子板(10a)、(10b) K位置決めして
半田付けし、陰極配線(13a)、(13b)の両端部
をそれぞれ陰極板(7a)、(’7b)および陰極信号
端子板(lla)、(1To)に位置決めして半田付け
しなければならず、組立て作業性が極めて悪いという問
題点があった。Furthermore, both ends of the gate wiring (12g, ), (12b) are positioned and soldered to the gate leads (6a), (6b) and gate signal terminal boards (10a), (10b), respectively, and the cathode wiring (13a) ), (13b) must be positioned and soldered to the cathode plates (7a), ('7b) and cathode signal terminal plates (lla), (1To), respectively, making assembly work extremely difficult. There was a problem.
この発明は、かかる問題点を解決するためになされたも
ので、信頼性がよく、シかも組立て作業性の極めてよい
樹脂封止形モジュールを得ることこの発明に係る樹脂封
止形モジュールは、制御V極と第1および第2の主電極
とを有する複数個の半導体チップを収容する樹脂容器の
容器壁内に中央部が埋設され一方の端部が半導体チップ
の制御電極の上にこれと係合し半田付けが可能なように
伸び他方の端部が容器壁から樹脂容器内に出て樹脂容器
の上方に伸びるように形成され半導体チップの制御電極
への作動信号が印加される制御電極信号端子板を複数個
の半導体チップのそれぞれに設けたものである。The present invention has been made in order to solve these problems, and aims to provide a resin-sealed module that is highly reliable and has extremely good assembly workability. A resin container containing a plurality of semiconductor chips having a V pole and first and second main electrodes has a central portion buried in the container wall, and one end portion placed on and engaged with the control electrode of the semiconductor chip. A control electrode signal is formed such that the other end extends from the container wall into the resin container and extends above the resin container so that soldering can be performed, and an actuation signal is applied to the control electrode of the semiconductor chip. A terminal plate is provided on each of a plurality of semiconductor chips.
この発明においては、制御電極信号端子板の長さが長い
場合であっても、この制御電極信号端子板の中央部が樹
脂容器の容器壁内に埋設されているので、この制御電極
信号端子板がこれが接続された半導体チップ以外の半導
体チップに近接するおそれがないから、この制御電極信
号端子板が接続された半導体チップがこの半導体チップ
以外の半導体チップの第1および第2の主電極間を流れ
る主電流による電磁誘導によって誤動作することがなく
、またこの制御電極信号端子板に傷ができて断線が生ず
るおそれもなく、信頼性が上記従来装置の場合よりよく
なる。さらに、上記従来装置における信号端子板保持台
および金属細線からなる配線が不要となるから、組立て
作業性が上記従来装置の場合より極めて良くなる0
〔実施例〕
第1図(4)はこの発明の一実施例の樹脂封止前の状態
を示す平面図、第1図(B)は第1図囚のIB−IB線
での断面図である0
図において、上記従来袈巽の符号と同一符号は同等部分
を示す。(4a)および(41:l)はこの実施例での
半導体チップであるサイリスタチップ、(6a)および
(6b)はこの実施例での制御電極であるゲートリード
、(20a)および(2ob)はそれぞれ金属板からな
り中央部が樹脂容器1141のサイリスタチップ(4a
L(4b)の配列方向と直角方向の両容器壁内に埋設さ
れ右側の端部がゲートリード(6a)およびゲートリー
ド(6b)と係合し半田付けが可能なように伸び左側の
端部が樹脂容器0扇の絶縁基板(2)の左外側の容器壁
の部分から樹脂容器a→内に出て樹脂容器04)の上方
に伸びるように形成されゲートリード(6a)およびゲ
ートリード(6b)への作動信号が印加されるこの実施
例での制御電極信号端子板である第1および第2のゲー
ト信号端子板、(21a)および(zxb)はそれぞれ
ゲート信号端子板(20a)、(20’b)と同様に樹
脂容器U→の容器壁内のゲート信号端子板(20a)お
よびゲート信号端子板(20b)との間に間隔をおいた
それぞれの下の部分に中央部が埋設され右側の端部が陰
極板(7a)の右側の端部および陰極板(7b)の左側
の端部と係合し半田付けが可能なように伸び左側の端部
が樹脂容器α→の容器壁のゲート信号端子板(20a
)およびゲート信号端子板(20b)との間に間隔をお
いたそれぞれの左側の部分から樹脂容器α4)内に出て
樹脂容器αdの上方に伸びるように形成され陰極板(7
a)および陰極板(7b)への作動信号が印加される第
1および第2の陰極信号端子板である。In this invention, even if the length of the control electrode signal terminal plate is long, the central part of the control electrode signal terminal plate is embedded in the container wall of the resin container. Since there is no risk that this control electrode signal terminal plate will come close to a semiconductor chip other than the one to which it is connected, the semiconductor chip to which this control electrode signal terminal plate is connected will not connect between the first and second main electrodes of the semiconductor chip other than this semiconductor chip. There is no malfunction due to electromagnetic induction caused by the flowing main current, and there is no risk of damage to the control electrode signal terminal plate and disconnection, resulting in improved reliability compared to the conventional device. Furthermore, since the signal terminal board holder and the wiring made of thin metal wires in the conventional device are no longer required, the assembly workability is much improved compared to the conventional device. A plan view showing the state before resin sealing of one embodiment, and FIG. 1(B) is a sectional view taken along the line IB-IB of FIG. Symbols indicate equivalent parts. (4a) and (41:l) are thyristor chips which are semiconductor chips in this example, (6a) and (6b) are gate leads which are control electrodes in this example, and (20a) and (2ob) are Each thyristor chip (4a
It is embedded in both container walls in the direction perpendicular to the arrangement direction of L (4b), and the right end extends to engage with the gate lead (6a) and gate lead (6b) and can be soldered, and the left end is formed so as to come out from the container wall part on the left outer side of the insulating substrate (2) of the resin container 0 fan into the resin container a → and extend above the resin container 04), and the gate lead (6a) and the gate lead (6b The first and second gate signal terminal plates, (21a) and (zxb), which are the control electrode signal terminal plates in this embodiment, to which the actuation signal to ) is applied, respectively correspond to the gate signal terminal plates (20a), ( Similarly to 20'b), the center portion is buried in the lower part of each of the gate signal terminal plate (20a) and the gate signal terminal plate (20b) in the container wall of the resin container U→ with a space between them. The right end engages with the right end of the cathode plate (7a) and the left end of the cathode plate (7b) and extends to enable soldering, and the left end extends to the container wall of the resin container α→. Gate signal terminal board (20a
) and the gate signal terminal plate (20b), the cathode plate (7) is formed so as to exit into the resin container α4) from the left side thereof and extend above the resin container αd.
a) and a first and second cathode signal terminal plate to which the actuation signal to the cathode plate (7b) is applied.
上記のように構成された電力用サイリスタモジュールに
おいては、ゲート信号端子板(20a)および陰極信号
端子板(21a )の長さが長い場合であっても、これ
らの信号端子板(20a)、 (zla)の中央部が樹
脂容器α4)の容器壁内に埋設されているので、これら
の信号端子板(20a)、(21a)がサイリスタチッ
プ(41:l)に近接するおそれがないから、サイリス
タチップ(4b)の陽極・陰極間を流れる主電流による
電磁誘導によってサイリスタチップ(4a)が誤動する
おそれがなく、また信号端子板(20a)+ (2xa
) 。In the power thyristor module configured as described above, even if the gate signal terminal board (20a) and the cathode signal terminal board (21a) are long, these signal terminal boards (20a), ( Since the central part of the thyristor chip (zla) is buried in the wall of the resin container α4), there is no risk that these signal terminal boards (20a) and (21a) will come close to the thyristor chip (41:l). There is no risk of the thyristor chip (4a) malfunctioning due to electromagnetic induction caused by the main current flowing between the anode and cathode of the chip (4b), and the signal terminal board (20a) + (2xa
).
(zob)、(21b)に傷ができて断線が生ずるおそ
れもなく、信頼性が上記従来装置の場合よりよくなる。There is no fear of damage to (zob) and (21b) and disconnection, and reliability is improved compared to the conventional device.
さらに、上記従来装置における信号端子板保持台(9a
)、(9b/)および金属細線からなる配線(12a)
、(12b)、(13a)、(13b)が不要となるか
ら、組立テ作業性が上記従来装置の場合よυ極めてよく
なる。Furthermore, the signal terminal plate holding stand (9a
), (9b/) and wiring (12a) made of thin metal wire
, (12b), (13a), and (13b) are no longer required, so the assembly workability is much improved compared to the conventional device described above.
なお、この実施例では、陰極信号端子板(21a)。In this embodiment, the cathode signal terminal plate (21a).
(211))を設けたが、必ずしもこれらは必要ではな
く、これらの陰極信号端子板(21a)、(2xb)を
省略してもよい。この場合には、陰極信号端子板(21
a)、(21b)の替りに、陰極引き出し板(8a)、
(8’b)を使用すればよい。(211)), but these are not necessarily necessary, and these cathode signal terminal plates (21a) and (2xb) may be omitted. In this case, the cathode signal terminal board (21
a), instead of (21b), a cathode drawer plate (8a),
(8'b) may be used.
また、この実施例では、樹脂封止形電力用サイリスタモ
ジュールを例にとり述べたが、この発明はこれに限らず
、制御電極と第1および第2の主電極とを有するトラン
ジスタチップなどのその他の半導体チップを用いる樹脂
封止形モジュールにも適用することができる。Further, in this embodiment, a resin-sealed power thyristor module has been described as an example, but the present invention is not limited to this, and can be applied to other devices such as a transistor chip having a control electrode and first and second main electrodes. It can also be applied to resin-sealed modules using semiconductor chips.
この発明は以上説明したとおり、制御電極と第1および
第2の主電極とを有する複数個の半導体チップを収容す
る樹脂容器の容器壁内に中央部が埋設され一方の端部が
半導体チップの制御電極の上にこれと係合し半田付けが
可能なように伸び他方の端部が容器壁から樹脂容器内に
出て樹脂容器の上方に伸びるように形成され半導体チッ
プの制御電極への作動信号が印加される制御電極信号端
子板を複数個の半導体チップのそれぞれに設けたので、
制御電極信号端子板の長さが長い場合であっても、この
制御電極信号端子板の中央部が樹脂容器の容器壁内に埋
設されていることにより、この制御電極信号端子板がこ
れが接続された半導体チップ以外の半導体チップに近接
するおそれがないから、この制御電極信号端子板が接続
された半導体チップがこの半導体チップ以外の半導体チ
ップの第1および第2の主電極間を流aる圧電流による
電磁誘導によって誤動作することがなく、またこの制御
電極信号端子板に傷ができて!!I?線が生ずるおそれ
もなく、信頼性が上記従来装置の場合よりよくなる0さ
らに、上記従来装置における信号端子保持台および金属
細線からなる配線が不要となるから、組立て作業性が上
記従来装置の場合より極めてよくなる。As explained above, the present invention has a central portion embedded in the container wall of a resin container that accommodates a plurality of semiconductor chips having a control electrode and first and second main electrodes, and one end portion of which contains semiconductor chips. The other end extends from the container wall into the resin container and extends above the resin container so that it can be engaged with and soldered to the control electrode, and is actuated to the control electrode of the semiconductor chip. Since a control electrode signal terminal plate to which a signal is applied is provided on each of the plurality of semiconductor chips,
Even if the length of the control electrode signal terminal plate is long, the central part of the control electrode signal terminal plate is embedded in the container wall of the resin container, so that the control electrode signal terminal plate can be connected easily. Since there is no risk that the semiconductor chip to which this control electrode signal terminal plate is connected will come close to a semiconductor chip other than the semiconductor chip, the pressure a flowing between the first and second main electrodes of the semiconductor chip other than this semiconductor chip will be reduced. There will be no malfunction due to electromagnetic induction caused by current, and there will be no damage to this control electrode signal terminal board! ! I? There is no risk of wires forming, and the reliability is better than in the case of the conventional device.Furthermore, since the signal terminal holder and wiring made of thin metal wires in the conventional device are no longer required, assembly work is easier than in the conventional device. It gets much better.
第1図(4)はこの発明の一実施例の樹脂封止前の状態
を示す平面図、第1図(B)は第1図(A)のiB −
IB線での断面図、第2図(A)は従来の電力用サイリ
スタモジュールの樹脂封止前の状態を示す平面図、第2
図の)は第2図(A)の■B −11B線での断面図で
ある0
図において、(1)は放熱板、(2)は絶縁基板、(4
a)および(4b)は半導体チップ(サイリスタチップ
)、(6a)および(6b)は制御電極(ゲートリード
)、(20a)および(201))は制御電極信号端子
板(ゲート信号端子板)である。
なお、各図中同一符号は同一または相当部分を示す。FIG. 1(4) is a plan view showing the state of one embodiment of the present invention before resin sealing, and FIG. 1(B) is iB- of FIG. 1(A).
2(A) is a cross-sectional view taken along the IB line; FIG.
In the figure, (1) is a heat sink, (2) is an insulating substrate, (4
a) and (4b) are semiconductor chips (thyristor chips), (6a) and (6b) are control electrodes (gate leads), and (20a) and (201)) are control electrode signal terminal boards (gate signal terminal boards). be. Note that the same reference numerals in each figure indicate the same or corresponding parts.
Claims (1)
上面に互いの間に間隔をおいて固着され制御電極と第1
および第2の主電極とを有する複数個の半導体チップ、
上記絶縁基板および上記複数個の半導体チップを取り囲
んで下端面が上記放熱板の上面に固着された樹脂容器、
並びに上記複数個の半導体チップのそれぞれに対応して
設けられ中央部が上記樹脂容器の容器壁内に埋設され一
方の端部が当該半導体チップの制御電極の上にこれと係
合し半田付けが可能なように伸び他方の端部が上記容器
壁から上記樹脂容器内に出て上記樹脂容器の上方に伸び
るように形成された上記当該半導体チツプへの作動信号
印加用の制御電極信号端子板を備えた樹脂封止形モジュ
ール。(1) A control electrode and a first
and a second main electrode, a plurality of semiconductor chips having
a resin container surrounding the insulating substrate and the plurality of semiconductor chips and having a lower end surface fixed to the upper surface of the heat sink;
A control electrode is provided corresponding to each of the plurality of semiconductor chips, a central portion thereof is embedded in the container wall of the resin container, and one end portion is engaged with the control electrode of the semiconductor chip so that soldering is possible. A control electrode signal terminal plate for applying an operating signal to the semiconductor chip is formed such that the other end extends from the container wall into the resin container and extends above the resin container. A resin-sealed module with
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59205022A JPS6184047A (en) | 1984-09-29 | 1984-09-29 | Resin sealed module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59205022A JPS6184047A (en) | 1984-09-29 | 1984-09-29 | Resin sealed module |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6184047A true JPS6184047A (en) | 1986-04-28 |
| JPH0247109B2 JPH0247109B2 (en) | 1990-10-18 |
Family
ID=16500144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59205022A Granted JPS6184047A (en) | 1984-09-29 | 1984-09-29 | Resin sealed module |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6184047A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6235658A (en) * | 1985-08-09 | 1987-02-16 | Fuji Electric Co Ltd | Semiconductor device |
| EP0609528A1 (en) * | 1993-02-01 | 1994-08-10 | Motorola, Inc. | Low inductance semiconductor package |
| US5967858A (en) * | 1996-12-10 | 1999-10-19 | Fuji Electric Co., Ltd. | Power module |
-
1984
- 1984-09-29 JP JP59205022A patent/JPS6184047A/en active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6235658A (en) * | 1985-08-09 | 1987-02-16 | Fuji Electric Co Ltd | Semiconductor device |
| EP0609528A1 (en) * | 1993-02-01 | 1994-08-10 | Motorola, Inc. | Low inductance semiconductor package |
| US5967858A (en) * | 1996-12-10 | 1999-10-19 | Fuji Electric Co., Ltd. | Power module |
| DE19752408B4 (en) * | 1996-12-10 | 2010-06-24 | Fuji Electric Systems Co., Ltd. | Power module with one or more semiconductor power devices |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0247109B2 (en) | 1990-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7227259B2 (en) | Low-inductance circuit arrangement for power semiconductor modules | |
| US10008392B2 (en) | Method for producing a power semiconductor module | |
| US6084293A (en) | Stacked semiconductor device | |
| US5705848A (en) | Power semiconductor module having a plurality of submodules | |
| JP3233507B2 (en) | Semiconductor device | |
| EP2099120B1 (en) | Power converter | |
| JPS60163447A (en) | Semiconductor element | |
| JP2010103222A (en) | Semiconductor device | |
| JPH0570316B2 (en) | ||
| US6646884B1 (en) | Sandwich-structured intelligent power module | |
| JP2828056B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6184579B1 (en) | Double-sided electronic device | |
| JP2006253516A (en) | Power semiconductor device | |
| JP2940328B2 (en) | Power semiconductor device | |
| CN220731524U (en) | Power module | |
| JPH0247109B2 (en) | ||
| US5508476A (en) | Mounting arrangement for semiconductor devices | |
| US5744861A (en) | Power semiconductor module | |
| JPH0617317Y2 (en) | Connection structure of hybrid integrated circuit | |
| KR100487464B1 (en) | Semiconductor chip package using lead frame | |
| JPS60200559A (en) | Semiconductor device | |
| JPH0325965A (en) | Semiconductor device | |
| JP3474408B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPS63122131A (en) | Carrier tape for semiconductor device | |
| JPS6236385B2 (en) |