JPS61846A - メモリ内容の正常性試験方法 - Google Patents
メモリ内容の正常性試験方法Info
- Publication number
- JPS61846A JPS61846A JP59106674A JP10667484A JPS61846A JP S61846 A JPS61846 A JP S61846A JP 59106674 A JP59106674 A JP 59106674A JP 10667484 A JP10667484 A JP 10667484A JP S61846 A JPS61846 A JP S61846A
- Authority
- JP
- Japan
- Prior art keywords
- program
- check data
- crc check
- crc
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、リードオンリメモリ （ＲＯＭ）に記憶させ
たデータ処理システムのプログラムの正常性を簡単に試
験することができるメモリ内容の正常性試験方法に関す
るものである。
たデータ処理システムのプログラムの正常性を簡単に試
験することができるメモリ内容の正常性試験方法に関す
るものである。
従来技術と問題点
プログラムをリードオンリメモリ （ＲＯＭ）に格納し
たデータ処理システムに於いては、電源投入時等に於い
て、リードオンリメモリ内のプログラムが正常であるか
否かを試験する為に、磁気テープや磁気ドラムに格納さ
れているプログラムと照合し、照合一致の場合は正常と
して、そのり一ドオンリメモリに記憶されたプログラム
に従った処理の実行を開始するものである。
たデータ処理システムに於いては、電源投入時等に於い
て、リードオンリメモリ内のプログラムが正常であるか
否かを試験する為に、磁気テープや磁気ドラムに格納さ
れているプログラムと照合し、照合一致の場合は正常と
して、そのり一ドオンリメモリに記憶されたプログラム
に従った処理の実行を開始するものである。
その場合、磁気テープや磁気ドラムからプログラムを読
出してランダムアクセスメモリに転送して書込み、この
書込内容に対応するリードオンリメモリの記憶内容を順
次読出して照合することになり、照合処理が複雑であっ
て、リードオンリメモリに記憶されたプログラムの正常
性をチェックする為の時間が長くなる欠点があった。
出してランダムアクセスメモリに転送して書込み、この
書込内容に対応するリードオンリメモリの記憶内容を順
次読出して照合することになり、照合処理が複雑であっ
て、リードオンリメモリに記憶されたプログラムの正常
性をチェックする為の時間が長くなる欠点があった。
又バイト単位毎等にパリティピットを付加してプログラ
ムを記憶させることも考えられるが、その場合は、１ビ
ット誤りの検出が可能となるだけで、複数ビット誤りを
検出することができない欠点がある。従って、プログラ
ムの正常性のチェックの信頼性が低いものであった。
ムを記憶させることも考えられるが、その場合は、１ビ
ット誤りの検出が可能となるだけで、複数ビット誤りを
検出することができない欠点がある。従って、プログラ
ムの正常性のチェックの信頼性が低いものであった。
発明の目的
本発明は、リードオンリメモリに格納されたプログラム
の正常性を簡単且つ短時間に試験できるようにすること
を目的とするものである。
の正常性を簡単且つ短時間に試験できるようにすること
を目的とするものである。
発明の構成
本発明は、プログラムに従ってデータ処理を実行するシ
ステムに於いて、前記プログラムのモジュール単位又は
一定のバイト単位にＣＲＣチェックデータを付加してプ
ログラムを記憶させたり−ドオンリメモリを設け、該リ
ードオンリメモリに記憶されたプログラムの試験時に、
前記モジュール単位又は一定のバイト単位にＣＲＣ演算
を行うと共に、前記ＣＲＣチェックデータを読出して、
ＣＲＣ演算結果と照合することにより、前記プログラム
のモジュール単位又は一定のバイト単位に正常性をチェ
ックするものであり、複数ビットエラーについても検出
することが可能であるから、リードオンリメモリ （Ｒ
ＯＭ）に記憶されたプログラムの正常性のチェックの信
頼性を向上することができる。
ステムに於いて、前記プログラムのモジュール単位又は
一定のバイト単位にＣＲＣチェックデータを付加してプ
ログラムを記憶させたり−ドオンリメモリを設け、該リ
ードオンリメモリに記憶されたプログラムの試験時に、
前記モジュール単位又は一定のバイト単位にＣＲＣ演算
を行うと共に、前記ＣＲＣチェックデータを読出して、
ＣＲＣ演算結果と照合することにより、前記プログラム
のモジュール単位又は一定のバイト単位に正常性をチェ
ックするものであり、複数ビットエラーについても検出
することが可能であるから、リードオンリメモリ （Ｒ
ＯＭ）に記憶されたプログラムの正常性のチェックの信
頼性を向上することができる。
発明の実施例
第１図は本発明の実施例を適用するシステム構成の要部
ブロック図であり、１はプロセッサ（ＣＰＵ）、２はプ
ログラムやテストプログラムＴＰを格納したリードオン
リメモリ （ＲＯＭ） 、３はランダムアクセスメモリ
（ＲＡＭ） 、４は入出力制御装置 （Ｉ ＯＣ’）
、５は共通バスである。
ブロック図であり、１はプロセッサ（ＣＰＵ）、２はプ
ログラムやテストプログラムＴＰを格納したリードオン
リメモリ （ＲＯＭ） 、３はランダムアクセスメモリ
（ＲＡＭ） 、４は入出力制御装置 （Ｉ ＯＣ’）
、５は共通バスである。
リードオンリメモリ２にはプログラムとＣＲＣチェック
データとが記憶されているものであり、例えば、プログ
ラムのモジュール単位又は一定のバイト単位にＣＲＣチ
ェックデータを付加して記憶させておくものであり、第
２図に示すように、プログラムのモジュール単位又は一
定バイト単位Ｐｉに対してＣＲＣチェックデータを生成
し、このＣＲＣチェックデータを含む付加情報Ｃｉを記
憶しておくものである。又テストプログラムＴＰも記憶
しておくことができる。付加情報Ｃｉとしては、例えば
、ＣＲＣチェックデータのみとすることも可能であるが
、付加情報Ｃｉの右に拡大して示すように、プログラム
のバージョンａ、プログラムのモジュール単位又は一定
のバイト単位についての先頭アドレスｂ、バイト数ｃ、
ＣＲＣチェックデータｄを記憶させることができる。
データとが記憶されているものであり、例えば、プログ
ラムのモジュール単位又は一定のバイト単位にＣＲＣチ
ェックデータを付加して記憶させておくものであり、第
２図に示すように、プログラムのモジュール単位又は一
定バイト単位Ｐｉに対してＣＲＣチェックデータを生成
し、このＣＲＣチェックデータを含む付加情報Ｃｉを記
憶しておくものである。又テストプログラムＴＰも記憶
しておくことができる。付加情報Ｃｉとしては、例えば
、ＣＲＣチェックデータのみとすることも可能であるが
、付加情報Ｃｉの右に拡大して示すように、プログラム
のバージョンａ、プログラムのモジュール単位又は一定
のバイト単位についての先頭アドレスｂ、バイト数ｃ、
ＣＲＣチェックデータｄを記憶させることができる。
ＣＲＣチェックデータを作成する為の生成多項式として
は、例えば、Ｘ”十Ｘ”＋Ｘ５＋１とすることができ、
ＣＲＣチェックデータは１６ビツトとなる。プログラム
のモジュール単位又は一定のバイト単位に対して前述の
ような生成多項式によりＣＲＣチェックデータを作成し
、そのプログラムのモジュール単位又は一定のバイト単
位Ｐｉをリードオンリメモリ２に記憶させると共に、作
成されたＣＲＣチェックデータをリードオンリメモリ２
の付加情報Ｃｉの領域に記憶させるものである。
は、例えば、Ｘ”十Ｘ”＋Ｘ５＋１とすることができ、
ＣＲＣチェックデータは１６ビツトとなる。プログラム
のモジュール単位又は一定のバイト単位に対して前述の
ような生成多項式によりＣＲＣチェックデータを作成し
、そのプログラムのモジュール単位又は一定のバイト単
位Ｐｉをリードオンリメモリ２に記憶させると共に、作
成されたＣＲＣチェックデータをリードオンリメモリ２
の付加情報Ｃｉの領域に記憶させるものである。
電源投入等によるシステム立上げ時には、プロセッサ１
は、リードオンリメモリ２のテストプログラムＴＰを読
出し、そのテストプログラムＴＰによりプログラムのモ
ジュール単位又は一定のバイト単位Ｐｉの付カロ情報Ｃ
ｉを読出して、先頭アドレスｂにより指定されたプログ
ラムのモジュール単位又は一定のバイト単位Ｐｉの読出
しを開始し、バイト数Ｃで指定されたバイト数の読出し
を行い、読出したプログラムのモジュール単位又はバイ
ト単位ｐｉのＣＲＣ演算を行い、ＣＲＣ演算結果と予め
格納されたＣＲＣチェックデータｄとを照合し、照合一
致の場合に正常であると判定するものである。なお付加
情報Ｃｉのバージョンａは通常は読出す必要がないもの
であり、又付加情報Ｃｉの先頭アドレスｂ、バイト数ｃ
、ＣＲＣチェックデータｄは、テストプログラムＴＰに
よってのみ読出され、通常のデータ処理時には、プログ
ラムのモジュール単位又はバイト単位Ｐｉのみが読出さ
れるものである。
は、リードオンリメモリ２のテストプログラムＴＰを読
出し、そのテストプログラムＴＰによりプログラムのモ
ジュール単位又は一定のバイト単位Ｐｉの付カロ情報Ｃ
ｉを読出して、先頭アドレスｂにより指定されたプログ
ラムのモジュール単位又は一定のバイト単位Ｐｉの読出
しを開始し、バイト数Ｃで指定されたバイト数の読出し
を行い、読出したプログラムのモジュール単位又はバイ
ト単位ｐｉのＣＲＣ演算を行い、ＣＲＣ演算結果と予め
格納されたＣＲＣチェックデータｄとを照合し、照合一
致の場合に正常であると判定するものである。なお付加
情報Ｃｉのバージョンａは通常は読出す必要がないもの
であり、又付加情報Ｃｉの先頭アドレスｂ、バイト数ｃ
、ＣＲＣチェックデータｄは、テストプログラムＴＰに
よってのみ読出され、通常のデータ処理時には、プログ
ラムのモジュール単位又はバイト単位Ｐｉのみが読出さ
れるものである。
プログラムのモジュール単位又はバイト単位に誤りビッ
トがなければ、ＣＲＣ演算結果はＯとなり、単一ビット
或いは複数ビット誤りがあれば、ＣＲＣ演算結果は０と
ならないので、ＣＲＣ演算結果が０であるか否かを識別
することより、記憶されているプログラムの正常性をチ
ェツクすることができることになる。又正常の場合は、
次のモジュール単位又は一定のバイト単位のプログラム
についてＣＲＣ演算を行うものである。そして、リード
オンリメモリ２に記憶されたプログラムについて正常性
が確認されると、このプログラムに基づいた通常のデー
タ処理が実行されることになる。
トがなければ、ＣＲＣ演算結果はＯとなり、単一ビット
或いは複数ビット誤りがあれば、ＣＲＣ演算結果は０と
ならないので、ＣＲＣ演算結果が０であるか否かを識別
することより、記憶されているプログラムの正常性をチ
ェツクすることができることになる。又正常の場合は、
次のモジュール単位又は一定のバイト単位のプログラム
についてＣＲＣ演算を行うものである。そして、リード
オンリメモリ２に記憶されたプログラムについて正常性
が確認されると、このプログラムに基づいた通常のデー
タ処理が実行されることになる。
第３図は、本発明の実施例のリードオンリメモリ２への
書込データの作成フローチャートの要部を示し、リード
オンリツメモリ２ （以下ＲＯＭと略称する）内の領域
Ｐｉに格納されるプログラムデータをＣＲＣチェックデ
ータ生成手段へ入力■し、ＣＲＣチェックデータを生成
■する。そして、全プログラム領域に対して、前記■、
■の処理を行い、プログラムの後に、付加データＣ４と
して、その領域Ｐｉの先頭アドレスｂ、バイト数Ｃ、Ｃ
ＲＣチェックデータｄを付加■して、ＲＯＭへの書込デ
ータを作成■し、このＲＯＭデータの書込み■を行う。
書込データの作成フローチャートの要部を示し、リード
オンリツメモリ２ （以下ＲＯＭと略称する）内の領域
Ｐｉに格納されるプログラムデータをＣＲＣチェックデ
ータ生成手段へ入力■し、ＣＲＣチェックデータを生成
■する。そして、全プログラム領域に対して、前記■、
■の処理を行い、プログラムの後に、付加データＣ４と
して、その領域Ｐｉの先頭アドレスｂ、バイト数Ｃ、Ｃ
ＲＣチェックデータｄを付加■して、ＲＯＭへの書込デ
ータを作成■し、このＲＯＭデータの書込み■を行う。
なお、テストプログラムＴＰは、ＲＯＭ内の所定領域に
格納するものである。
格納するものである。
第４図は、本発明の実施例のＲＯＭに格納されたプログ
ラムの試験方法のフローチャートの要部を示し、まず、
テストプログラムＴＰにより、試験対象ＲＯＭデータの
プログラム部分の先頭アドレスとバイト数とを付加デー
タＣ４を読出して確認［相］する。この付加データＣｉ
の読出しは、プログラムのモジュール単位又はバイト単
位の読出しの前後何れでも良いものである。
ラムの試験方法のフローチャートの要部を示し、まず、
テストプログラムＴＰにより、試験対象ＲＯＭデータの
プログラム部分の先頭アドレスとバイト数とを付加デー
タＣ４を読出して確認［相］する。この付加データＣｉ
の読出しは、プログラムのモジュール単位又はバイト単
位の読出しの前後何れでも良いものである。
次に読出したプログラムのモジュール単位又はバイト単
位のプログラムデータをＣＲＣチェックデータ生成手段
に入力■し、ＣＲＣ演算を行ってＣＲＣチェックデータ
を生成＠する。この生成したＣＲＣチェックデータとＲ
ＯＭの付加データのＣＲＣチェックデータとを照合０す
る。照合結果［相］が一致していると、正常と判断［相
］し、一致しない場合は、異常と判断して障害表示［相
］（ランプ点燈、プリント出力等）する。
位のプログラムデータをＣＲＣチェックデータ生成手段
に入力■し、ＣＲＣ演算を行ってＣＲＣチェックデータ
を生成＠する。この生成したＣＲＣチェックデータとＲ
ＯＭの付加データのＣＲＣチェックデータとを照合０す
る。照合結果［相］が一致していると、正常と判断［相
］し、一致しない場合は、異常と判断して障害表示［相
］（ランプ点燈、プリント出力等）する。
テストプログラムＴＰは、予めＲＯＭ ＋１１内の章程
領域に格納した場合を示しているが、ＲＯＭ （１）内
に格納せずに、例えば、磁気テープ装置や磁気ディスク
装置等からランダムアクセスメモリ （ＲＡＭ）にロー
ディングし、そのテストプログラムＴＰに従ってＲＯＭ
１２１に格納されたプログラムのモジュール単位又は
バイト単位Ｐｉの正常性の試験を行うこともできる。第
４図のＲＡＭ及びＲＯＭ（２）はその場合の一例を示す
ものである。
領域に格納した場合を示しているが、ＲＯＭ （１）内
に格納せずに、例えば、磁気テープ装置や磁気ディスク
装置等からランダムアクセスメモリ （ＲＡＭ）にロー
ディングし、そのテストプログラムＴＰに従ってＲＯＭ
１２１に格納されたプログラムのモジュール単位又は
バイト単位Ｐｉの正常性の試験を行うこともできる。第
４図のＲＡＭ及びＲＯＭ（２）はその場合の一例を示す
ものである。
第５図は、前述のＲＯＭデータの作成を行う為の構成を
示し、１０はリードオンリメモリ１′５（ＲＯＭ）に格
納されるプログラムＰｉを示す。又１１はＣＲＣチェッ
クデータ生成手段、１４はＣＲＣチェックデータの保持
用バッファレジスタ（ＲＢ３）である。又ＣＲＣチェッ
クデータ生成手段１１は、前述の多項式の演算を行う構
成を有するもので、１２．１３はバッファレジスタ（Ｒ
Ｂｌ＋ ＲＢ２）である。
示し、１０はリードオンリメモリ１′５（ＲＯＭ）に格
納されるプログラムＰｉを示す。又１１はＣＲＣチェッ
クデータ生成手段、１４はＣＲＣチェックデータの保持
用バッファレジスタ（ＲＢ３）である。又ＣＲＣチェッ
クデータ生成手段１１は、前述の多項式の演算を行う構
成を有するもので、１２．１３はバッファレジスタ（Ｒ
Ｂｌ＋ ＲＢ２）である。
ＲＯＭに書込むプログラムＰｉからＣＲＣチェックデー
タ生成手段１１によりＣＲＣチェックデータを生成し、
バッファレジスタ１４を介して生成したＣＲＣチェック
データをＲＯＭ１５の所定領域に、他の付加データと共
に格納する。なおテストプログラムＴＰも同一のＲＯＭ
に格納する場合を示している。
タ生成手段１１によりＣＲＣチェックデータを生成し、
バッファレジスタ１４を介して生成したＣＲＣチェック
データをＲＯＭ１５の所定領域に、他の付加データと共
に格納する。なおテストプログラムＴＰも同一のＲＯＭ
に格納する場合を示している。
第６図は、第４図に示す試験方法のフローに対応した構
成を示し、１６はＣＲＣチェックデータ生成手段、１９
はＲＯＭ１５からＣＲＣチェックデータｄを読出してラ
ッチするバッファレジスタ（ＲＢ７＞、２０はＣＲＣチ
ェックデータ生成手段１６により演算された結果をラッ
チするバッファレジスタ（ＲＢｅ） 、２１はＣ，ＲＣ
チェックデータと照合をとる比較回路（ＣＭＰ）であり
、ＣＲＣチェックデータ生成手段１６は、前述の多項式
によるＣＲＣ演算を行う構成を有するもので、１７．１
８はバッファレジスタ（ＲＢ４）、 （ＲＢｓ）であ
る。
成を示し、１６はＣＲＣチェックデータ生成手段、１９
はＲＯＭ１５からＣＲＣチェックデータｄを読出してラ
ッチするバッファレジスタ（ＲＢ７＞、２０はＣＲＣチ
ェックデータ生成手段１６により演算された結果をラッ
チするバッファレジスタ（ＲＢｅ） 、２１はＣ，ＲＣ
チェックデータと照合をとる比較回路（ＣＭＰ）であり
、ＣＲＣチェックデータ生成手段１６は、前述の多項式
によるＣＲＣ演算を行う構成を有するもので、１７．１
８はバッファレジスタ（ＲＢ４）、 （ＲＢｓ）であ
る。
ＲＯＭ１５に格納されているプログラムＰｉが読出され
て、ＣＲＣチェックデータ生成手段１６によりＣＲＣ演
算が行われ、生成されたＣＲＣチェックデータはバッフ
ァレジスタ２０にラッチされ、又ＲＯＭ１５に予め格納
されたＣＲＣチェックデータｄが読出されてバッファレ
ジスタ１９にランチされ、比較回路２１に於いて照合さ
れて、一致の場合は正常、不一致の場合は異常と判定さ
れることになる。
て、ＣＲＣチェックデータ生成手段１６によりＣＲＣ演
算が行われ、生成されたＣＲＣチェックデータはバッフ
ァレジスタ２０にラッチされ、又ＲＯＭ１５に予め格納
されたＣＲＣチェックデータｄが読出されてバッファレ
ジスタ１９にランチされ、比較回路２１に於いて照合さ
れて、一致の場合は正常、不一致の場合は異常と判定さ
れることになる。
発明の詳細
な説明したように、本発明は、プログラムのモジュール
単位又は一定のバイト単位にＣＲＣチェックデータを付
加してプログラムを記憶させたり一ドオンリメモリ２を
設け、システム電源投入時やプログラム暴走時等に於い
て、このリードオンリメモリ２に記憶されたプログラム
の正常性を試験する場合に、前記モジュール単位又は一
定のバイト単位に前記ＣＲＣチェックデータと共に読出
して、ＣＲＣ演算により前記プログラムのモジュール単
位又は一定のバイト単位に正常性をチェックするもので
あり、磁気テープ等から正しいプログラムを読出して、
リードオンリメモリ２に記憶されたプログラムと照合す
る従来例に比較して、リードオンリメモリ２に記憶され
たプログラムを読出してＣＲＣ演算を行うだけであるか
ら、短時間でプログラムの正常性をヂエ・ツクすること
ができる利点がある。又ＣＲＣチェックデータを付加し
て記憶させであるので、単なる９パリテイビツトの付加
と異なり、複数ビット誤りも検出する′ことが可能とな
るので、正常性チェックの信頼性が向上することになる
。
単位又は一定のバイト単位にＣＲＣチェックデータを付
加してプログラムを記憶させたり一ドオンリメモリ２を
設け、システム電源投入時やプログラム暴走時等に於い
て、このリードオンリメモリ２に記憶されたプログラム
の正常性を試験する場合に、前記モジュール単位又は一
定のバイト単位に前記ＣＲＣチェックデータと共に読出
して、ＣＲＣ演算により前記プログラムのモジュール単
位又は一定のバイト単位に正常性をチェックするもので
あり、磁気テープ等から正しいプログラムを読出して、
リードオンリメモリ２に記憶されたプログラムと照合す
る従来例に比較して、リードオンリメモリ２に記憶され
たプログラムを読出してＣＲＣ演算を行うだけであるか
ら、短時間でプログラムの正常性をヂエ・ツクすること
ができる利点がある。又ＣＲＣチェックデータを付加し
て記憶させであるので、単なる９パリテイビツトの付加
と異なり、複数ビット誤りも検出する′ことが可能とな
るので、正常性チェックの信頼性が向上することになる
。
第１図は本発明の実施例のブロック図、第２図はリード
オンリメモリの記憶内容の説明図、第３図及び第４図は
本発明の実施例のＲＯＭデータの作成及びプログラム試
験時のフローチャートの要部、第５図及び第６図は本発
明の実施例のＲＯＭデータの作成及びプログラム試験を
行う為の構成を示すものである。 １はプロセッサ、２はリードオンリメモリ、３はランダ
ムアクセスメモリ、４は入出力制御装置、５は共通バス
、ＴＰはテストプログラム、Ｐｉはプログラムのモジュ
ール単位又は一定バイト単位、Ｃ４は付加情報である。 第１図 第３図 第４図 第５図
オンリメモリの記憶内容の説明図、第３図及び第４図は
本発明の実施例のＲＯＭデータの作成及びプログラム試
験時のフローチャートの要部、第５図及び第６図は本発
明の実施例のＲＯＭデータの作成及びプログラム試験を
行う為の構成を示すものである。 １はプロセッサ、２はリードオンリメモリ、３はランダ
ムアクセスメモリ、４は入出力制御装置、５は共通バス
、ＴＰはテストプログラム、Ｐｉはプログラムのモジュ
ール単位又は一定バイト単位、Ｃ４は付加情報である。 第１図 第３図 第４図 第５図
Claims (1)
- プログラムに従ってデータ処理を実行するシステムに於
いて、前記プログラムのモジュール単位又は一定のバイ
ト単位にＣＲＣチェックデータを付加してプログラムを
記憶させたリードオンリメモリを設け、該リードオンリ
メモリに記憶されたプログラムの試験時に、前記モジュ
ール単位又は一定のバイト単位にＣＲＣ演算を行うと共
に、前記ＣＲＣチェックデータを読出して、ＣＲＣ演算
結果と照合することにより、前記プログラムのモジュー
ル単位又は一定のバイト単位に正常性をチェックするこ
とを特徴とするメモリ内容の正常性試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59106674A JPS61846A (ja) | 1984-05-28 | 1984-05-28 | メモリ内容の正常性試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59106674A JPS61846A (ja) | 1984-05-28 | 1984-05-28 | メモリ内容の正常性試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61846A true JPS61846A (ja) | 1986-01-06 |
Family
ID=14439614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59106674A Pending JPS61846A (ja) | 1984-05-28 | 1984-05-28 | メモリ内容の正常性試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61846A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002163155A (ja) * | 2000-11-29 | 2002-06-07 | Rb Controls Co | ガス器具のマイコン制御装置 |
| US7325165B2 (en) * | 2003-05-30 | 2008-01-29 | Broadcom Corporation | Instruction sequence verification to protect secured data |
| CN103208313A (zh) * | 2013-04-26 | 2013-07-17 | 杭州和利时自动化有限公司 | 一种检测方法及系统 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5378127A (en) * | 1976-12-22 | 1978-07-11 | Sharp Corp | Self diagnosis system of fixed program memory unit |
| JPS5668843A (en) * | 1979-11-08 | 1981-06-09 | Toshiba Corp | Contents diagnosis method for read-only memory |
-
1984
- 1984-05-28 JP JP59106674A patent/JPS61846A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5378127A (en) * | 1976-12-22 | 1978-07-11 | Sharp Corp | Self diagnosis system of fixed program memory unit |
| JPS5668843A (en) * | 1979-11-08 | 1981-06-09 | Toshiba Corp | Contents diagnosis method for read-only memory |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002163155A (ja) * | 2000-11-29 | 2002-06-07 | Rb Controls Co | ガス器具のマイコン制御装置 |
| US7325165B2 (en) * | 2003-05-30 | 2008-01-29 | Broadcom Corporation | Instruction sequence verification to protect secured data |
| CN103208313A (zh) * | 2013-04-26 | 2013-07-17 | 杭州和利时自动化有限公司 | 一种检测方法及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10283274A (ja) | メモリをテストするための方法および装置 | |
| JPS61846A (ja) | メモリ内容の正常性試験方法 | |
| US20020157047A1 (en) | Logical verification apparatus and method for memory control circuit | |
| CN119440920A (zh) | 片上多核处理器的存储一致性验证方法、系统、存储介质及设备 | |
| CN116524987A (zh) | Rpmb测试方法、装置、计算机设备及存储介质 | |
| JP2910692B2 (ja) | ランダムアクセスメモリの試験の方法 | |
| JPS6083159A (ja) | プログラムチエツク方式 | |
| JP2907114B2 (ja) | Ｅｅｐｒｏｍの１ビット誤り訂正方法とその装置 | |
| JP2768371B2 (ja) | ランダムアクセスメモリの検査方法 | |
| JP2878014B2 (ja) | Ｒａｍ試験方式 | |
| CN115756609A (zh) | 寄存器堆校验装置、处理器、写操作及读操作方法 | |
| JPS6261974B2 (ja) | ||
| JP2906417B2 (ja) | マイクロコンピュータの試験方式 | |
| JPH0916483A (ja) | アドレスバス試験装置 | |
| JPS6043541B2 (ja) | デ−タ処理装置 | |
| JP2618387B2 (ja) | 情報処理装置の試験方法 | |
| JPH01162300A (ja) | Ｒｏｍチェック回路試験方式 | |
| JP2998282B2 (ja) | メモリ装置 | |
| JPS59177799A (ja) | 読出専用メモリのチエツク方式 | |
| JPH02271432A (ja) | マイクロコード試験方法及びその装置 | |
| JPS58215799A (ja) | 制御記憶検証方式 | |
| JPS6072044A (ja) | パックアップメモリの検査方式 | |
| JPS62134900A (ja) | テスト回路 | |
| JP2005503624A (ja) | 電子式ブレーキシステムのメモリエラーの検出方法、コンピュータシステムおよびその使用 | |
| JPH07253913A (ja) | ログ解析プログラムの検証装置 |