JPS6184963A - 画素密度変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、画素密度変換によって画像を所定の倍率に拡
大又は縮小する画素密度変換装置に関し、更に詳しくは
、原画像に変換画像を投影したとぎに変換画素が原画素
上のどの分割領域に対応するかを知り、各分割領域毎に
予め用意してある変換画素濃度算出用論理演算式を用い
て前記変換画素のａｍを求め、画素密度変換を行う画素
密度変換装置に関する。

（従来の技術） ファクシミリや編集機能を有するインｉリジーＬント複
写機等においては、電気信号を介して画像の読込みや記
録等が行われるが、画像全体又はその一部を特定の領域
に割付ける場合、所定の倍率で前記画像全体又はその一
部を拡大又は縮小りる（叩ら変倍操作づる）必要が生じ
る。又、画１象伝送シスチムニにおいては、入出力装置
間の走査線密度の相違から、原画像と伝送後の記録画像
の大きさが異なってしまう場合があり、これを補正する
のに、画素密度変換が必要とされる。

このような場合に画像を拡大又は縮小する方法として、
従来からＳＰＣ法、９分割法などの画素密度変換法が提
案されている。しかし、ＳＰＣ法では、縮小画像に「ヌ
ケ」　（黒画素の欠落）が自立も、９分割法では、拡大
画像及び縮小画像共、線が太くなる等の欠点がある。そ
こで、所謂幾何学モード変換に属する画素密度変換であ
る投影法が新たに提案されている。この投影法は変換画
像と原Ｍ像の濃度が略等しく、黒画素の増減による図形
の成分の連結や分離等の変化の少ない方法であり、前記
二つの方法に比して良好な画質を（りられることが知ら
れている。

ところで、この投影法でも一般的には演算処理が多大で
あり、このため、複雑なハードウェア構成を必要とする
と共に演算処理に多くの時間を要する。そこで、この問
題を解決するために変換倍率をａ／ｂ（ａ：変換倍率に
かかわらず一定の自然数、ｂ　；所望の変換１ｇ率を与
えるＩ、：めの変数である自然数）に選び、装置の簡素
化及び処理の高速化を図ることが本件出願人によって既
に周案されている（特願昭５７−１４５３８９号）。こ
れは前述の如くａを一定に選ぶことにより、連続した各
変換画素に対応する前記分割領域の位置や原画素選択の
規ｉｌｌがａなる周期で変化していくことに着目し、段
数ａのシフトレジスタを用いて分割領域データや原画素
選択データをローデートするように構成したものである
。

（発明が解決しようとする問題点） しかし、このような構成においては、分割領域を表現す
るのに必饗なビット数に２をプラスした数（例えば分割
領域数が３ビツトで表現でさ゛る８であればこの数は５
になる）のＲＯＭとシフトレジスタとがそれぞれ必要で
あり、部品点数が多くなると共に占有スペースが大きく
なるという問題がある。

本発明は上記問題点に鑑みてなされたもので、その目的
は、部品点数の低減化及び省スペース化が可能な画素密
度変換装置を提供することにある。。

（問題点を解決するための手段） 上記問題点を解決する本発明は、原画像に変換画像を投
影したときに変換画素が原画素上のどの分割領域に対応
するかを知り、各分割領域毎に予め用意してある変換画
素濃度算出用論理演算式を用いて前記変換画素の濃度を
求め１画素密度変換を行う画素密度変換装置において、
画素密度変換倍率をｍ／ｎ（−、ｎ共自然数）としたと
き、前記変換画素がどの分割領域に対応するかを示す周
期ｌの分割領域データ及び前記論理演咋式を用いた変換
画素濃度算出に必要な原画素を選択するための周期ｍの
原画素選択データを格納する半導体メモリと、改行うロ
ック信号を計数しスタートクロック信号でリセットされ
る第１のｍ進カウンタと、シフトクロック信号を計数し
改行うロック信号でリセットされる第２のｍ進カウンタ
とを備え、前記第１及び第２のカウンタの出力及び前記
変換倍率を示す信号を前記半導体メモリのアドレス入力
とし、該半導体メモリから各変換画素にλ４１２、する
分割領域データ及び原画素選択データを１ｑるようにし
たことを特徴とするものである。

（実施例） 以下、図面を用いて本発明の実施例を詳細に説明する。

第１図は本発明の一実施例を示す構成図である。

まず、この実施例の説明に先立ら、この実施〃１にて採
用されている投影法について、横方向及び縦方向の変換
倍率ｐ及びｑを１以上とする拡大（Ｖ倍も含む）の場合
を例にとって説明り゛る。

第３図は原画素Ａ、Ｂ、Ｃ，Ｄ　（八〇、ＢＯ。

Ｃｏ　、Ｄｏはそれぞれ原画素Ａ、Ｂ、Ｃ，Ｄの中心を
示す）と変換画素Ｒ（Ｒｏは変換画素Ｒの中心点を示づ
゛）とを重ねた状態、即ら投影した状態を示している。

この例での投影法では、この第３図において、変換画素
の中心点Ｒｏが、原画素の中心点、Ａｏ、Ｓｏ　、Ｇｏ
　、Ｄｏを結んだ正方形領域内のどこに存在Ｊるかによ
って、変換画素Ｒの濃度を算出するもので、具体的には
、該正方形領域を８分割し、その分割領域毎に、前記変
換画素Ｒの濃度を前記原画素Ａ、Ｂ、Ｃ，Ｄの濃度から
吐出するための論理演算式を用意しておき、変換画素Ｒ
の中心点Ｒｏの位置によって所定の論理演算式を選択す
るものである。

第４図では、前記中心点Ａｏ、Ｂｏ、Ｃｏ、ＤＯを結ん
だ正方形領域を８分割した場合の一例を、×、ｙ座標上
に示している（ここでは、中心点Ａｏ、Ｂｏ、Ｇｏ、Ｄ
ｏが、ｘ、ｙ座標上それぞれ第二象限、第三象限、第四
象限、第一象限に存在するように座標を定めている）。

この８分割した■乃至（Φの分割領域の境界の内、ｘ−
Ｑ及びｙ＝０の直線境界を除いた境界、即ち分割領域■
と■。

■と■、■と■、■と■を区切る境界は、それぞれ下記
の（イ）、（ロ）、（ハ）、（ニ）の式で示す曲線で決
められている。

（１／２−ＯＸ）＜１／２＋ＱＶ）＝１／２・　（イ）
（１・’２−ＩＩＸ）　（１／２−ｌ）　−１／２・・
・（ロ）（１／２−ｚ＋ｘ）　＜１／２−ａｙ）−１／
２・・・（ハ）（１／２＋１）Ｘ）（１／２＋ｑｙ）＝
１／２・・・（ニ）又、この例での投影法によれば、変
換画素Ｒの中心点Ｒｏが、例えば分割領域■に位置した
場合変換画素Ｒの濃度ＩＲは ＩＲ＝［△・（ＩＢ＋　ＩＣ＋　ＩＤ＞＋ＩＢ−ＩＣ−
ＩＤ という論理演算式で与えへれる。但し、ＩＡ、（Ｂ、Ｉ
Ｃ，ＩＤは、ぞれぞれ原画素△、［３，Ｃ。

Ｄの濃度を示すもので、黒画素の場合１、その池の場合
Ｏである。又、・は論Ｉ！Ｊ＋積を、−←は論理和を意
味している。

８つの分割領域のそれぞれについて変換画素の直ＩＲを
求める論理演暉式をまとめて示すと次のようになる。

Ｒｏの位置が■の場合；ＩＡ Ｒｏの位置が■の場合；］Ｂ ＲＯの位置が■の場合；ＩＣ Ｒｏの位置が■の場合；ＩＤ Ｒｏの位置が■の場合； ＩＡ・（ＩＢ＋ＩＣ＋ＩＤ）＋ＩＢ・ＩＣ・ＩＤＲｏの
位置が■の場合； ＩＢ　・　（ＩＣ＋　　ＩＤ＋　　ｒＡ）＋　ＩＣ・　
ＩＤ　・　ＩＡＲｏの位置が■の場合： ＩＣ・　（ＩＤ＋ＩＡ　　−ト　ＩＢ）＋ＩＤ　　・　
ＩＡ　　・　Ｉ［３Ｒｏの位置が■の場合； ＩＤ・（ＩＡ＋　ＩＢ＋　ＩＣ＞＋　ＩＡ・ＩＢ−ＩＣ
即ち、この例での投影法においては、表に掲げ上記論理
演算式若しくは他の論理演算式を予め記憶手段に書き込
んでおき、変換画素Ｒの中心点ＲＯがどこに位置するか
によって所定の論理演算式を選択し、変換画素の濃度Ｉ
Ｒを得ている。

本実施例装置においては、変換画素の温度判定を上述の
ように行うだけでなく、変換倍率を前述の如＜ｍ／ｎに
選んでいる。

一例をｊホベれば、変換倍率ｎ＋／ｎを決めるｍ。

ｎを、ｍ−１６とし、ｎ＝８〜２３としている。

このようにすれば、変換画素と原画素の位置関係（これ
により、原画素Ａ、Ｂ、Ｃ，Ｄとして原画像面のどの位
置にある原画素を用いるが、又、変換画素Ｒの中心点Ｒ
ｏが正方形領域内のどの分割領１ｉｉ！にあるかがわか
る）が周期＋１１＝１６で変化するため、この位置関係
を容易に知ることができる。

以下、この事情を縮小と拡大の場合に分けて説明する。

（Ｉ＞縮小時（ｍ＝１６．ｎ≧１７） 例えば倍率を１６／２０にとった場合は、第５図に示す
ような原画素（破線）の中心点（Ｘ印）と変換画素く実
線）の中心点（○印）とのずれが生じていく。従って、
この例の場合、変換画素濃度を求めるのに使用する４つ
の原画素は、変換画素ｌｌ１度の算出毎に、横ブｊ向（
×方向即ち主走査方向）に次の現１１１１に従ってシフ
トした位置のものを使用りることになる（周期が１６よ
り小さい４となっているが、これは１６／２０が４１５
と約分できるためであり、原則的には、周期１６と考え
ることができる）。

０００１０００１０００１０００１・・・（１）ここで
、０は１つ右にシフト・シた位置の４つの原画素を用い
ることを意味し、１は右に２つシフトした位置の４つの
原画素を用いることを意味する。従って、この場合、１
回目（処理開始時）の変換画素濃度の算出は、最初の４
つの原画素を用い、２回目から４回１］までの変換画素
濃度の算出は、１つずつ右にシフトしていった位置での
原画素（４個）を用い、５回目の変換画素濃度の算出は
、４回目より更に２つ右にシフトした位置での原画素（
４叫）を用い、以下２回目から５回目までの動作が繰り
返されることになる。

同様に縦方向（ｙ方向即ち副走査方向）の規則を挙げれ
ば次のようになる。

０００１０００１０００１０００１・・・（２）縮小時
であれば、変換倍率に関係なく各桁の０．１に相応する
シフト量は同一である。

但し、０．１の並び方は変換倍率によって異なる。等倍
の場合のシフトｍも縮小時の場合と同一である（この場
合は全桁がＯになる）。

一方、この縮小時の分割領域■〜■を第６図の如く形成
すれば、変換画素の中心点は、第７図に示す如＜、ｍ＝
１６の周期性を持ちながら分割領域に位置していく。

（ＩＩ）拡大時（ｍ　＝　１６．　ｎ　’；−１５）第
８図は、１６．／１２の拡大時における原画素（Ｖｉ線
）の中心点くＸ中）と変換画素（実線）の中心点（０印
）との位置関係を示すもので、使用する４つの原画素の
選択は、次の規則の通りである。

横方向 ００１０００１０００１０００１０・・・（３）縦方向 ００１０００１０００１０００１０・・−（４）但し、
縮小時と異なり、各桁の１は直前に使用した４つの原画
素を用いることを意味し、０は右に１つシフトした位置
の原画素を用いることを意味する。

又、この場合の分割ｆＡ滅■〜■を第９図の姐く形成す
れば、変換画素の中心点は、第１０図に示す如き周期性
を持らながら各分割領域に位置していく。

本実絶倒装誼では、（１）〜（４）等で示される原画素
選択データや第６図及び第９図等で示される分割領域デ
ータ（全倍率についての情報）をＲＯＭ等に占き込んで
おき、適宜出力できるようにしてあるので、変換画素と
原画素との位置関係を、変換画素濃度を求める都度算出
する必要はない。このため、位置関係の算出のための演
暉回路が不要になるし、処理スピードも速くなる。

次に第１図の実施例の具体的説明に入る。

ここでは、原画像が横方向Ｗ個、＠１方向り個の画素行
列で構成されているとし、変換倍率を、主走査方向をｐ
、副走査方向をｑとし、変換後の画像がｗｏｕｔ　Ｘ　
Ｌ　ｏｕｔの画素行列で与えられるとする。尚、この場
合、Ｗｏｕｔ　、　Ｌ　ｏｕｔは次のようになる。

（Ｉ）縮小時 Ｗｏｕｔ　−［ｐ　Ｗ］　、　Ｌｏｕｔ　−［ｑ　Ｌ　
］（ｎ）拡大時 Ｗｏｕｔ　＝　［ｐＷ　−１−Δ］。

Ｌｏｕｔ　−［Ｑ　Ｌ　−１−Δ１ 但し、記号［］は小数部分の切捨てを意味し、Δは非常
に小さい数をさす。

第１図において、へカバソファ部３１内には記憶部３１
１が設けられており、この記憶部３１１は、三つのＲＡ
Ｍ３１１△、３１１Ｂ、３１１Ｃから構成されている。

更に、入カバツノ７部３１内には、これらＲＡＭへの原
画像信号（入力データ）書込み時のアドレスを設定する
入力カウンタ３１２、上記ＲＡＭからの読出し時のアド
レスを設定する読出しカウンタ３１３、全行データが入
力されたことを知るための入力行カウンタ３１４、指定
されたＲＡＭに入力カウンタ３１２又は読出しカウンタ
３１３から出力されたアドレス伯弓を供給するアドレス
マルチプレクサ３１６、入力バッファ部３１の最終段を
構成し指定されたＲ　Ａ　Ｍから読み出された信号を次
段に出力するデータマルチプレクサ３１５が設けられて
いる。尚、上記入力カウンタ３１２及び読出しカウンタ
３１３はスタート時にＷにレットされ、入力行カウンタ
３１４はＬにセットされる。

３２は入力バッファ部３１の出力を７リップフロツブＦ
／Ｆ１〜Ｆ　／　Ｆ　４を介して受ける画素判定部、３
３は各種のタイミング制御を行うタイミング生成回路で
ある。このタイミング生成回路３３には、前述のＷｏｕ
ｔが初期設定される出力カウンタ３３１と、ｌ　ｏｕｔ
が初期設定される出力行ノＪウンタ３３２が接続されて
いる。

又、上記実施例の場合、変換イ８率は４ビツトの信号Ｐ
、Ｑで示され（１６／８倍が１１１１に相当し１６／２
３がｏｏｏｏに相当する）、ＭＳＢに１″が立ったとき
拡大となり、他の場合は縮小（等倍も含む）となる。そ
こで、タイミング生成回路３３は、拡大・縮小の判断を
、このＭＳＢを示す信号ＰＡ３．ＱＡ３を入力すること
によって？１つている。

尚、タイミング生成回路３３からデータマルチプレクサ
３１５及びアドレスマルチプレクサ３１６へのセレクト
信８　（Ｓｔ　、　Ｓｏ　）によって、ＲＡＭ３１１Ａ
、３１１Ｂ及び３１１Ｃがとる状態は、次の通りである
。

（ＳｔＳｏ）　　３１１Ａ　　３１１８　３１１Ｃ（０
，Ｏ）　　　書込み　　読出し　　読出しく０．１＞　
　　読出し　　占込み　　読出しく１．Ｏ）　　　読出
し　　読出し　　書込み（１，１）　　　　−−− 但し、（Ｓｔ　、Ｓｏ　）が（１，１＞の時は禁止され
ている。

又、ＲＡＭ３１１Ａ、３１１Ｂ及び３１１Ｃの出力ＯＡ
、ＤＢ及びＤＣとデータマルチプレクサ３１５の出力Ｄ
１及びＤ２との関係は次の如くである。

（、Ｓｔ、　　Ｓｏ）　　ＤＩ　　　Ｄ２＜０　　、　
０）　　　ＤＢ　　　ＤＣ（０、１）　　　ＤＣＤＡ （１、Ｏ）　　　［）Ａ　　　０８ 以上のように構成された本発明の実施例の動作を次に説
明づる。

まず、タイミング生成回路３３は、アドレスマルチプレ
クサ３１５へのセレクト信号（Ｓｔ　、　ＳＯ〉を、（
０，Ｏ）に設定し、外部装置に原画像信号を出力しても
よい旨を示すレディ信号（ロウアクティブ）をＯ”（Ｌ
ＯＷ）とし、入力イネーブル信号を１″にする。

従って、この初期状態においては、ＲＡＭ３１１Ａにデ
ータを書き込む状態になっており、画素データは、１画
素ずつ、入力ストローブ信号に同期して各ＲＡＭに与え
られ、書込みストローブ信号によってＲＡＭ３１１Ａに
順次書き込まれる。

尚、１画素の書込み毎に、タイミング生成回路３３は、
クロック信号ＷＣＬ　Ｋを入力ｈランタコ３１２に与え
、１ずつダウンカウントさせていくので、１ライン分（
Ｗ画素）゛の情報は、ＲＡＭ３１１ＡのＷ番地から１番
地に記憶される。１ライン分が入力され計数値がＯとな
った時の入力カウンタ３１２の出力は、１ライン入力終
了信号として、タイミング生成回路３３に検知される。

これによって、タイミング生成回路３３は、レディ信号
を”　１　”にし、入力カウンタ３１２の計数値をＷに
プリセットすると共に、入力行カウンタ３１４か６１を
減する。これと同時に（Ｓｔ　、Ｓｏ　）を（０，１＞
とする。従って、入力カウンタ３１２の出力゛及びタイ
ミング生成回路３３の１１込みス１−ローブ信号が今度
はＲＡＭ３１１　Ｆ３に与えられることになる。

この切換後、タイミング生成回路３３はレディ信号を°
゛Ｏ″にして、２行目のＷ画素の入力を可能にし、１行
目の画素データと同様なタイミングで２行目の画素デー
タをＲＡＭ３１１８１．：書き込む。

２行目の画素データの書込みが終了すると、タイミング
生成回路３３は、（Ｓｔ　、Ｓｏ　）を（１゜Ｏ）とし
、入力）Ｊウンタ３１２の出力及び出込みストローブ信
号をＲＡＭ３１１Ｃに入力づる状態に移す（但し、レデ
ィ信号はこの時点では１′。

である）。又、これと同時に、スタートクロックＣＫ４
．改行うロックＣＫ３により、カウンタ３４．３５をリ
セットづる。この後、レディ信号が“Ｏ″になり、３行
目の画素データのＲＡ　Ｍ　３３１Ｃへの；り込みが開
始すると共にＲＡＭ３１１Δ及びＲＡＭ３１１Ｂに記憶
されている１行口及び２行目のデータを用いた画素密度
変換処理が間始される。

まず（Ｓ＋　、Ｓｏ　）が（１，０＞のとき、読出しカ
ウンタ３１３の出力ＧＪ：ＲＡＭ３１１Ａ及び［でＡＭ
３１１　Ｂに与えられており、両出力端Ｄｏからは、出
力信号ＯＡ、ＤＢとして、１行目、２７１目の第１列目
の画素データが出力されている。このＯＡ、ＤＢ倍信号
データマルチプレクリ−３１５からそれぞれＤ’１．Ｄ
ｚ低信号して出力される。

そこで、タイミング生成回路３３は、シフトクロック信
号ＣＫ１によって前記信号Ｄ＋　、Ｄ２を７リツプ７０
ツブＦ／Ｆｌ、Ｆ／Ｆ２にラッチすると共に、りＯツク
信＠ＲＣＬＫを出力して読出しカウンタ３１３の計数１
直から１を減じ、２列目の画素データをＲＡＭ３１１Ａ
及びＲＡＭ３１１　Ｂから出力させる。

この後、更にシフトクロック信号ＣＫ１をフリップ７０
ツブＦ／Ｆ１〜Ｆ／Ｆ４に出力して１列目の画素データ
をフリップ７０ツブＦ／Ｆ３．Ｆ／Ｆ４に転送しラッチ
させると共に、フリップ７０ツブＦ／Ｆ１．Ｆ／Ｆ２に
２列目の画素データをラッチさせる。これで最初の４点
の側木データが７リツプフロツブＦ／Ｆｌ〜Ｉ：、／　
Ｆ　４に前ったわけで、この画素データが画素判定部３
２へ入力されることとなる。

画素判定回路３２は、ＲＯＭ３６の出力［〕ΔＤから、
分割領域■〜■のどの領域に変換画素の中心点があるか
を知り、前記論理式に該当Ｊる演算の結果を、変換画素
値として出力する。以上で、゛第１番目の変換画素の処
理が終了する。

第２番目の変換画素の処理は、横方向倍率を示す信＠Ｐ
のＭＳＲである信号ＰＡ３　　（拡大・縮小を示す）と
ＲＯＭ３６の出力ＩＷの値によって異なる。即ら、次の
（Ｉ）〜（ｒＶ）のいずれかの動作をタイミング生成回
路３３がとる。

（Ｉ＞（ＲＡＭ　、ＩＷ）＝　（０，０）のとぎり［］
ツク信号ＲＣＬＫ及びシフトクロック信号ＣＫ１を用い
てフリップ７０ツブＦ／Ｆ１〜Ｆ／Ｆ４の画素データを
１ビツト〜シフトする。

（ＩＩ）（ＲＡＭ　、ＩＷ＞−（０，１＞のどきクロッ
ク信号ＲＣＬＫ及びシフトクロック信号ＣＫ１を用いて
フリップフロップＦ／Ｆｌ〜Ｆ／Ｆ４の画素データを２
ピツ１〜シフトする。

（ＩＩＩ）（ＰＡｓ　、ＩＷ）−（１，１）のときクロ
ック信＠ＲＣＬＫ及びシフトクロック信号ＣＫ１を出力
せず、従って、フリップフロップＦ／Ｆ１〜Ｆ／Ｆ４の
画素データはそのままにする。

（ＩＶ）（ＲＡＭ　、ｒＷ）＝　（１、Ｏ）のときりＯ
ツク信号ＲＣＬＫ及びシフトクロック信号ＣＫＩを用い
てフリップフロップ（：２／Ｆ１〜Ｆ／Ｆ４の画素デー
タを１ピツトシフトする。

タイミング生成回路３３は、上記（Ｉ）〜（ＩＶ　）の
実行後、シフトクロック信号ＣＫ２を出力し、カウンタ
３５の計数値を１つアップさせる（１画素毎にＲＯＭ３
６内のデータ読出し箇所を変更させる）。画素判定部３
２は、新たな画素データを用いて、ＲＯＭ３６の出力Ｄ
ＡＤに従った演ｉを行い、第２番１」の変換画素値を出
カフる。

以下同様な動作を繰り返すことにより次々と新たな変換
画素１ｉ１Ｔ（１行目）を求めることができる。

ところひ、変換画素値を出力する毎に、出力カウンタ３
３１はダウンカウントしていく。従って、出力カウンタ
３３１がＯとなったとき、ｗｏｕｔ画素（１ライン分）
だけ出力したことになる。次に、タイミング生成回路３
３は、入力カウンタ３１２の出ノ〕が０（１ライン入力
終了）になり、出力力ウンタ３３１の出力がＯ（１ライ
ン出力終了）になると、出力行カウンタ３３２を１減少
させる。

次の処理は、縦方向倍率を示す信号ＱのＭＳＢであるＱ
Ａｓ　　（拡大・縮小を示す）とＲＯＭ３６の出力ＩＬ
の値によって異なる。

（１）（ＱＡｓ　、ｆＬ）−（０，０）（７）！：！（
Ｓ＋、Ｓｏ）を（０，０＞にして、ＲＡＭ３１１Ｂ、Ｒ
ＡＭ３１１Ｃ内の２行目。

３行目の画素データを読み出せるようにしておいて、レ
ディ信号を“Ｏ′°にし、４行目の画素データをＲＡＭ
３１１△に入力できるようにする。

（ＩＩ）（ＱＡａ、ＩＬ）＝（０，１＞のとき（Ｓ＋　
、Ｓｏ　）を（０，Ｏ）にして、４行目の画素データを
ＲＡＭ３１１△に入力し、更に、（Ｓ＋　、Ｓｏ　）を
（０，１）にして、５行目の画素データをＲＡＭ３１１
Ｂに入力できるようにすると共に、ＲＡＭ３１１Ｃ，Ｒ
ＡＭ３１１Ａ内の３行目、４行目の画素データを読み出
せるようにしておく。

（Ｉｌ［）（ＱＡｘ、ＩＬ）　−（１，１）のとき（Ｓ
ｓ　、　Ｓｏ　）をそのままにし、レディ信号も１”　
のままＲＡＭ３１１Ａ、ＲＡＭ３１１Ｂ内の１行目、２
行目の画素データを読み出せるようにする。

（［Ｖ）（ＱＡ３　、［Ｌ）−（１，０）（７）とき（
１）と同じ処理を行う。

上記（ｒ）〜（ＩＶ　）の実行後、タイミング生成回路
３３は改行うロック信号ＣＫ３を出力し、カウンタ３４
の計数値を１つアップすると共にカウンタ３５をリセッ
トケる。第１行目の場合と同様に第２行目の変換画素値
を求めていく。

以下開襟な動作で画素密麿変換を行っていくうちに、入
力行カウンタ３１４がＯとなる。この時は、らはや入力
すべき画素データは無いのであるが、９換画素値出力が
終了するまでは入力イネーブル信号を０″にし、あたか
も０が入力されているかのようにＲＡＭ３１１Ａ〜３１
１ＣにＯを書込みを続ける（但し、レディ信号は１″の
まま）。そして、出力行カウンタ３３２がＯとなると、
その旨の信号（出力終了信号）がタイミング生成回路３
３に入力されるので、タイミング生成回路３３は、すべ
ての処理を終了する。

尚、本発明は上記実施例に限られるものではなく、例え
ば、変換倍率ｍ／ｎの銅が一定である必要はなく、倍率
信号Ｐ、Ｑに応じてｍが異なるように構成してもよい。

これはに進カウンタ（ｋ≧ｍの最大値）とＰＬＡ　（ブ
Ｏグラマプルロジックアレイ）を用いることによって容
易に構成でさる。

第２図はこの例を示すもので、３７．３８かに進カウン
タ、３９．４０がＰＬＡである。このＰ　ＬＡ３９．４
０はそれぞれ倍率信号Ｑ、Ｐに応じてｌの値を選択する
もので、ｋ進カウンタ３９，４０は…進カウンタとして
機能する。即ち、カウンタ３９．４０の出力がｍ−１を
越えるとＯから計数を開始する。又、正方形領域を（イ
）〜（ニ）式を用いて°８分割したものを示したが、４
分割であってもよい。更に、８分割であっても、論理演
算式として前述のものと異なるものを採用してもよい（
参照画素の数を４ｇｌに限る必要もない）。

要は、画素判定部３２を、所望の論理演算をするような
ロジック回路で構成すればよい。又、タイミング生成回
路３３としては、マイクロプロセッサを用いることが好
ましい。更に、変換倍率を示ず信号Ｐ、ＱからＩｇ号Ｐ
Ａ３．０Ａ３を取り出してタイミング生成回路３３に与
えたが、ＭＳＢにて拡大・縮小を判断できないように構
成される場合には、拡大・縮小を示す信号を別途前て、
これをタイミング生成回路３３に与えるようにづればよ
い。又、記憶部３１を３つのＲＡＭで構成したが、２つ
のＲＡＭで構成することらできる。

（発明の効果） 以上説明したように、本発明によれば、ＲＯＭ（半導体
メモリ）からの読出しをサイクリックに行ったので、従
来のように多数のＲＯＭ及びシフトレジスタを用いる必
要がなく、部品点数の低減化及び省スペース化を達成で
きた。

【図面の簡単な説明】

第１図は本発明の一実施例を示を構成図、第２図は本発
明の他の実施例の要部を示す構成図、第３図は４つの原
画素と変換画素を重ねた状態を示す説明図、第４図は正
方形領域の分割を示す説明図、第５図及び第８図は原画
素中心点と変換画素の中心点とのずれの説明図、第６図
及び第≦）図は領域分割の一例を示す説明図、第７図及
び第１０図は領域データの一例を示す説明図である。 １１．１２・・・シフトレジスタ １３・・・マルチプレクサ ３１・・・入力バッファ部 ３１１・・・記憶部 ３１１Δ、３１　１Ｂ、３１　１Ｃ・・・ＲＡ　Ｍ３１
２・・・入力カウンタ ３１３・・・読出しカウンタ ３１４・・−人力行カウンタ ３１５・・・データマルチプレクリ ３１６・・・アドレスマルチプレクサ ３２・・・画素判定部 ３３・・・タイミング生成回路 ３４．３５．３７．３８・・・カウンタ３６・ＲＯＭ　
　　　　３９．４０・　ＰＩ−Ａ特許出頼人　　小西六
写真工業株式会社代　　理　　人　　　弁理士　　井　
　島　　藤　　冶外１名 寓３図 Δ 吊４図 話５図 話６図 −一一一一一に横方向 １　５８４１　５８４１５８４１５Ｂ４１　５８４１５
Ｂ４１５８４１　５８４第８図 寓９胆 横方部 手続補正書（方式） ％式％ １、事件の表示 昭和５９年特許願第２０７３９３号 明の名称 画素密度変換装置 王をする者 事件との関係　特許　出　顎　人 住　所　　　　　東京都新宿区西新宿１丁目２６番２号
氏　名（名称＞　　　（１２７＞　　　小西六写莫工業
株式会社代表者　　井　手　恵　生 １．１、　　　理　　人 ５、補正命令の日付 昭和６ｏ年１月９日 （発送日　昭和６０年１月２９日） ６、補正の対象 明細書の「発明の詳細な説明２の欄 ７、補正の内容 （１）明細書第２ページ第４行目の「３、発明の詳細な
説明」を削除する。 （２）明細書第２ページ第４行目と第５行目の間に「３
、発明の詳細な説明」を挿入する。 以上

Claims (1)

【特許請求の範囲】
1. 原画像に変換画像を投影したときに変換画素が原画素上
   のどの分割領域に対応するかを知り、各分割領域毎に予
   め用意してある変換画素濃度算出用論理演算式を用いて
   前記変換画素の濃度を求め、画素密度変換を行う画素密
   度変換装置において、画素密度変換倍率をｍ／ｎ（ｍ、
   ｎ共自然数）としたとき、前記変換画素がどの分割領域
   に対応するかを示す周期ｍの分割領域データ及び前記論
   理演算式を用いた変換画素濃度算出に必要な原画素を選
   択するための周期ｍの原画素選択データを格納する半導
   体メモリと、改行うロック信号を計数しスタートクロッ
   ク信号でリセットされる第１のｍ進カウンタと、シフト
   クロック信号を計数し改行うロック信号でリセットされ
   る第２のｍ進カウンタとを備え、前記第１及び第２のカ
   ウンタの出力及び前記変換倍率を示す信号を前記半導体
   メモリのアドレス入力とし、該半導体メモリから各変換
   画素に対応する分割領域データ及び原画素選択データを
   得るようにしたことを特徴とする画素密度変換装置。