JPS6186849A - 処理システム用実時間使用メータ - Google Patents
処理システム用実時間使用メータInfo
- Publication number
- JPS6186849A JPS6186849A JP60209046A JP20904685A JPS6186849A JP S6186849 A JPS6186849 A JP S6186849A JP 60209046 A JP60209046 A JP 60209046A JP 20904685 A JP20904685 A JP 20904685A JP S6186849 A JPS6186849 A JP S6186849A
- Authority
- JP
- Japan
- Prior art keywords
- time
- monostable multivibrator
- gate
- output
- meter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
- G06F11/324—Display of status information
- G06F11/325—Display of status information by lamps or LED's
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
- G06F11/3419—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment by assessing time
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/81—Threshold
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/865—Monitoring of software
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/88—Monitoring involving counting
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Debugging And Monitoring (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔利用分野〕
本発明は、処理システムの実時間利用に関し、特定する
と、処理システムのタスクによ、り１ＲＬＪれる実時間
の徂を、ＸＩ！ｌ定し可視的に表示する装置に関する。
と、処理システムのタスクによ、り１ＲＬＪれる実時間
の徂を、ＸＩ！ｌ定し可視的に表示する装置に関する。
現在の中央交換局交換システムは、システムが利用する
実時間量を表示する能力を備える。トラフィック・サー
ビス・ポジションズ・システム（Ｔ Ｓ Ｐ Ｓ ）
、Ａ ２ Ｆ Ａ Ｘ １Ｇ Ｔ Ｄ −３−Ｆ Ａ
ＸおよびＧ’ｌ’Ｄ−４６００は、システムが利用Ｊす
る実時間の累槓的鼠を表示する能力を備える。これらの
システムは、本発明の譲受人であるＧＴＥコミユニクー
ジョン・システムズ・コーポレーションによりｋｔｍさ
れている。
実時間量を表示する能力を備える。トラフィック・サー
ビス・ポジションズ・システム（Ｔ Ｓ Ｐ Ｓ ）
、Ａ ２ Ｆ Ａ Ｘ １Ｇ Ｔ Ｄ −３−Ｆ Ａ
ＸおよびＧ’ｌ’Ｄ−４６００は、システムが利用Ｊす
る実時間の累槓的鼠を表示する能力を備える。これらの
システムは、本発明の譲受人であるＧＴＥコミユニクー
ジョン・システムズ・コーポレーションによりｋｔｍさ
れている。
これらのシステムおよびその他のシステムは、システム
によシ使用される実時間の総索槓坑またはこれらのタス
クのある予定された小部分のみの表示を行なう。これら
のシステムは、拙々の形式のソフトウェアタスクの相対
的パーセントをメータによりａ次的に表示することがで
きない。また、これらのシステムは、ある選択された珍
式のソフトウェアタスクの実時間パーセントの総和を表
示する能力を備えていない。例えば、これらのシステム
は、評び処理および診断により消！される実１１吾１ム
１の址を累積的に表示する能力を（（ｄえていない。
によシ使用される実時間の総索槓坑またはこれらのタス
クのある予定された小部分のみの表示を行なう。これら
のシステムは、拙々の形式のソフトウェアタスクの相対
的パーセントをメータによりａ次的に表示することがで
きない。また、これらのシステムは、ある選択された珍
式のソフトウェアタスクの実時間パーセントの総和を表
示する能力を備えていない。例えば、これらのシステム
は、評び処理および診断により消！される実１１吾１ム
１の址を累積的に表示する能力を（（ｄえていない。
過圧なシステム性能として、予定されるスレッショルド
限界を越えて使用された実時ｍｊ社を監視することが石
要である。この目的を達成する従来の方法は、システム
ソフトウェアモニタを採用したが、これは、記録をプリ
ントするかこのような出来事に対してカウンタを瑣増す
ることである。
限界を越えて使用された実時ｍｊ社を監視することが石
要である。この目的を達成する従来の方法は、システム
ソフトウェアモニタを採用したが、これは、記録をプリ
ントするかこのような出来事に対してカウンタを瑣増す
ることである。
第１の方法の不利な点は、記録をプリントするに必要と
される処理か実時間を必要とし、これがその通常の交換
機能を遂行するシステム能力を減することである。第２
の方法を使用すると、カウンタのＭ増は、予定された量
のオーバーシュートが発生したことの指示を与えるが、
システムの使用者には、それについてのＮ間約に匈詔可
能な指示を与えない。これらのシステムは、スレッショ
ルドレベルを越す時間的オーバーシュートが発生したと
いう瞬間的指示を追加のシステム実時Ｉ￥ｌ］を消費す
ることなく提供するという問題を解決していない。
される処理か実時間を必要とし、これがその通常の交換
機能を遂行するシステム能力を減することである。第２
の方法を使用すると、カウンタのＭ増は、予定された量
のオーバーシュートが発生したことの指示を与えるが、
システムの使用者には、それについてのＮ間約に匈詔可
能な指示を与えない。これらのシステムは、スレッショ
ルドレベルを越す時間的オーバーシュートが発生したと
いう瞬間的指示を追加のシステム実時Ｉ￥ｌ］を消費す
ることなく提供するという問題を解決していない。
実時間使用メータは、処理システムの種々のソフトウェ
アタスクによシ利用される有効時間のパーセントをシス
テムの使用者が監視することを可能にする表示装置であ
る。表示装置は、パーセントメータデバイスおよび多数
の発元ダイオード（ＬＥＤ）を備える。
アタスクによシ利用される有効時間のパーセントをシス
テムの使用者が監視することを可能にする表示装置であ
る。表示装置は、パーセントメータデバイスおよび多数
の発元ダイオード（ＬＥＤ）を備える。
ソフトウェアは、伏込表示データワードを維持シ、コの
ワードを、プロセッサのデータバスを介して使用メータ
ハードウェアに伝送することによって、処理システム上
でどのタスクが実行されつ＼あるかの指示を与える。
ワードを、プロセッサのデータバスを介して使用メータ
ハードウェアに伝送することによって、処理システム上
でどのタスクが実行されつ＼あるかの指示を与える。
処理システムには記憶装置が接°耽されておシ、銭装置
がシステムに応答して（Ａ：態表示データワードを記憶
する。状態表示データワードは、システム上で行なわれ
つつあるタスクの形式を表わす。
がシステムに応答して（Ａ：態表示データワードを記憶
する。状態表示データワードは、システム上で行なわれ
つつあるタスクの形式を表わす。
記憶装置と表示装置との間にはゲート装置が接続されて
いる。ゲート装置は、記憶された状態表示データワード
を、槌々の形式のシステムタスクに対応する多数のＬＥ
Ｄ装置に伝達する。
いる。ゲート装置は、記憶された状態表示データワード
を、槌々の形式のシステムタスクに対応する多数のＬＥ
Ｄ装置に伝達する。
ゲート装置とパーセントメータ装置間にはスイッチング
Ｄｔｉ［が従統されている。スイッチング装置ａは、′
ＯＳ独表示データワードに応答して、データワードの状
態ビットの値を一部に結合してパーセントメータ装置を
駆動する。
Ｄｔｉ［が従統されている。スイッチング装置ａは、′
ＯＳ独表示データワードに応答して、データワードの状
態ビットの値を一部に結合してパーセントメータ装置を
駆動する。
以下図面を参照して本発明を好ましい具体例について説
明する。本発明を実施するためには、追加のハードウェ
アｂｓ装ｗおよびソフトウェアの変更の組合せが必要と
なる。
明する。本発明を実施するためには、追加のハードウェ
アｂｓ装ｗおよびソフトウェアの変更の組合せが必要と
なる。
第１図を参照すると、実時間使用メータの制御部分がボ
されている。この図において、アドレスバスの一部、ス
なわちアドレスリード人０ｌ−Ａ０３がＮＡＮＤゲート
２に接続されている。また、２本のリードＴＰＲ４およ
びＴＰＲ５がプロセッサをＮＯＲゲート１にｍ＆してい
る。ＴＰＲ４およびＴＰＲ５リードはプロセッサの伏憩
ビットであるが、これは、入力／出力動作が通行中であ
り、アドレスビット人４〜Ａ１９が’ｆｔ＝１１ｆｔ状
屈にあることを指示する。ＮＯＲゲート１の出力は、Ｎ
ＡＮＤゲート２に入力として結合される。ｌ０ＷＴＣリ
ード上の信号は、ゲート２の出力とともにゲート３で一
理的にＮＯＲ結合される。ＮＯＲゲート３の出力は、論
ｆＭ１状慈にあるときは、実時間メータに対する去込み
動作がプロセッサによシ進行中であることを指示する。
されている。この図において、アドレスバスの一部、ス
なわちアドレスリード人０ｌ−Ａ０３がＮＡＮＤゲート
２に接続されている。また、２本のリードＴＰＲ４およ
びＴＰＲ５がプロセッサをＮＯＲゲート１にｍ＆してい
る。ＴＰＲ４およびＴＰＲ５リードはプロセッサの伏憩
ビットであるが、これは、入力／出力動作が通行中であ
り、アドレスビット人４〜Ａ１９が’ｆｔ＝１１ｆｔ状
屈にあることを指示する。ＮＯＲゲート１の出力は、Ｎ
ＡＮＤゲート２に入力として結合される。ｌ０ＷＴＣリ
ード上の信号は、ゲート２の出力とともにゲート３で一
理的にＮＯＲ結合される。ＮＯＲゲート３の出力は、論
ｆＭ１状慈にあるときは、実時間メータに対する去込み
動作がプロセッサによシ進行中であることを指示する。
ソフトウェアの実時間使用に関する８ビツトの情報は、
舟込みサイクル中データバスＤＯＯ〜Ｄ０３上において
１時に４ビツト利用ｇＴ比となる。
舟込みサイクル中データバスＤＯＯ〜Ｄ０３上において
１時に４ビツト利用ｇＴ比となる。
データビットＤＯ７Ｖｉ、、実時間便用インジケータの
８ビツトのどの４ビツト鼠がＤＯＯ−ＤＯＡ上で現在利
用Ｉ２ｆ能であるかを指示する。データビットＤ０７が
論理０であると、インバータ４に接＆２されたＮＡＮＤ
ゲート７の動作によシビットＤ００−ＤＯ３がラッチ９
にストローブされる。テ−タビットＤＯ７が論理１であ
ると、ゲート５の出力は１理１であシ、ＮＡＮＤゲート
６を作動し、ソフトウェア使用状態のデータビットＤＯ
Ｏ−ＤＯ３（次の４ビツト）をランチ８中に再度ストロ
ーブする。スイッチングシステムに加えられるソフトウ
ェアて、ラッチ８および９に伝送されるデータビットの
セットおよびクリヤが行なわれる。
８ビツトのどの４ビツト鼠がＤＯＯ−ＤＯＡ上で現在利
用Ｉ２ｆ能であるかを指示する。データビットＤ０７が
論理０であると、インバータ４に接＆２されたＮＡＮＤ
ゲート７の動作によシビットＤ００−ＤＯ３がラッチ９
にストローブされる。テ−タビットＤＯ７が論理１であ
ると、ゲート５の出力は１理１であシ、ＮＡＮＤゲート
６を作動し、ソフトウェア使用状態のデータビットＤＯ
Ｏ−ＤＯ３（次の４ビツト）をランチ８中に再度ストロ
ーブする。スイッチングシステムに加えられるソフトウ
ェアて、ラッチ８および９に伝送されるデータビットの
セットおよびクリヤが行なわれる。
ラッテ８および９に記憶される各ビットは、遂行されつ
つあるソフトウェアタスクの特定の形式に対ル６する。
つあるソフトウェアタスクの特定の形式に対ル６する。
特定の形式のタスクに対するビットは、タスクが実行を
開始するときセットされ、特定のタスクが実行を終了す
るときクリヤされる。
開始するときセットされ、特定のタスクが実行を終了す
るときクリヤされる。
これらのラッチに記憶されたデータは、つねに表示パネ
ルのランプ上に表示される。ラッチ８に記憶されたデー
タビットは、交換システムに対する４形式のタスクに対
する標準の限定されｆＣ監視点である。ラッチ９に記憶
されるデータビットは、使用者によるソフトウェアの変
更によシ供給される使用者に依る限定点である。これら
の使用者限定点は、任意の目的のために利用可能である
。
ルのランプ上に表示される。ラッチ８に記憶されたデー
タビットは、交換システムに対する４形式のタスクに対
する標準の限定されｆＣ監視点である。ラッチ９に記憶
されるデータビットは、使用者によるソフトウェアの変
更によシ供給される使用者に依る限定点である。これら
の使用者限定点は、任意の目的のために利用可能である
。
ラッテ８の出力は、バッファ１０〜１３を介してそれぞ
れ発光ダイオードＤ１〜Ｄ４に接続される。ラッチ９の
出力は、バッファ１４〜１７を介してそれぞれ発光ダイ
オードＤ５〜Ｄ８に接続される。ラッチ８の出力は、さ
らにＮＡＮＤゲート１８〜２１に接続される。ラッチ９
の出力Ｕ、ＮＡＮＤゲート２２〜２５に接続される。
れ発光ダイオードＤ１〜Ｄ４に接続される。ラッチ９の
出力は、バッファ１４〜１７を介してそれぞれ発光ダイ
オードＤ５〜Ｄ８に接続される。ラッチ８の出力は、さ
らにＮＡＮＤゲート１８〜２１に接続される。ラッチ９
の出力Ｕ、ＮＡＮＤゲート２２〜２５に接続される。
スイッチＳＷ５は、ゲート２６に対するイネーブル信号
として使用される論理０または論理１を選択する。第１
図に示される位置において、スイッチ８Ｗ５は、ゲート
２６の入力に論＠！０を入れる。ゲート２６は信号を反
転し、ＮＡＮＤゲート２２〜２５の各々の動作を可能化
する。スイッチＳＷ５が図示の位置と反対位置にあると
、ゲート２６の出力Ｉ／ｉ論理りとなル、ゲート２２〜
２５はその動作を不能化され、ゲート２７の出力は論理
１となシ、それによ）ゲート１８〜２１の動作を可能化
する。ゲート１８〜２１はその動作を可能されると、そ
の特定のゲートに接続されたスイッチ８Ｗ１．８Ｗ２、
ＳＷＳまたは８Ｗ４のいずれが、その（１号を共通パス
ＣＢ上にゲートさせ、回路淘り２８を介して表示メータ
９９に伝達させる。
として使用される論理０または論理１を選択する。第１
図に示される位置において、スイッチ８Ｗ５は、ゲート
２６の入力に論＠！０を入れる。ゲート２６は信号を反
転し、ＮＡＮＤゲート２２〜２５の各々の動作を可能化
する。スイッチＳＷ５が図示の位置と反対位置にあると
、ゲート２６の出力Ｉ／ｉ論理りとなル、ゲート２２〜
２５はその動作を不能化され、ゲート２７の出力は論理
１となシ、それによ）ゲート１８〜２１の動作を可能化
する。ゲート１８〜２１はその動作を可能されると、そ
の特定のゲートに接続されたスイッチ８Ｗ１．８Ｗ２、
ＳＷＳまたは８Ｗ４のいずれが、その（１号を共通パス
ＣＢ上にゲートさせ、回路淘り２８を介して表示メータ
９９に伝達させる。
この信号は、その電圧がＯｖの値と５ｖの値の間で交査
する周期的波である。この信号が５■である実時間のパ
ーセントは、実時間がスイッチＳＷ１〜ＳＷ４によシ選
択されたタスクの１つによシ消賀されつつある時間のパ
ーセントに対応する。
する周期的波である。この信号が５■である実時間のパ
ーセントは、実時間がスイッチＳＷ１〜ＳＷ４によシ選
択されたタスクの１つによシ消賀されつつある時間のパ
ーセントに対応する。
メータ９９に供給される信号のデユーティサイクルは、
メータ９９を駆動する信号のＤＣ成分を決定する。メー
タ９９はアナログ動作メータである。
メータ９９を駆動する信号のＤＣ成分を決定する。メー
タ９９はアナログ動作メータである。
スイッチＳ Ｗ １〜８Ｗ４に対してビットがラッチ８
においてセットされる継続時間が長くなると（スイッチ
はこれらのデータビットを選択するようにセットはれる
）、メータ９９は、よりＫいパーセントを読むことにな
る。ソフトウェアタスクの４つのカテゴリに対する実時
間はこの該様で加算してもよく、あるいは所望されない
任意のカテゴリを反対位置に切ｂｅえて表示パーセント
に加えなくてもよい。
においてセットされる継続時間が長くなると（スイッチ
はこれらのデータビットを選択するようにセットはれる
）、メータ９９は、よりＫいパーセントを読むことにな
る。ソフトウェアタスクの４つのカテゴリに対する実時
間はこの該様で加算してもよく、あるいは所望されない
任意のカテゴリを反対位置に切ｂｅえて表示パーセント
に加えなくてもよい。
１＋：＋］様に、ラッチ９に記憶された使用者限定点は
、ゲート２２〜２５を介して伝送され、動作を可ｈε化
されたいずれかのスイッチＳＷ１〜８Ｗ４は、これらの
信号を共通バスＣＢ上に与える。そのとき、選択された
使用者限定点がσ定される継続時間は、共通パスＣＢを
介し、ｌＬ！ｌ′Ｉ６綱２８を経てメータ９９上に表示
される。これは予め限定されたソフトウェアタスクの場
合と同様である。やはシ、実時間表示に加算されること
が所望されない使用者限定点は、成端の位置に切シ替え
ることができ、それゆえメータ９９上に表示される和に
加算すれない。
、ゲート２２〜２５を介して伝送され、動作を可ｈε化
されたいずれかのスイッチＳＷ１〜８Ｗ４は、これらの
信号を共通バスＣＢ上に与える。そのとき、選択された
使用者限定点がσ定される継続時間は、共通パスＣＢを
介し、ｌＬ！ｌ′Ｉ６綱２８を経てメータ９９上に表示
される。これは予め限定されたソフトウェアタスクの場
合と同様である。やはシ、実時間表示に加算されること
が所望されない使用者限定点は、成端の位置に切シ替え
ることができ、それゆえメータ９９上に表示される和に
加算すれない。
プロセッサによシ利用可能な８テータビツトのうちの１
ビツトは、交換システムのソフトウェアの各１０ミリ秒
サイクルの開始時にターンオンされるべきデータビット
として指示されている。このビットは、ラッチ８の’Ｉ
’ＲＩＧ出カイば号であシ、これｒａ、ｓ安定マルチバ
イブレータ２９にｋｕされる。各１０ミリ秒サイクルに
制御を達成する第１のソフトウェアタスクは、このビッ
トをセットする。このビットハ、単安定回路２９〜３３
によシ実元されるオーバーシュートタイマの開始を制御
する。ソフトウェア動作の各１０ミリ秒サイクルの開始
時に、八−ドウエアタイマがソフトウェアによシ開始さ
れる。このタイマは、１サイクルの開始から次の１０ミ
リ秒サイクルの開始までの時１１、ｉｉ ｆｉｔを測定
する。時間鼠が、次の１０ミリ秒サイクルが開始されて
いるべき時間よシも５００マイクロ秒より大きくなると
、５つの異なるパネルランプの１つがこの状Ｌ＜ ’ｅ
指示するために点灯する。
ビツトは、交換システムのソフトウェアの各１０ミリ秒
サイクルの開始時にターンオンされるべきデータビット
として指示されている。このビットは、ラッチ８の’Ｉ
’ＲＩＧ出カイば号であシ、これｒａ、ｓ安定マルチバ
イブレータ２９にｋｕされる。各１０ミリ秒サイクルに
制御を達成する第１のソフトウェアタスクは、このビッ
トをセットする。このビットハ、単安定回路２９〜３３
によシ実元されるオーバーシュートタイマの開始を制御
する。ソフトウェア動作の各１０ミリ秒サイクルの開始
時に、八−ドウエアタイマがソフトウェアによシ開始さ
れる。このタイマは、１サイクルの開始から次の１０ミ
リ秒サイクルの開始までの時１１、ｉｉ ｆｉｔを測定
する。時間鼠が、次の１０ミリ秒サイクルが開始されて
いるべき時間よシも５００マイクロ秒より大きくなると
、５つの異なるパネルランプの１つがこの状Ｌ＜ ’ｅ
指示するために点灯する。
□過度の時間すなわちオーバーシュートが５００マイク
ロ秒よシ大き（１０００マイクロ秒よシ少さいと、１つ
ランプが点灯し、このオーバーシュート時ＩＮｊが１０
００マイクロ秒よシ大きく’２０００２０００マイクロ
さいと、次のラングが点灯し、そしてオーバーシュート
が２０００マイクロ秒より大きいと第３のランプが点灯
する。
ロ秒よシ大き（１０００マイクロ秒よシ少さいと、１つ
ランプが点灯し、このオーバーシュート時ＩＮｊが１０
００マイクロ秒よシ大きく’２０００２０００マイクロ
さいと、次のラングが点灯し、そしてオーバーシュート
が２０００マイクロ秒より大きいと第３のランプが点灯
する。
第２図を参照すると、単安定マルチパイプレーク２９が
、ラッチ８と単安定マルチバイブレータ３０との間にｆ
ｌ！２続されている。単安定マルチバイブレータ２９の
Ｉｒｉ？に能は、タイミング回路の残部に非常に狭いパ
ルスを提供することである。このパルスの継続時間は２
マイクロ秒にセットされる。
、ラッチ８と単安定マルチバイブレータ３０との間にｆ
ｌ！２続されている。単安定マルチバイブレータ２９の
Ｉｒｉ？に能は、タイミング回路の残部に非常に狭いパ
ルスを提供することである。このパルスの継続時間は２
マイクロ秒にセットされる。
単安定バイブレータ３０のＱ′継継時時間＼ １［１，
５ミリ秒にセットされるから、ソフトウェアタスクが、
１０ミリ秒の割シ当てられた時間スロットを５００マイ
クロ秒以上越えないと、このタイマは終了しない。この
タイマが計時を終了すると１該タイマは単安定マルチバ
イブレータ３１に降下エツジパルスを与える。単安定マ
ルチバイブレータ５１は、これに応答して、１５ミリ秒
の時間サイクルを開始する。単安定マルチバイブレータ
３１は、期間を過ぎると降下エツジパルスを単安定マル
チバイブレータ３２に与える。単安定マルチバイブレー
タ３２は１ミリ秒の時間サイクルを開始する。単安定マ
ルチバイブレータ３２は、期間を過ぎると、単安定マル
チバイブレータ３３に降下エツジパルスを与える。雄安
定マルチバイブレータ３５は２ミリ秒のサイクルの計時
を開始する。
５ミリ秒にセットされるから、ソフトウェアタスクが、
１０ミリ秒の割シ当てられた時間スロットを５００マイ
クロ秒以上越えないと、このタイマは終了しない。この
タイマが計時を終了すると１該タイマは単安定マルチバ
イブレータ３１に降下エツジパルスを与える。単安定マ
ルチバイブレータ５１は、これに応答して、１５ミリ秒
の時間サイクルを開始する。単安定マルチバイブレータ
３１は、期間を過ぎると降下エツジパルスを単安定マル
チバイブレータ３２に与える。単安定マルチバイブレー
タ３２は１ミリ秒の時間サイクルを開始する。単安定マ
ルチバイブレータ３２は、期間を過ぎると、単安定マル
チバイブレータ３３に降下エツジパルスを与える。雄安
定マルチバイブレータ３５は２ミリ秒のサイクルの計時
を開始する。
単安定マルチバイブレータ２９のＱ′出力は、単安定マ
ルチバイブレータ３０および単安定マルチバイブレータ
３４および５５に接続される。単安定マルチバイブレー
タ５０のＱ出力は、単安定マルチバイブレータ３１およ
び単安定マルチバイブレータ３６に接続される。単安定
マルチバイブレータ５１のＱ出力は、単安定マルチバイ
ブレータ３４と単安定マルチバイブレータ５２とに接続
される。単安定マルチバイブレータ５２のＱ出力は、単
安定マルチバイブレータ３５と単安定マルチバイブレー
タ３３の両方にＭＷされる。
ルチバイブレータ３０および単安定マルチバイブレータ
３４および５５に接続される。単安定マルチバイブレー
タ５０のＱ出力は、単安定マルチバイブレータ３１およ
び単安定マルチバイブレータ３６に接続される。単安定
マルチバイブレータ５１のＱ出力は、単安定マルチバイ
ブレータ３４と単安定マルチバイブレータ５２とに接続
される。単安定マルチバイブレータ５２のＱ出力は、単
安定マルチバイブレータ３５と単安定マルチバイブレー
タ３３の両方にＭＷされる。
その結果、５００マイクロ秒のオーバーシュート時間が
経過し、かつそれが１０００マイクロ秒以下であると、
単安定マルチバイブレータ３４は、同時に真であるその
両入力すなわち、単安定マルチバイブレータ２９からの
Ｑ′および単安定マルチバイブレータ３１からのＱが同
時に真であることに起因してそのＱ′出力を生ずる。こ
の出力は、バッファ３７を介して伝送され、Ｌ）！ｉＤ
Ｄ９を点灯する。オーバーシュート時間が１０００
マイクロ秒を経過し、た’；ｌ、、２０００マイクロ秒
よシ短いと、単安定マルチバイブレータ３５祉、同時に
真であるその両入力、すなわち単安定マルチバイブレー
タ２９からのＱ′および単安定マルチバイブレータ３２
からのＱに起因してＱ′出力を発生し、これがバッファ
３８を介して伝送され、ＬＥＤ Ｄｌｏを点灯する。
経過し、かつそれが１０００マイクロ秒以下であると、
単安定マルチバイブレータ３４は、同時に真であるその
両入力すなわち、単安定マルチバイブレータ２９からの
Ｑ′および単安定マルチバイブレータ３１からのＱが同
時に真であることに起因してそのＱ′出力を生ずる。こ
の出力は、バッファ３７を介して伝送され、Ｌ）！ｉＤ
Ｄ９を点灯する。オーバーシュート時間が１０００
マイクロ秒を経過し、た’；ｌ、、２０００マイクロ秒
よシ短いと、単安定マルチバイブレータ３５祉、同時に
真であるその両入力、すなわち単安定マルチバイブレー
タ２９からのＱ′および単安定マルチバイブレータ３２
からのＱに起因してＱ′出力を発生し、これがバッファ
３８を介して伝送され、ＬＥＤ Ｄｌｏを点灯する。
オーバーシュート時間が２０００マイクロ秒を過ぎると
、単安定マルチバイブレータ３６は、同時に具である両
入力、すなわち単安定マルチバイブレータ３０からのＱ
および単安定マルチバイブレータ３３からのＱに起因し
てそのＱ′出力を発生し、これがバッファ３９を介して
伝送され５ＬＥＤ Ｄｌ １を点灯する。
、単安定マルチバイブレータ３６は、同時に具である両
入力、すなわち単安定マルチバイブレータ３０からのＱ
および単安定マルチバイブレータ３３からのＱに起因し
てそのＱ′出力を発生し、これがバッファ３９を介して
伝送され５ＬＥＤ Ｄｌ １を点灯する。
２マイクロ秒タイマが期間を終了すると、単安定マルチ
バイブレータ３３は、そのＱ出力を介して、タイマ５６
に降下エツジパルスを与える。こレバ、１／２ 秒ｒ＃
１ＩＦｌｈ Ｌ Ｅ Ｄ Ｄ １１ ヲ作すすル。す
らに、単安定マルチバイブレータ３０のＱ出力は、単安
定マルチバイブレータ３１に接続されている。
バイブレータ３３は、そのＱ出力を介して、タイマ５６
に降下エツジパルスを与える。こレバ、１／２ 秒ｒ＃
１ＩＦｌｈ Ｌ Ｅ Ｄ Ｄ １１ ヲ作すすル。す
らに、単安定マルチバイブレータ３０のＱ出力は、単安
定マルチバイブレータ３１に接続されている。
単安定マルチバイブレータ３１は、α５ミリ秒の継続時
間の出力を有する。単安定マルチパイプレ−タ３１のＱ
出力は、単安定マルチバイブレータ５４および３２に接
続されておｊ９．５００マイクロ抄のオーバーシュート
間隔を計時する。単安定マルチバイブレータ３１のＱ出
力は、その出力が高である間、単安定マルチバイプル３
４の動作を可能化し、単安定マルチバイブレータ２９の
Ｑ′出力によシ指示される次の時間サイクルのイニシャ
ライズでこのＱ′出力が低に移行すると、ＬＥＤＤ９を
点灯する。１０００ミリ秒のオーバーシュートの間、単
安定マルチパイプレーク３１の出力が、１ミリ秒の継続
時間を有する単安定マルチバイブレータ３２の動作を可
能化する。単安定マルチバイブレータ５２ｉｌ：単安定
マルチバイブレータ３５にＷｋされておシ、該単安定マ
ルチバイブレータ３２のＱ出力が縞である間、単安定マ
ルチバイブレータ５５の動作を可能化し、単安定マルチ
バイブレータ２９のＱ′出力によシ指示される次の時間
サイクルのイニシャライズでとのＱ′出力が低に移行す
るとＬＥＤ Ｄｌｏを点灯する。
間の出力を有する。単安定マルチパイプレ−タ３１のＱ
出力は、単安定マルチバイブレータ５４および３２に接
続されておｊ９．５００マイクロ抄のオーバーシュート
間隔を計時する。単安定マルチバイブレータ３１のＱ出
力は、その出力が高である間、単安定マルチバイプル３
４の動作を可能化し、単安定マルチバイブレータ２９の
Ｑ′出力によシ指示される次の時間サイクルのイニシャ
ライズでこのＱ′出力が低に移行すると、ＬＥＤＤ９を
点灯する。１０００ミリ秒のオーバーシュートの間、単
安定マルチパイプレーク３１の出力が、１ミリ秒の継続
時間を有する単安定マルチバイブレータ３２の動作を可
能化する。単安定マルチバイブレータ５２ｉｌ：単安定
マルチバイブレータ３５にＷｋされておシ、該単安定マ
ルチバイブレータ３２のＱ出力が縞である間、単安定マ
ルチバイブレータ５５の動作を可能化し、単安定マルチ
バイブレータ２９のＱ′出力によシ指示される次の時間
サイクルのイニシャライズでとのＱ′出力が低に移行す
るとＬＥＤ Ｄｌｏを点灯する。
タイマ３２がその期間を終了すると、タイマ３３が計時
を開始し、２マイクロ秒後終了する。
を開始し、２マイクロ秒後終了する。
これによってＬＥＤ Ｄｌｌはターンオンされ、２０
００マイクロ秒のオーバーシュートが指示される。
００マイクロ秒のオーバーシュートが指示される。
第３図を参照して説明すると、ＧＴＤ−５プログラム実
行１００の各１０ミリ秒ごとに、システムは、八−ドウ
ェア割込み回路から制御信号を受信し、その結果、最高
優先タスクに対応するランプをターンオンし、タイムサ
イクルオーバーシュートタイマを再トリガする（これら
はブロック１０１で遂行される）。タスクは予め定めら
れた順序で遂行される。割込みレベルタスクは、最高の
優先性を有しておシ最初に遂行され、主レベル処理が次
に遂行され、その後行列のレベル処理が遂行され、マル
チタスクレベル処理が最後に遂行される。
行１００の各１０ミリ秒ごとに、システムは、八−ドウ
ェア割込み回路から制御信号を受信し、その結果、最高
優先タスクに対応するランプをターンオンし、タイムサ
イクルオーバーシュートタイマを再トリガする（これら
はブロック１０１で遂行される）。タスクは予め定めら
れた順序で遂行される。割込みレベルタスクは、最高の
優先性を有しておシ最初に遂行され、主レベル処理が次
に遂行され、その後行列のレベル処理が遂行され、マル
チタスクレベル処理が最後に遂行される。
次に、ブロック１０２が遂行され、遂行を必要とされる
割込みレベル優先タスクにｆｆ１ｌＪ御を与える。
割込みレベル優先タスクにｆｆ１ｌＪ御を与える。
これは割込みレベル処理と称される。これらのすべての
タスクが遂行された後、ブロック１０６は次の形式のタ
スクへの前進を要求する。
タスクが遂行された後、ブロック１０６は次の形式のタ
スクへの前進を要求する。
ブロック１０４は、制御が割シ込まれたタスクに戻るべ
きかどうかを決定する。この間に対するＹＥＳの答えに
よシ指示されるところにしたがって、制御が祠９込まれ
たタスクに戻るべきならは、ブロック１０５で−シ込ま
れたタスクに対応するランプが点灯され、Ｇ’ｌ’Ｄ−
５プログラムによジブロック１０６のタスクに制御が与
えられる。
きかどうかを決定する。この間に対するＹＥＳの答えに
よシ指示されるところにしたがって、制御が祠９込まれ
たタスクに戻るべきならは、ブロック１０５で−シ込ま
れたタスクに対応するランプが点灯され、Ｇ’ｌ’Ｄ−
５プログラムによジブロック１０６のタスクに制御が与
えられる。
制御が！ｊｌＪシ込まれたタスクに戻るべきではなかっ
たならば、ブロック１０７が実行される。これは、遂行
されるべきタスクのレベルに対応するランプをターンオ
ンする。次に、ブロック１０８で適当なタスクが実際に
遂行される。例えは、まず主レベル処理タスク１１０に
制御が与えられる。
たならば、ブロック１０７が実行される。これは、遂行
されるべきタスクのレベルに対応するランプをターンオ
ンする。次に、ブロック１０８で適当なタスクが実際に
遂行される。例えは、まず主レベル処理タスク１１０に
制御が与えられる。
このタスクが完了したら、上の論理回路を介してエント
リが行なわれ、ブロック１０８で主レベルタスク１２０
に制御が与えられる。
リが行なわれ、ブロック１０８で主レベルタスク１２０
に制御が与えられる。
次に、ブロック１０８で、行列レベルのタスク１３０に
制御が賦与される。タスク１３０が完了したら、制御は
ＧＴＤ−５ＦＡＸ動作システムブロック１５５に移され
る。再度、上述の論理回路を介してエントリが行なわれ
、行列レベルタスク１４０に制御が与えられる。タスク
１４０が完了し動作システムブロック１５５に制御が戻
ったら、マルチタスクレベル処理に進行することになる
。
制御が賦与される。タスク１３０が完了したら、制御は
ＧＴＤ−５ＦＡＸ動作システムブロック１５５に移され
る。再度、上述の論理回路を介してエントリが行なわれ
、行列レベルタスク１４０に制御が与えられる。タスク
１４０が完了し動作システムブロック１５５に制御が戻
ったら、マルチタスクレベル処理に進行することになる
。
マルチタスクレベル処理は、処理の最低レベルである。
すべての中断レベル、主レベルおよび行列レベルジョブ
が完了したら、ブロック１０日でマルチタスク処理が遂
行され、制御はブロック１５０に移行する。ブロック１
５０ですべてのランプがターンオフされる。次に、ブロ
ック１５１で、動作準備完了のジョブが探索される。こ
れは若干の時間を要するから、予めライトを点灯させる
と誤読取りを生じよう。１つのジョブが見出されたら、
ブロック１５２でマルチタスクランプがターンオンされ
る。ついで、ブロック１５３でこのジョブに対する処理
が遂行される。これが完了したらブロック１５４でラン
プはターンオフされ、ＧＴＤ−５ＦＡＸ動作システムブ
ロック１５５に出ル。
が完了したら、ブロック１０日でマルチタスク処理が遂
行され、制御はブロック１５０に移行する。ブロック１
５０ですべてのランプがターンオフされる。次に、ブロ
ック１５１で、動作準備完了のジョブが探索される。こ
れは若干の時間を要するから、予めライトを点灯させる
と誤読取りを生じよう。１つのジョブが見出されたら、
ブロック１５２でマルチタスクランプがターンオンされ
る。ついで、ブロック１５３でこのジョブに対する処理
が遂行される。これが完了したらブロック１５４でラン
プはターンオフされ、ＧＴＤ−５ＦＡＸ動作システムブ
ロック１５５に出ル。
制御パネル上の１つのランプは、各処理レベルに対応し
ている。すなわち、１つのランプは割込みレベル処理し
て対応しておシ、１つのランプは主レベル処理に対応し
ておシ、１つのランプは行列レベル処理に対応しており
、１つのランプはマルチタスクレベル処理に対応してい
る。処理ソフトウェアに対して本発明のためになされた
追加は、ブロック１０１．１０５．１０７、ｔ５ｏ、１
５２および１５４を含む。
ている。すなわち、１つのランプは割込みレベル処理し
て対応しておシ、１つのランプは主レベル処理に対応し
ておシ、１つのランプは行列レベル処理に対応しており
、１つのランプはマルチタスクレベル処理に対応してい
る。処理ソフトウェアに対して本発明のためになされた
追加は、ブロック１０１．１０５．１０７、ｔ５ｏ、１
５２および１５４を含む。
第４図を参照すると、本発明の表示パネルが示されてい
る。スイッチＳＷ５は、標準実時間使用指示器または使
用者特定指示器がメータ９９上に表示されるべきか如か
を指示する。標準実時間指示器は、割込みレベルランプ
、主レベルランプ、Ｑレベルランプおよびマルチタスク
レベルランプである。スイッチ＆Ｗ１〜８Ｗ４は、４つ
の標準実時間便用指示器のどの組合せが表示されるべき
かを有効に選択する。また、作動された複数のスイッチ
は、タスクを選択し、選択されたタスクを加え合わせ、
バー七ンジメータ９９上に表示せしめる。パネルの左側
にｉ、５００マイクロ秒、１０００マイクロ秒および２
０００マイクロ秒に対するタイムスライスオーバーシュ
ートランプが示されている。
る。スイッチＳＷ５は、標準実時間使用指示器または使
用者特定指示器がメータ９９上に表示されるべきか如か
を指示する。標準実時間指示器は、割込みレベルランプ
、主レベルランプ、Ｑレベルランプおよびマルチタスク
レベルランプである。スイッチ＆Ｗ１〜８Ｗ４は、４つ
の標準実時間便用指示器のどの組合せが表示されるべき
かを有効に選択する。また、作動された複数のスイッチ
は、タスクを選択し、選択されたタスクを加え合わせ、
バー七ンジメータ９９上に表示せしめる。パネルの左側
にｉ、５００マイクロ秒、１０００マイクロ秒および２
０００マイクロ秒に対するタイムスライスオーバーシュ
ートランプが示されている。
使用者特定指示のためスイッチＳＷＳが選択されると、
各スイッチ８Ｗ１〜８Ｗ４は、４つの使用者特定指示器
を選択してランプＵＤＩ〜ＵＤ４上に表示を行なわせ、
また標準タスクに対して説明されたようにこれらを加え
合わせてパーセントメータ９９上に表示することもでき
る。
各スイッチ８Ｗ１〜８Ｗ４は、４つの使用者特定指示器
を選択してランプＵＤＩ〜ＵＤ４上に表示を行なわせ、
また標準タスクに対して説明されたようにこれらを加え
合わせてパーセントメータ９９上に表示することもでき
る。
以上、本発明を好ましい具体例について図示説明したが
、技術に精通したものであれは、本発明の技術思想から
逸脱することなく槙々の変更をなすことができることは
明らかである。
、技術に精通したものであれは、本発明の技術思想から
逸脱することなく槙々の変更をなすことができることは
明らかである。
第１鮪は実時間使用メータの制御論理回路の概略回路図
、第２図はオーバーシュート指示ランプに対するタイミ
ング論理１ｇ回路の概略回路図、第３図は本発明のソフ
トウェアの＆１理流れ図、第４因は本発明の実時間使用
メータのパネルの正面図である。 １．３：ＮＯＲゲート ２．４〜７：ＮＡＮＤゲート ８．９：ラッチ １０〜１７：バッファ １Ｂ〜２５ ： ＮＡＮＤゲート ２６．２７：インバータ ９９：メータ
、第２図はオーバーシュート指示ランプに対するタイミ
ング論理１ｇ回路の概略回路図、第３図は本発明のソフ
トウェアの＆１理流れ図、第４因は本発明の実時間使用
メータのパネルの正面図である。 １．３：ＮＯＲゲート ２．４〜７：ＮＡＮＤゲート ８．９：ラッチ １０〜１７：バッファ １Ｂ〜２５ ： ＮＡＮＤゲート ２６．２７：インバータ ９９：メータ
Claims (1)
- （１）表示手段と、処理システムに応答して作動され、
複数の状態ビットを含む状態表示データワードを伝送す
る手段と、前記処理システムおよび前記指示手段に接続
されて、前記状態表示データワードを記憶するように作
動される記憶手段と、該記憶手段および前記表示手段に
接続されて、前記記憶された状態表示データワードを可
視表示のため前記表示手段に伝送するように作動される
ゲート手段と、前記ゲート手段と前記表示手段間に接続
されており、前記状態表示データワードに応答して作動
されて、予定された数の前記状態ビットを可視的表示の
ために前記表示手段に選択的に伝送するように作動され
るスイッチ手段とを備える、処理システムにおける実時
間使用メータ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/653,190 US4713791A (en) | 1984-09-24 | 1984-09-24 | Real time usage meter for a processor system |
| US653190 | 1984-09-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6186849A true JPS6186849A (ja) | 1986-05-02 |
Family
ID=24619858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60209046A Pending JPS6186849A (ja) | 1984-09-24 | 1985-09-24 | 処理システム用実時間使用メータ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4713791A (ja) |
| JP (1) | JPS6186849A (ja) |
| BE (1) | BE903286A (ja) |
| CA (1) | CA1233569A (ja) |
| IT (1) | IT1185356B (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4924428A (en) * | 1987-12-08 | 1990-05-08 | Northern Telecom Limited | Real time digital signal processor idle indicator |
| EP0431232A1 (en) * | 1989-12-06 | 1991-06-12 | International Business Machines Corporation | Mechanism for measuring the service times of software and hardware components in complex systems |
| US5675510A (en) * | 1995-06-07 | 1997-10-07 | Pc Meter L.P. | Computer use meter and analyzer |
| US6223201B1 (en) | 1996-08-27 | 2001-04-24 | International Business Machines Corporation | Data processing system and method of task management within a self-managing application |
| US6108637A (en) | 1996-09-03 | 2000-08-22 | Nielsen Media Research, Inc. | Content display monitor |
| US6643696B2 (en) | 1997-03-21 | 2003-11-04 | Owen Davis | Method and apparatus for tracking client interaction with a network resource and creating client profiles and resource database |
| DE69807088D1 (de) * | 1997-05-14 | 2002-09-12 | Compuware Corp | Exakte information über profil und zeitablauf für multitasking-systeme |
| AUPQ206399A0 (en) | 1999-08-06 | 1999-08-26 | Imr Worldwide Pty Ltd. | Network user measurement system and method |
| WO2001052462A2 (en) | 2000-01-12 | 2001-07-19 | Jupiter Media Metrix, Inc. | System and method for estimating prevalence of digital content on the world-wide-web |
| US8271778B1 (en) | 2002-07-24 | 2012-09-18 | The Nielsen Company (Us), Llc | System and method for monitoring secure data on a network |
| AU2008260397B2 (en) * | 2007-05-31 | 2012-08-16 | The Nielsen Company (Us), Llc | Methods and apparatus to model set-top box data |
| US20140379421A1 (en) | 2013-06-25 | 2014-12-25 | The Nielsen Company (Us), Llc | Methods and apparatus to characterize households with media meter data |
| US9277265B2 (en) | 2014-02-11 | 2016-03-01 | The Nielsen Company (Us), Llc | Methods and apparatus to calculate video-on-demand and dynamically inserted advertisement viewing probability |
| US10219039B2 (en) | 2015-03-09 | 2019-02-26 | The Nielsen Company (Us), Llc | Methods and apparatus to assign viewers to media meter data |
| US9848224B2 (en) | 2015-08-27 | 2017-12-19 | The Nielsen Company(Us), Llc | Methods and apparatus to estimate demographics of a household |
| US10791355B2 (en) | 2016-12-20 | 2020-09-29 | The Nielsen Company (Us), Llc | Methods and apparatus to determine probabilistic media viewing metrics |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4363441A (en) * | 1980-04-23 | 1982-12-14 | Emanuel Feinberg | Thermal energy usage meter for multiple unit building |
| US4471348A (en) * | 1982-01-15 | 1984-09-11 | The Boeing Company | Method and apparatus for simultaneously displaying data indicative of activity levels at multiple digital test points in pseudo real time and historical digital format, and display produced thereby |
| US4511961A (en) * | 1982-04-16 | 1985-04-16 | Ncr Corporation | Apparatus for measuring program execution |
| US4484269A (en) * | 1982-05-05 | 1984-11-20 | Honeywell Information Systems Inc. | Apparatus for providing measurement of central processing unit activity |
-
1984
- 1984-09-24 US US06/653,190 patent/US4713791A/en not_active Expired - Fee Related
-
1985
- 1985-06-14 CA CA000484091A patent/CA1233569A/en not_active Expired
- 1985-09-23 BE BE2/60797A patent/BE903286A/fr not_active IP Right Cessation
- 1985-09-24 JP JP60209046A patent/JPS6186849A/ja active Pending
- 1985-09-29 IT IT22213/85A patent/IT1185356B/it active
Also Published As
| Publication number | Publication date |
|---|---|
| IT1185356B (it) | 1987-11-12 |
| BE903286A (fr) | 1986-01-16 |
| CA1233569A (en) | 1988-03-01 |
| US4713791A (en) | 1987-12-15 |
| IT8522213A0 (it) | 1985-09-19 |
| IT8522213A1 (it) | 1987-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6186849A (ja) | 処理システム用実時間使用メータ | |
| US4034353A (en) | Computer system performance indicator | |
| US5637932A (en) | Power consumption control system | |
| US5818715A (en) | Method and system for efficiently modifying a project model in response to an update to the project model | |
| DE68921405T3 (de) | Vorrichtung zur Verminderung des Energieverbrauchs eines Rechnersystems. | |
| US6314446B1 (en) | Method and system for monitoring tasks in a computer system | |
| DE3650092T2 (de) | E/a-steuerung mit zwei funktionen. | |
| DE69825915T2 (de) | Verfahren und vorrichtung zur umschaltung zwischen quellen-synchron-takt/- und gemeinsam-takt-datenübertragungs-modi in einem mehragent-übertragungs-system | |
| US4438490A (en) | Clock control of a central processing unit from a monitor interface unit | |
| US4458309A (en) | Apparatus for loading programmable hit matrices used in a hardware monitoring interface unit | |
| DE4309532A1 (de) | Verfahren zur Einrichtung zum Sichern einer Systemabbildung auf eine permanente Speichereinrichtung | |
| JPH03189739A (ja) | ソフトウェア構成要素とハードウェア構成要素のサービス時間を測定する機構 | |
| PL164259B1 (pl) | Uklad komputerowy PL | |
| EP1899825B1 (en) | Device and method for controlling multiple dma tasks | |
| JPS6186890A (ja) | 処理システム用実時間使用指示器 | |
| CN1014101B (zh) | 数字信号处理机空载率测定及指示设备 | |
| Palya et al. | A powerful, inexpensive experiment controller or IBM PC interface and experiment control language | |
| CN117389712A (zh) | 一种gpu多线程调度管理系统 | |
| DE4228754C2 (de) | Unterbrechungseinrichtung für ein Mikroprozessorsystem und Verfahren zum zuverlässigen Unterbrechen einer CPU | |
| DE69630851T2 (de) | Leistungssteuerung eines Informationsverarbeitungssystems | |
| CN2194528Y (zh) | 有记忆功能的病房呼叫装置 | |
| JPS61262858A (ja) | プログラムデバツグ装置 | |
| JPS60244994A (ja) | モニタ−の輝度制御装置 | |
| WO1999032983A1 (de) | Verfahren zum austausch von signalen zwischen über einen bus verbundenen modulen sowie vorrichtung zur durchführung des verfahrens | |
| JPS6162946A (ja) | ジヨブ再スケジユ−ル制御方式 |