JPS6186859A - バス選択装置 - Google Patents

バス選択装置

Info

Publication number
JPS6186859A
JPS6186859A JP20780584A JP20780584A JPS6186859A JP S6186859 A JPS6186859 A JP S6186859A JP 20780584 A JP20780584 A JP 20780584A JP 20780584 A JP20780584 A JP 20780584A JP S6186859 A JPS6186859 A JP S6186859A
Authority
JP
Japan
Prior art keywords
bus
interface device
identification number
buses
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20780584A
Other languages
English (en)
Inventor
Tsukasa Furuya
古屋 司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP20780584A priority Critical patent/JPS6186859A/ja
Publication of JPS6186859A publication Critical patent/JPS6186859A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ処理装置に利用されるノ\ス制御方式に
関する。特にバスの選択方式に関する。
〔従来の技術〕
従来、複数のバスを接続できる中央処理装置においてこ
のバスの選択手段として一つ一つのノースに対しインタ
ーフェース装置の選択を実施し、選択されたバスに目的
のインターフェース装置がないとき、次のバス番号に対
し順次アクセスする方式が用いられてきた。
〔発明が解決しようとする問題点〕
しかし上記の方式では、選択されるバスのうち順位が最
後のバスに接続されたインターフェース装置を選ふ場合
には、全てのバスに無駄なインターフェース装置選択指
示を出すことになり、装置選択の時間が多(かかる。こ
れは中央処理装置の性能を低下させる原因となる。また
各バスにインターフェース装置選択指示を送出すること
は、それぞれのバスではある定まった時間がその指示に
費やされることになり、他のインターフェース装置のバ
ス使用がその間妨げられる欠点があった。
本発明は上記問題点を解決するものであり、中央処理装
置の性能ならびにバスの使用効率を向上した選択装置を
提供することを目的とする。
[問題点を解決するための手段] 本発明は、複数のバスがバス選択回路を介して接続され
、上記複数のバスに接続されるインターフェース装置に
付与された識別番号により上記バスの一つを選択する手
段を偏えた中央処理装置のバス選択装置において、この
中央処理装置に接続された主記憶装置の上記識別番号に
基づくアドレス上に対応するバス番号を記憶する領域を
設け、上記選択する手段は、上記識別番号にしたがって
上記アドレスの内容を読出し、その内容にしたがって上
記バスの一つを選択する手段を含むことを特徴とする。
〔作用〕
主記1a装置にインターフェース装置の識別番号をアド
レスとして、そのインターフェース装置が接続されてい
るバス番号を格納しておく。接続されるインターフェー
ス装置に対応する識別番号を与えるとそのデータバスの
番号がわかり、所要のインターフェース装置を迅速に選
択できる。
〔実施例〕
次に、本発明について添付図面を参照して詳細に説明す
る。
本発明の実施例回路を第1図に示す。この図は中央処理
装置のバスへの接続部分を示す回路図である。主記1!
装置1の出力は、インターフェース装置レジスタ3のバ
ス番号フィールド31に人力する。制御回路2の一方の
出力は主記憶装置1に入力するとともに他方の出力は、
上記バス番号フィールド31に入力する。またバス番号
フィールド31の出力は主記憶装置1に入力するととも
にバス選択回路4に入力する。インターフェース装置レ
ジスタ3の識別番号フィールド32の出力は上記バス選
択回路4に人力するとともに前記主記憶装置1に入力す
る。バス選択回路403つの出力はバス20とバス21
とバス22とにそれぞれ入力し、図外のインターフェー
ス装置に結合する。
中央処理装置は、バスに接続されているインターフェー
ス装置に対しインターフェース装置識別番号を含むイン
ターフェース装置コマンドを送出することにより、イン
ターフェース装置を選択指示する。第1図にてインター
フェース装置レジスタ3はバス番号フィールド31とイ
ンターフェース装置識別番号フィールド32を含んでい
る。インターフェース装置識別番号データ線10の信号
は、ノ<ス選択回路4および主記憶装置1への入力信号
となる。主記(、?HHI3は、格納されているバス番
号データに対するアドレス情報として、またバス選択回
路4には、インターフェース装置識別番号情報として用
いられる。
主記X9 装置1のハードウェア専用使用領域には、識
別番号に対するバス番号がデータとして格納されており
、システムの立上げ時に全ての識別番号を全パス20〜
22に送出することにより、どのバスにどの識別番号を
持ったインターフェース装置が接続されているかがわか
る。また、固定システムにおいては、始めにデータとし
てバス番号を格納しておくこともできる。識別番号フィ
ールドデータ線10は上記ハードウェア専用使用領域の
)\ス番号データに対するアドレスとなり、その識別番
号を1hっだインターフェース装置のバス番号がデータ
線11を介して主記憶装置から読出される。
制御回路2は、このデータ線11よりの番号をインター
フェース装置レジスタ3のバス番号フィールド31にセ
ットする。バス番号フィールド31のバス番号綿I3は
、バス選択回路4に入力し、識別番号データ線10出力
を各バスの1つに選びインターフェース装置コマンドと
してバスに送出する。第2図はバス選択回路4の詳細回
路図である。前記識別番号データyIcloと、デコー
ド回路41の出力45とはそれぞれ複数のアンド回路4
2aを介してバス20に出力する。上記識別番号データ
線IOとデコード回路41の出力44とはそれぞれ複数
の他のアンド回路42bを介して、バス21に出力する
。また上記識別番号データ線10とデコード回路41の
出力43とはそれぞれ複数の別のアンド回路42cを介
してバス22に出力する。バス番号入力線13はデコー
ド回路41により各バス選択信号として回路出力43〜
45にデコードされる。識別番号データ線10出力は、
アンド回路群42(a、 b 、 c)により選択され
たデコード回路出力信号43〜45によって指定のバス
20〜22に出力される。
システム立上げ時には、バス番号と識別番号の対応を調
査し、主記憶装置1にバス番号データを書込む。この動
作についてさらに説明する。制御回路2はインターフェ
ース装置レジスタ3に識別番号とバス番号の初期値をセ
ントする。これはリセット動作によって代えられても良
い。
前記のように、インターフェース装置コマンド送出を行
い該当するインターフェース装置がなかったならば、次
のバス番号をバス番号フィールド31にセットし再びイ
ンターフェース装置コマンド送出を実施する。もしイン
ターフェース装置が選択されたならば、バス番号フィー
ルドバス番号線13出力を識別番号フィールドデータ′
frfAIO出力でアドレスする主記憶装置1のデータ
フィールドに格納し、次の識別番号を識別番号フィール
ド32にセットする。以上の手続きにて全ての識別番号
につき調査することによりインターフェース装置の接続
されているバス番号が確定される。
〔発明の効果〕
本発明は以上説明したように、主記憶装置に格納された
各インターフェース装置の接続されているバス番号を使
用することにより、バスに対する無駄なアクセスを省き
、中央処理およびインターフェース装置のスルーブツト
を向上させる効果がある。
【図面の簡単な説明】
第1図は本発明の実施例装置のブロック構成図。 第2図は第1図のバス選択回路のブロック構成詳細図。 1・・・主記・億装置、2・・・制御回路、3・・・イ
ンターフェース装置レジスタ、4・・・バス選択回路、
10・・・識別番号データ線、13・・・バス番号線、
31・・・バス番号フィールド、32・・・識別番号フ
ィールド、41・・・デコード回路、42・・・アンド
回路、43〜45・・・デコード回1倍出力。

Claims (1)

    【特許請求の範囲】
  1. (1)複数のバスがバス選択回路を介して接続され、上
    記複数のバスに接続されるインターフェース装置に付与
    された識別番号により上記バスの一つを選択する手段を
    備えた 中央処理装置のバス選択装置において、 この中央処理装置に接続された主記憶装置の上記識別番
    号に基づくアドレス上に対応するバス番号を記憶する領
    域を設け、 上記選択する手段は、上記識別番号にしたがって上記ア
    ドレスの内容を読出し、その内容にしたがって上記バス
    の一つを選択する手段を含むことを特徴とするバス選択
    装置。
JP20780584A 1984-10-03 1984-10-03 バス選択装置 Pending JPS6186859A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20780584A JPS6186859A (ja) 1984-10-03 1984-10-03 バス選択装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20780584A JPS6186859A (ja) 1984-10-03 1984-10-03 バス選択装置

Publications (1)

Publication Number Publication Date
JPS6186859A true JPS6186859A (ja) 1986-05-02

Family

ID=16545786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20780584A Pending JPS6186859A (ja) 1984-10-03 1984-10-03 バス選択装置

Country Status (1)

Country Link
JP (1) JPS6186859A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63168758A (ja) * 1987-01-07 1988-07-12 Fujitsu Ltd マルチバス制御方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63168758A (ja) * 1987-01-07 1988-07-12 Fujitsu Ltd マルチバス制御方式

Similar Documents

Publication Publication Date Title
US4245301A (en) Information processing system
JPH05233560A (ja) 多重プロセッサ回路用プロセッサ間連絡システムおよびその方法
JPS59214977A (ja) デ−タ処理装置
JPS6162961A (ja) 入出力機器
JPH07319840A (ja) マルチcpu装置
JPS62182857A (ja) 入出力制御装置
JP2821176B2 (ja) 情報処理装置
JP2754692B2 (ja) データ処理装置
JP3131918B2 (ja) メモリ装置
JPS6019023B2 (ja) デ−タ処理装置
JPH0677239B2 (ja) メモリアクセス制御装置
JPH0368046A (ja) メモリアクセス方式
JPH06337847A (ja) マルチプロセッサ装置
JPS63168720A (ja) メモリバツフア装置
JPS6048774B2 (ja) デ−タファイル管理方式
JPH02146641A (ja) 記憶装置
JPH0424852A (ja) マルチポートアクセス方式
JPH05204830A (ja) 入出力制御装置
JPS6376041A (ja) 複数ポ−トに対するデ−タのリ−ド,ライト方式
JPH05210566A (ja) メモリ装置及びメモリのデータ読取り/書込み方法
JPS6362055A (ja) 読出し専用メモリ
JPS6383854A (ja) デ−タ転送回路
JPH0359454B2 (ja)
JPH04256056A (ja) コンピュータシステム
JPH0279149A (ja) 記録装置のデータ転送方式