JPS6187445A - ４線式半二重通信方式 - Google Patents
４線式半二重通信方式Info
- Publication number
- JPS6187445A JPS6187445A JP59207127A JP20712784A JPS6187445A JP S6187445 A JPS6187445 A JP S6187445A JP 59207127 A JP59207127 A JP 59207127A JP 20712784 A JP20712784 A JP 20712784A JP S6187445 A JPS6187445 A JP S6187445A
- Authority
- JP
- Japan
- Prior art keywords
- data
- line
- transmission
- control line
- character string
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/16—Half-duplex systems; Simplex/duplex switching; Transmission of break signals non-automatically inverting the direction of transmission
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Bidirectional Digital Transmission (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データ通信端末同士、情報処理装置同士、或
いは端末と情報処理装置との間、などでデータ線を介し
て、任意のビットパターンから成るビット列をデータと
して送受信するための４♀Ｊ〈武生二重通信方式に関す
るものである。
いは端末と情報処理装置との間、などでデータ線を介し
て、任意のビットパターンから成るビット列をデータと
して送受信するための４♀Ｊ〈武生二重通信方式に関す
るものである。
従来、データ通信方式としては、互いに通信を行う二つ
の装置の間に、送信用データ線と受信用データ線をもち
、７ビノト或いは８ヒツトをｊｉｊ位として構成された
文字をデータとして伝送し、データの最後を表示する文
字により、データ送信の終了を表示するという方式が採
られていた。
の装置の間に、送信用データ線と受信用データ線をもち
、７ビノト或いは８ヒツトをｊｉｊ位として構成された
文字をデータとして伝送し、データの最後を表示する文
字により、データ送信の終了を表示するという方式が採
られていた。
このため、通信を行わんとする二つの装置が、例えば上
述の如く情報処理装置などであって、任意のビットパタ
ーンから成るビット列をデータとして送受信したいとい
う場合、送受信中のビットパターンの中に、送イＳ終了
を表示する文字に対応したヒントパターンが含まれてい
ると、それをデータとしてではなく、送信終了を表示す
る文字として解釈してしまい、途中でデータ通信が終了
することになり、結果として、任意のビレドパターンを
もつヒツト列の送信はできないという欠点があった・ また従来のデータ通信方式では、受信不可或いは可能を
示す文字列（特定のビットパターンから成る）か予め決
められており、送信中に、相手装置からその文字列が送
られてくると、それに従って送信を中止したり再開した
りする方法が採られており、その結果、相手装置が完全
に所要データの父１、言か可能であることを６宜認せず
にデータの送信を開始してしまい、結果として、データ
通信が失ＩＩシこ帰すこともあるという欠点があった。
述の如く情報処理装置などであって、任意のビットパタ
ーンから成るビット列をデータとして送受信したいとい
う場合、送受信中のビットパターンの中に、送イＳ終了
を表示する文字に対応したヒントパターンが含まれてい
ると、それをデータとしてではなく、送信終了を表示す
る文字として解釈してしまい、途中でデータ通信が終了
することになり、結果として、任意のビレドパターンを
もつヒツト列の送信はできないという欠点があった・ また従来のデータ通信方式では、受信不可或いは可能を
示す文字列（特定のビットパターンから成る）か予め決
められており、送信中に、相手装置からその文字列が送
られてくると、それに従って送信を中止したり再開した
りする方法が採られており、その結果、相手装置が完全
に所要データの父１、言か可能であることを６宜認せず
にデータの送信を開始してしまい、結果として、データ
通信が失ＩＩシこ帰すこともあるという欠点があった。
し発明か解決しようとする問題点〕
そこで本発明では、従来のデータ通信方式において、任
意のビットパターンから成るヒント列をデータとして送
信可能にすること、また相手装置が確実に受信可能であ
ることを確認してからデータ送信を開始し、無効なデー
タ送信をしないようにすること、を解決すべき問題点と
している。
意のビットパターンから成るヒント列をデータとして送
信可能にすること、また相手装置が確実に受信可能であ
ることを確認してからデータ送信を開始し、無効なデー
タ送信をしないようにすること、を解決すべき問題点と
している。
従って本発明は、二つの装置の間で、任意のビットパタ
ーンから成ろヒツト列をデータとして送受信することが
でき、また一旦開始したデータ送信は必らず最後まで行
われ、途中で失敗に九１１することのないようにした４
線式半二重通信方式を提供することにある。
ーンから成ろヒツト列をデータとして送受信することが
でき、また一旦開始したデータ送信は必らず最後まで行
われ、途中で失敗に九１１することのないようにした４
線式半二重通信方式を提供することにある。
〔問題点を解決するための手段および作用〕本発明によ
る４線式半二重通信方式は、送信要求および送信終了を
相手方に伝えるための各自専用の制御線と、任意のビッ
トパターンから成るヒツト列をデータとして送信するた
めのデータ線と、受信するためのテーク線と、を介して
相互に接続され、互いに通信を行う二つの装置において
、送信すべきデータを持つ装置が、各自の制御線を介し
て送信要求を示す制御信号を送ることによりデータの送
信要求を相手装置に伝え、相手装置からデータ線を介し
て、要求の受け入れ可否を示す情報として、特定のビッ
トパターンにより構成される文字列を受けた後に、可の
場合には、データ線を介してデータ（任意のビットパタ
ーンから成るヒフ・１−列）の送信を開始し、データの
送信終了時には、制御線に送信終了を示す制御信号を送
ることによりデータの送信終了を相手装置に伝え、相手
装置は、受信するデータの中に、特定の文字列を表わす
ビットパターンが含まれていても、それを文字列として
認識することなく、データとして受イ１．するよう番こ
したことを特徴としている。
る４線式半二重通信方式は、送信要求および送信終了を
相手方に伝えるための各自専用の制御線と、任意のビッ
トパターンから成るヒツト列をデータとして送信するた
めのデータ線と、受信するためのテーク線と、を介して
相互に接続され、互いに通信を行う二つの装置において
、送信すべきデータを持つ装置が、各自の制御線を介し
て送信要求を示す制御信号を送ることによりデータの送
信要求を相手装置に伝え、相手装置からデータ線を介し
て、要求の受け入れ可否を示す情報として、特定のビッ
トパターンにより構成される文字列を受けた後に、可の
場合には、データ線を介してデータ（任意のビットパタ
ーンから成るヒフ・１−列）の送信を開始し、データの
送信終了時には、制御線に送信終了を示す制御信号を送
ることによりデータの送信終了を相手装置に伝え、相手
装置は、受信するデータの中に、特定の文字列を表わす
ビットパターンが含まれていても、それを文字列として
認識することなく、データとして受イ１．するよう番こ
したことを特徴としている。
次に図を参照して本発明の詳細な説明する。
図は本発明の一実施例を示すブロック図である。
同図において、Ａ及びＢは互いに通信を行う装置、８Ｍ
は装置Ａ′ＩＪ＜装置Ｂに送（ｉｉずべきデータを記憶
するだめのメモリ、ＲＭは装置Ｂから送信されるデータ
を記憶するメモリ、ＰＧは装置へが装置Ｂに列してデー
タ受１工が可能であるか否かの応答を示す文字列を発生
ずるパターンンエネレーク、ＯＲはメモリＳＭから送ら
れるデータとパルスジェネレータＰＧから送られる文字
列のビット毎の論理和を取って装置Ｂへ送信するオア回
路、ＣＴＬは全体を制御するコントローラ、ＡＮＤ １
は装置Ｂから送信される情報をコントローラｃＴＬの信
号との論理積を取ってレジスタＲＥＧに受信するための
アンド回路、ＡＮＤ２は装置Ｂがら送信されるデータを
コントローラＣＴＬの信号との論理積を取ってメモリＲ
Ｍに受信するためのアンド回路である。
は装置Ａ′ＩＪ＜装置Ｂに送（ｉｉずべきデータを記憶
するだめのメモリ、ＲＭは装置Ｂから送信されるデータ
を記憶するメモリ、ＰＧは装置へが装置Ｂに列してデー
タ受１工が可能であるか否かの応答を示す文字列を発生
ずるパターンンエネレーク、ＯＲはメモリＳＭから送ら
れるデータとパルスジェネレータＰＧから送られる文字
列のビット毎の論理和を取って装置Ｂへ送信するオア回
路、ＣＴＬは全体を制御するコントローラ、ＡＮＤ １
は装置Ｂから送信される情報をコントローラｃＴＬの信
号との論理積を取ってレジスタＲＥＧに受信するための
アンド回路、ＡＮＤ２は装置Ｂがら送信されるデータを
コントローラＣＴＬの信号との論理積を取ってメモリＲ
Ｍに受信するためのアンド回路である。
また、８１は装置へが装置Ｂにデータを送信するための
データ線、ｓ２は装置Δが装置ｒ−＞に対して送信要求
の信号を送るための制御線、ｓ３は装置Ｂが装置へに対
して送信要求の信号を送るための制御線、Ｓ ４ば装置
Ｂが装置へにデータを送信するためのデータ線、Ｆｌは
装置への外部装置がメモリＳＭへデータを書き込むため
のデータ線、Ｆ２は外部装置が装置ＡにメモリＳＭの内
容を送信するように要求するための制御線、Ｆ３は装置
ＡかメモリＲＭに情報があることやメモリＳＭの内容が
送信し終わったことを外部装置に通知するだめの制御線
、Ｆ４は装置Ａが外部装置にメモリＲＭの内容を伝える
ためのデータ線、Ｃ１はメモｉＪＳＭの内容を順次デー
タ線Ｔ２へ送り込む契機をξノーえＺ）制御線、Ｔ１は
メモ９３Ｍ内の情報の送（ごか終了したときそれをコン
トローラｃ ’ｒ Ｌ、へ通知−するｆン′うの制ｆ：
ｆｌｌ線、ＰｌはパルスジェネレータＰ （−； ４二
月しで受信可能を示す文字列パターンを発」ど′４−る
ごとを指示する制御線、Ｐ２はパルスジ工不し・−りｐ
ｃに対して受信不可を示す文字列パターンを発４［ユす
ることを指示する制御線、Ｃ２はパターンジェネレータ
ＰＣが発生ずるパターンを順次にデータ線［）３へ送り
込む契機を与える制御線、Ｃ：３１．土データ線Ｓ４に
送信されてきたデータ或いは文字列をデータ線Ｒ１へ送
り込むためにアンド回路ΔＮＤＩへ入力される制御線、
Ｃ４はデータ’＋Ｑ ３４に送信されてきた情報をデー
タ線Ｒ２へ送り込むためにアンド回路ＡＮＤ２へ入力さ
れる制御線、Ｃ５はデータ或いは文字列をデータ線Ｓ４
から受信するようメモリＲＭに指示する制御綿である。
データ線、ｓ２は装置Δが装置ｒ−＞に対して送信要求
の信号を送るための制御線、ｓ３は装置Ｂが装置へに対
して送信要求の信号を送るための制御線、Ｓ ４ば装置
Ｂが装置へにデータを送信するためのデータ線、Ｆｌは
装置への外部装置がメモリＳＭへデータを書き込むため
のデータ線、Ｆ２は外部装置が装置ＡにメモリＳＭの内
容を送信するように要求するための制御線、Ｆ３は装置
ＡかメモリＲＭに情報があることやメモリＳＭの内容が
送信し終わったことを外部装置に通知するだめの制御線
、Ｆ４は装置Ａが外部装置にメモリＲＭの内容を伝える
ためのデータ線、Ｃ１はメモｉＪＳＭの内容を順次デー
タ線Ｔ２へ送り込む契機をξノーえＺ）制御線、Ｔ１は
メモ９３Ｍ内の情報の送（ごか終了したときそれをコン
トローラｃ ’ｒ Ｌ、へ通知−するｆン′うの制ｆ：
ｆｌｌ線、ＰｌはパルスジェネレータＰ （−； ４二
月しで受信可能を示す文字列パターンを発」ど′４−る
ごとを指示する制御線、Ｐ２はパルスジ工不し・−りｐ
ｃに対して受信不可を示す文字列パターンを発４［ユす
ることを指示する制御線、Ｃ２はパターンジェネレータ
ＰＣが発生ずるパターンを順次にデータ線［）３へ送り
込む契機を与える制御線、Ｃ：３１．土データ線Ｓ４に
送信されてきたデータ或いは文字列をデータ線Ｒ１へ送
り込むためにアンド回路ΔＮＤＩへ入力される制御線、
Ｃ４はデータ’＋Ｑ ３４に送信されてきた情報をデー
タ線Ｒ２へ送り込むためにアンド回路ＡＮＤ２へ入力さ
れる制御線、Ｃ５はデータ或いは文字列をデータ線Ｓ４
から受信するようメモリＲＭに指示する制御綿である。
次に動作を説明する。外部装置はデータ線ト” ］によ
り装置へのメモリＳＭに対してデータを占込み、その後
、制御線Ｆ２により送信を要求する。
り装置へのメモリＳＭに対してデータを占込み、その後
、制御線Ｆ２により送信を要求する。
装置へのコントローラＣＴｌ−は制御線Ｓｌご送信要求
を示す信号を装置Ｈに向けて送る。それとともに装置へ
は制御綿Ｃ６に信号を送り、データ線Ｓ４に送られζ来
る情幸七をレジスタＲＥ Ｇ ’こ受信するよう’！＝
（ｉｉｆｉする。コントローラＣＴＬは信号線Ｒ３を
介して送られてきたレジスタＲＥ Ｇ内の情報を参照し
、装置Ｂが送信要求に対してとのように応答したかを判
断する。
を示す信号を装置Ｈに向けて送る。それとともに装置へ
は制御綿Ｃ６に信号を送り、データ線Ｓ４に送られζ来
る情幸七をレジスタＲＥ Ｇ ’こ受信するよう’！＝
（ｉｉｆｉする。コントローラＣＴＬは信号線Ｒ３を
介して送られてきたレジスタＲＥ Ｇ内の情報を参照し
、装置Ｂが送信要求に対してとのように応答したかを判
断する。
もしそれか受イ、１可能を示していたならば、制′４Ｙ
ＩＩ線ＣＩに信号を送り、メモリＳＭの内容を装置Ｂへ
送信する。送信の終了が制御線Ｔ１によりコントローラ
ＣＴＬへ通知された時に装置Ａは制御線Ｃ１への信号を
とめメモリＳＭからの送信を停止するとともに制御線Ｓ
２への信号を止めてデータの終了を装置Ｂへ通知する。
ＩＩ線ＣＩに信号を送り、メモリＳＭの内容を装置Ｂへ
送信する。送信の終了が制御線Ｔ１によりコントローラ
ＣＴＬへ通知された時に装置Ａは制御線Ｃ１への信号を
とめメモリＳＭからの送信を停止するとともに制御線Ｓ
２への信号を止めてデータの終了を装置Ｂへ通知する。
更に、制御線Ｆ３を介してメモリＳＭのデータの送信が
終了したことを外部装置へ通知する。
終了したことを外部装置へ通知する。
応答としてレジスタＲＥＧに送られてきた情報が受信不
可を示しているならば、制御線Ｓ２およびＣ５の信号を
停止し、一定時間後に再試行する。
可を示しているならば、制御線Ｓ２およびＣ５の信号を
停止し、一定時間後に再試行する。
ツ装置Ｂからデータを受信するためには次のように動作
させる。
させる。
Ｓ！ントローラＣＴＬが制御線Ｓ３監視し、装置Ｂから
送信要求を示す信号が送られてきた時、コント［１−ラ
ＣＴＬは制御線ＰＬおよびＣ２に信号を送り、装置Ｂに
対して受信可能であることを示す文字列をデータ線ＳＩ
上へ送り、同時に装置Ｂからデータを受信するように制
御線Ｃ５によりメモｌ） ｌ’＜ Ｍに指示する。その
後、装置Ｂより制御線Ｓ３を介して送信の終了が通知さ
れたならば、装置Δは外部装置に対して制御線Ｆ３を介
してデータの受（Ａを知らせるとともに制御線Ｃ５の信
号を止める・ 〔発明の効果〕 このように、本発明によれば、送信要求に対する相手装
置の応答により送信動作を制御するので、相手装置が受
信不可状態のときに送信を開始することがない。また、
送信情報の終了を特殊な文字によって示す必要かないの
で、任意のパターンを持つ情報を送信することか出来る
。
送信要求を示す信号が送られてきた時、コント［１−ラ
ＣＴＬは制御線ＰＬおよびＣ２に信号を送り、装置Ｂに
対して受信可能であることを示す文字列をデータ線ＳＩ
上へ送り、同時に装置Ｂからデータを受信するように制
御線Ｃ５によりメモｌ） ｌ’＜ Ｍに指示する。その
後、装置Ｂより制御線Ｓ３を介して送信の終了が通知さ
れたならば、装置Δは外部装置に対して制御線Ｆ３を介
してデータの受（Ａを知らせるとともに制御線Ｃ５の信
号を止める・ 〔発明の効果〕 このように、本発明によれば、送信要求に対する相手装
置の応答により送信動作を制御するので、相手装置が受
信不可状態のときに送信を開始することがない。また、
送信情報の終了を特殊な文字によって示す必要かないの
で、任意のパターンを持つ情報を送信することか出来る
。
図は本発明の一実施例を示すブロック図である。
符号説明
Ａ及びＢ：互いに通信を行う装置
ＳＭ ：装置へが装置Ｂに送信ずへき情幸１３を記憶
するためのメモリ ＲＭ ：装置Ｂから送（Ｊ、される情ｆしを記・１
０するメモリ ＰＧ ：装置Ａが装置Ｂに対して情報受信が１１Ｊ
ｉｉヒであるか否かをしめず応答情ｙＨを示す文字パタ
ーンを発生するパタ ーンジェネレータ ＯＲ：ＳＭから送られるデータとｌ）Ｇから送られる文
字列パターンのヒント毎 の論理和を取って装置［３へ情報を送 信するオア回路 Ｒｒｇｃ：装置Ｂの受信可能或いは不可を示す応答の文
字列受信するためのレジス タ ＣＩ”１．：全体の情報の流れを制御するコント１″１
−ラ 八＼１）Ｉ：装置Ｂから送信される情ｔａをＣ”「Ｌの
信号との論理積を取ってＲＥ Ｇに 受信するためのアンド回路 ΔＮＤ２：装置Ｂから送信される情報をＣＴＬの信号と
の論理積を取ってＲＭに受 信するためのアンド回路 ＳＩ ：装置Ａが装置Ｂにデータを送信するためのデ
ータ線 Ｓ２ ：装置Ｂが装置Ａに対して送信要求の信号を送
るための制御線 Ｓ３ ：装置Ｂが装置Ａに対して送信要求の信号を送
るための制御線 Ｓ４ ：装置Ｂが装置Ａにデータを送信するためのデ
ータ線 Ｆｌ ：装置への外部装置がＳＭへデータを書き込む
ためのデータ線 Ｆ２ ；外部装置が装置ＡにＳＭの内容を送信するよ
うに要求するための制御綿 Ｆ３ ；装置Ａ ′り＜ ＲＭにデータがあることや
ＳＭの内容が送信し終わったごとを 外部装置に通知するための制御綿 Ｆ４ ：装置へが外部装置にＲＭの内容を伝えるため
の制御線 Ｃ１：ＳＭの内容を順次′「２へ送り込む契機を与える
制御線 Ｃ２：ＰＧが発生するパターンを順次にＦ３へ送り込む
契機を与える制御線 Ｃ３：Ｓ２に送信されてきた情報を信号線Ｒ１へ送り込
むためにＡＮＤＩへ入 力される制御線 Ｃ４：Ｓ２に送信されてきた情報を信号線Ｒ２へ送り込
むためにＡＮＤ２へ入 力される制御線 Ｃ５：データ或いは文字列を８４から受１言。 するようＲＭにＩ上水する制御線 Ｃ６・情報を信号線Ｒ２から受信するようＲＭに指示す
る制御線 ’Ｉ’ｌ ：ＳＭのデータの送信終了をＣＴＬへ通
知するための制御線 − １”２ ：ＳＭの内容をＯＲへ送るデータ線ＰＩ
：ＰＧに対して受信可能を示す文字列を発生するこ
とを指示する制御線 Ｆ２ ：ＰＧに対して受信不可を示す文字列を発生
することを指示する制御線 Ｐ ３ ： ）） Ｇの内容をＯＲへ送るためのデ
ータ線 １ン１ ：ＡＮＤｌの出力をＲＥＧへ送るためのデ
ータ線 １−１２ ：ＡＮＤ２の出力をＲＭへ送るためのデ
ータ線 １ゼ３ ：ＲｒＥＧの内容をＣＴ １．、か参照す
るための制御線
するためのメモリ ＲＭ ：装置Ｂから送（Ｊ、される情ｆしを記・１
０するメモリ ＰＧ ：装置Ａが装置Ｂに対して情報受信が１１Ｊ
ｉｉヒであるか否かをしめず応答情ｙＨを示す文字パタ
ーンを発生するパタ ーンジェネレータ ＯＲ：ＳＭから送られるデータとｌ）Ｇから送られる文
字列パターンのヒント毎 の論理和を取って装置［３へ情報を送 信するオア回路 Ｒｒｇｃ：装置Ｂの受信可能或いは不可を示す応答の文
字列受信するためのレジス タ ＣＩ”１．：全体の情報の流れを制御するコント１″１
−ラ 八＼１）Ｉ：装置Ｂから送信される情ｔａをＣ”「Ｌの
信号との論理積を取ってＲＥ Ｇに 受信するためのアンド回路 ΔＮＤ２：装置Ｂから送信される情報をＣＴＬの信号と
の論理積を取ってＲＭに受 信するためのアンド回路 ＳＩ ：装置Ａが装置Ｂにデータを送信するためのデ
ータ線 Ｓ２ ：装置Ｂが装置Ａに対して送信要求の信号を送
るための制御線 Ｓ３ ：装置Ｂが装置Ａに対して送信要求の信号を送
るための制御線 Ｓ４ ：装置Ｂが装置Ａにデータを送信するためのデ
ータ線 Ｆｌ ：装置への外部装置がＳＭへデータを書き込む
ためのデータ線 Ｆ２ ；外部装置が装置ＡにＳＭの内容を送信するよ
うに要求するための制御綿 Ｆ３ ；装置Ａ ′り＜ ＲＭにデータがあることや
ＳＭの内容が送信し終わったごとを 外部装置に通知するための制御綿 Ｆ４ ：装置へが外部装置にＲＭの内容を伝えるため
の制御線 Ｃ１：ＳＭの内容を順次′「２へ送り込む契機を与える
制御線 Ｃ２：ＰＧが発生するパターンを順次にＦ３へ送り込む
契機を与える制御線 Ｃ３：Ｓ２に送信されてきた情報を信号線Ｒ１へ送り込
むためにＡＮＤＩへ入 力される制御線 Ｃ４：Ｓ２に送信されてきた情報を信号線Ｒ２へ送り込
むためにＡＮＤ２へ入 力される制御線 Ｃ５：データ或いは文字列を８４から受１言。 するようＲＭにＩ上水する制御線 Ｃ６・情報を信号線Ｒ２から受信するようＲＭに指示す
る制御線 ’Ｉ’ｌ ：ＳＭのデータの送信終了をＣＴＬへ通
知するための制御線 − １”２ ：ＳＭの内容をＯＲへ送るデータ線ＰＩ
：ＰＧに対して受信可能を示す文字列を発生するこ
とを指示する制御線 Ｆ２ ：ＰＧに対して受信不可を示す文字列を発生
することを指示する制御線 Ｐ ３ ： ）） Ｇの内容をＯＲへ送るためのデ
ータ線 １ン１ ：ＡＮＤｌの出力をＲＥＧへ送るためのデ
ータ線 １−１２ ：ＡＮＤ２の出力をＲＭへ送るためのデ
ータ線 １ゼ３ ：ＲｒＥＧの内容をＣＴ １．、か参照す
るための制御線
Claims (1)
- １）送信要求および送信終了を相手方に伝えるための各
自専用の制御線と、任意のビットパターンから成るビッ
ト列をデータとして送信するためのデータ線と、受信す
るためのデータ線と、を介して相互に接続され、互いに
通信を行う二つの装置において、送信すべきデータを持
つ装置が、各自の制御線を介して送信要求を示す制御信
号を送ることによりデータの送信要求を相手装置に伝え
、相手装置からデータ線を介して、要求の受け入れ可否
を示す情報として、特定のビットパターンにより構成さ
れる文字列を受けた後に、可の場合には、データ線を介
してデータ（任意のビットパターンから成るビット列）
の送信を開始し、データの送信終了時には、制御線に送
信終了を示す制御信号を送ることによりデータの送信終
了を相手装置に伝え、相手装置は、受信するデータの中
に、特定の文字列を表わすビットパターンが含まれてい
ても、それを文字列として認識することなく、データと
して受信するようにしたことを特徴とする４線式半二重
通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59207127A JPS6187445A (ja) | 1984-10-04 | 1984-10-04 | ４線式半二重通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59207127A JPS6187445A (ja) | 1984-10-04 | 1984-10-04 | ４線式半二重通信方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6187445A true JPS6187445A (ja) | 1986-05-02 |
| JPH0448018B2 JPH0448018B2 (ja) | 1992-08-05 |
Family
ID=16534641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59207127A Granted JPS6187445A (ja) | 1984-10-04 | 1984-10-04 | ４線式半二重通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6187445A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55108029A (en) * | 1979-02-14 | 1980-08-19 | Tokyo Electric Co Ltd | Data transmission system for electronic cash register and external unit |
| JPS57130142A (en) * | 1981-02-05 | 1982-08-12 | Mitsubishi Electric Corp | Data transfer system |
| JPS5843646A (ja) * | 1981-09-10 | 1983-03-14 | Fujitsu Ltd | 情報転送方式 |
| JPS59103446A (ja) * | 1982-12-03 | 1984-06-14 | Fuji Electric Co Ltd | デ−タ伝送方式 |
-
1984
- 1984-10-04 JP JP59207127A patent/JPS6187445A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55108029A (en) * | 1979-02-14 | 1980-08-19 | Tokyo Electric Co Ltd | Data transmission system for electronic cash register and external unit |
| JPS57130142A (en) * | 1981-02-05 | 1982-08-12 | Mitsubishi Electric Corp | Data transfer system |
| JPS5843646A (ja) * | 1981-09-10 | 1983-03-14 | Fujitsu Ltd | 情報転送方式 |
| JPS59103446A (ja) * | 1982-12-03 | 1984-06-14 | Fuji Electric Co Ltd | デ−タ伝送方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0448018B2 (ja) | 1992-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4562533A (en) | Data communications system to system adapter | |
| US4975832A (en) | Microcomputer system with dual DMA mode transmissions | |
| JPH02109153A (ja) | プロセッサ間データ伝送方式 | |
| JPS5941033A (ja) | 電子式計算機装置 | |
| JPS6187445A (ja) | ４線式半二重通信方式 | |
| JPH1188381A (ja) | 通信システム、ｕｓｂファンクションデバイス、通信システム制御方法および通信状況表示プログラムを記録した媒体 | |
| JPS59123361A (ja) | インタフエ−ス制御方式 | |
| KR0143933B1 (ko) | 호스트와 주변장치 간의 양방향 통신이 가능한 인터페이스 제어장치 및 방법 | |
| JPS6187444A (ja) | ２線式半二重通信方式 | |
| JPH04107595A (ja) | 表示システム | |
| JPS6344268A (ja) | 双方向バス転送方式 | |
| JPS6378257A (ja) | 入出力制御装置 | |
| JP2009037636A (ja) | データバス通信システムおよびデータバス通信制御方法 | |
| JPS6329871A (ja) | データ転送インタフェイス回路の制御装置 | |
| JP3227273B2 (ja) | プログラマブルコントローラのリンク処理方式 | |
| JP2576236B2 (ja) | プログラマブルコントローラの通信方法 | |
| JPH0477940B2 (ja) | ||
| JPS638506B2 (ja) | ||
| JPS581235A (ja) | 通信バスデ−タ転送方式 | |
| JPH0981512A (ja) | シリアルバスによるデータ交換方式 | |
| JPS61120262A (ja) | メモリ間インテリジエントｄｍａ制御装置 | |
| JPS62226248A (ja) | メモリアドレスチエツク方式 | |
| JPH07200426A (ja) | 逐次型中継ファイル転送装置 | |
| JPH01248851A (ja) | 異機種端末通信システム | |
| JPS615649A (ja) | 均等サ−ビスポ−リング制御方式 |