JPS6329871A - データ転送インタフェイス回路の制御装置 - Google Patents
データ転送インタフェイス回路の制御装置Info
- Publication number
- JPS6329871A JPS6329871A JP61174822A JP17482286A JPS6329871A JP S6329871 A JPS6329871 A JP S6329871A JP 61174822 A JP61174822 A JP 61174822A JP 17482286 A JP17482286 A JP 17482286A JP S6329871 A JPS6329871 A JP S6329871A
- Authority
- JP
- Japan
- Prior art keywords
- data
- data transfer
- computer
- signal
- peripheral device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
- G06F13/4213—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with asynchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はポケットコンピュータ等に使用されている一方
向性データ転送インタフェイス回路と互換性を持たせた
双方向性データ転送インタフェイス回路制御方式に関す
る。
向性データ転送インタフェイス回路と互換性を持たせた
双方向性データ転送インタフェイス回路制御方式に関す
る。
（従来技術とその間厘点）
一般に、ポケットコンピュータからそれに接続されるプ
リンタへのデータ転送には、ビット単位でシリアルにデ
ータのやり取りをするシリアルハンドシェイク方式によ
り行なわれている。
リンタへのデータ転送には、ビット単位でシリアルにデ
ータのやり取りをするシリアルハンドシェイク方式によ
り行なわれている。
従来より、ポケットコンピュータに使用されているシリ
アルハンドシェイク方式では、第１１図に示すように、
ポケットコンピュータ側のインタフェイス回路Ｉとその
プリンタ側のインタフェイス回路２とが、次に述べるＢ
ＵＳＹ信号ライン３と、ＡＣＫ信号ライン４と、データ
（Ｄａｔａ）伝送ライン５とにより相互に接続される。
アルハンドシェイク方式では、第１１図に示すように、
ポケットコンピュータ側のインタフェイス回路Ｉとその
プリンタ側のインタフェイス回路２とが、次に述べるＢ
ＵＳＹ信号ライン３と、ＡＣＫ信号ライン４と、データ
（Ｄａｔａ）伝送ライン５とにより相互に接続される。
上記ＢＵＳＹ信号ライン３は、ポケットコンピュータの
中央演算処理装置（以下、ＣＰＵと略記する。）がデー
タ出力状態であることを示すＢＵＳＹ信号を上記ポケッ
トコンピュータ側からプリンタ側に伝送する。また、上
記ＡＣＫ信号ライン４は、上３２ＢＵＳＹ信号を受けた
プリンタが上記ＣＰＵからのデータの取込みが可能であ
ることを示すＡ ＣＫ信号をプリンタ側からポケットコ
ンピュータ側に伝送する。さらに、上記データ伝送ライ
ン５は、ポケットコンピュータ側からプリンタ側にデー
タＩＢ１を伝送する。
中央演算処理装置（以下、ＣＰＵと略記する。）がデー
タ出力状態であることを示すＢＵＳＹ信号を上記ポケッ
トコンピュータ側からプリンタ側に伝送する。また、上
記ＡＣＫ信号ライン４は、上３２ＢＵＳＹ信号を受けた
プリンタが上記ＣＰＵからのデータの取込みが可能であ
ることを示すＡ ＣＫ信号をプリンタ側からポケットコ
ンピュータ側に伝送する。さらに、上記データ伝送ライ
ン５は、ポケットコンピュータ側からプリンタ側にデー
タＩＢ１を伝送する。
上記ポケットコンピュータ側のインタフェイス回路ｌと
プリンタ側のインタフェイス回路２との間における一方
向性データ転送シリアルハンドシェイクは、第１２図に
その動作タイミングを示すように、 ■ ＣＰＵがデータ出力状態になるとＢＵＳＹ信号を出
す。
プリンタ側のインタフェイス回路２との間における一方
向性データ転送シリアルハンドシェイクは、第１２図に
その動作タイミングを示すように、 ■ ＣＰＵがデータ出力状態になるとＢＵＳＹ信号を出
す。
■ ＢＵＳＹ信号を受けたインタフェイス回路２はデー
タの取り込み可能であるＡＣＫ信号を出しデータを取り
込む。
タの取り込み可能であるＡＣＫ信号を出しデータを取り
込む。
■ 取り込み完了終了後ＢＵＳＹ信号を“Ｌｏｗ”にし
てデータ信号の出力を停止させる。
てデータ信号の出力を停止させる。
この■〜■のステップをくり返すことで、一方向性のデ
ータ転送を行なう。
ータ転送を行なう。
このシリアルハンドシェイク方式は一方向性であり、プ
リンタ等の出力デバイスにしか接続することができない
。従って、データレコーダなどの双方向性デバイスを接
続するためには、別の双方向性インタフェイス回路を設
ける必要がある。
リンタ等の出力デバイスにしか接続することができない
。従って、データレコーダなどの双方向性デバイスを接
続するためには、別の双方向性インタフェイス回路を設
ける必要がある。
第１３図はこのような双方向性インタフェイス方式を示
すものであり、ポケットコンピュータ側のインタフェイ
ス回路ｌとデータレコーダ側のインタフェイス回路２″
とは、上記と同じＢＵＳＹ信号ライン３．ＡＣＫ信号ラ
イン４．データ転送ライン５により相互に接続されると
ともに、これらの各信号ラインと信号の伝送方向が逆の
いま一組のＢＵＳＹ信号ライン３’ 、ＡＣＫ信号ライ
ン４′、データ伝送ライン５′により相互に接続される
。
すものであり、ポケットコンピュータ側のインタフェイ
ス回路ｌとデータレコーダ側のインタフェイス回路２″
とは、上記と同じＢＵＳＹ信号ライン３．ＡＣＫ信号ラ
イン４．データ転送ライン５により相互に接続されると
ともに、これらの各信号ラインと信号の伝送方向が逆の
いま一組のＢＵＳＹ信号ライン３’ 、ＡＣＫ信号ライ
ン４′、データ伝送ライン５′により相互に接続される
。
この方式を使用することにより、データレコーダ等の双
方向性のデバイスが接続できるようになる。しかし、こ
の方式では、従来より使用されているインタフェイス方
式と信号線等が異なるため、従来より使用して来たデバ
イスを接続することが出来ないという問題があった。
方向性のデバイスが接続できるようになる。しかし、こ
の方式では、従来より使用されているインタフェイス方
式と信号線等が異なるため、従来より使用して来たデバ
イスを接続することが出来ないという問題があった。
そこで、従来のインタフェイスと双方向性インタフェイ
スとを２つ設けることが考えられるが、２種類のインタ
フェイスを設けると１．コネクタ部が多く曳雑になるば
かりでなく、接続するデバイスに応じてコネクタ部を変
える必要があり、使いにくくなる。また、小形化の点か
らも具合が悪かった。
スとを２つ設けることが考えられるが、２種類のインタ
フェイスを設けると１．コネクタ部が多く曳雑になるば
かりでなく、接続するデバイスに応じてコネクタ部を変
える必要があり、使いにくくなる。また、小形化の点か
らも具合が悪かった。
本発明の目的は、一方向性データ転送ハンドノエイクに
使用される信号伝送ラインを使用して双方向性データ転
送を行なうようにした双方向性データ転送インタフェイ
ス回路制御方式を提供することである。
使用される信号伝送ラインを使用して双方向性データ転
送を行なうようにした双方向性データ転送インタフェイ
ス回路制御方式を提供することである。
（問題点を解決するための手段）
このため本発明は、コンピュータ本体側の人出力インタ
フェイス回路とこのコンピュータ本体に接続される周辺
装置の入出力インタフエイス回路とが、 コンピュータ本体の中央演算処理装置がデータ出力状態
であることを示すＢＵＳＹ信号を上記コンピュータ本体
から周辺装置側に伝送するＢＵＳＹ信号ラインと、 上記ＢＵＳＹ信号を受けた周辺装置が上記中央演算処理
装置からのデータの取込みが可能であることを示すＡＣ
Ｋ信号を周辺装置からコンピュータ本体側に伝送するＡ
ＣＫ信号ラインと、上記コンピュータ本体とその周辺装
置との間でデータの授受を行なう双方向性のデータ伝送
ラインと により相互に接続されてなり、 上記コンピュータ本体から周辺装置へのデータ転送は、 上記コンピュータ本体の中央演算処理装置がデータ出力
状態となると上記ＢＵＳＹ信号を周辺装置に出力し、 上記ＢＵＳＹ信号を受けた周辺装置が上記ＡＣＫ信号を
コンピュータ本体に出力し、 上記データの取込み完了後、ＢＵＳＹ信号の出力を停止
させてデータの出力を停止させることにより行なわれ、 上記周辺装置からコンピュータ本体へのデータ転送は、 周辺装置がデータ出力状態になるとＡＣＫ信号を出力し
、 ＡＣＫ信号を受けるとコンピュータ本体がＢＵＳＹ信号
を出力して周辺装置からのデータを取り込み、 周辺装置からのデータ取込み完了後、ＡＣＫ信号の出力
を停止させることにより行なわれるようにしたことを特
徴としている。
フェイス回路とこのコンピュータ本体に接続される周辺
装置の入出力インタフエイス回路とが、 コンピュータ本体の中央演算処理装置がデータ出力状態
であることを示すＢＵＳＹ信号を上記コンピュータ本体
から周辺装置側に伝送するＢＵＳＹ信号ラインと、 上記ＢＵＳＹ信号を受けた周辺装置が上記中央演算処理
装置からのデータの取込みが可能であることを示すＡＣ
Ｋ信号を周辺装置からコンピュータ本体側に伝送するＡ
ＣＫ信号ラインと、上記コンピュータ本体とその周辺装
置との間でデータの授受を行なう双方向性のデータ伝送
ラインと により相互に接続されてなり、 上記コンピュータ本体から周辺装置へのデータ転送は、 上記コンピュータ本体の中央演算処理装置がデータ出力
状態となると上記ＢＵＳＹ信号を周辺装置に出力し、 上記ＢＵＳＹ信号を受けた周辺装置が上記ＡＣＫ信号を
コンピュータ本体に出力し、 上記データの取込み完了後、ＢＵＳＹ信号の出力を停止
させてデータの出力を停止させることにより行なわれ、 上記周辺装置からコンピュータ本体へのデータ転送は、 周辺装置がデータ出力状態になるとＡＣＫ信号を出力し
、 ＡＣＫ信号を受けるとコンピュータ本体がＢＵＳＹ信号
を出力して周辺装置からのデータを取り込み、 周辺装置からのデータ取込み完了後、ＡＣＫ信号の出力
を停止させることにより行なわれるようにしたことを特
徴としている。
（作用）
本発明において、コンピュータ本体側からその周辺装置
へのデータ転送は、第１２図において説明した■〜■の
ステップによる従来の一方向性データ転送ハンドシェイ
ク方式により行なう。また、上記周辺装置側からコンピ
ュータ本体側へは、第１Ｏ図に示すように、 ■ 周辺装置がデータ出力状態になるとＡＣＫ信号を出
す。
へのデータ転送は、第１２図において説明した■〜■の
ステップによる従来の一方向性データ転送ハンドシェイ
ク方式により行なう。また、上記周辺装置側からコンピ
ュータ本体側へは、第１Ｏ図に示すように、 ■ 周辺装置がデータ出力状態になるとＡＣＫ信号を出
す。
■ ＡＣＫ信号を受けたＣＰＵは、データの受は入れ可
能であるＢＵＳＹ信号を出しデータを取り込む。
能であるＢＵＳＹ信号を出しデータを取り込む。
■ 取り込み完了後、ＡＣＫ信号を“Ｌｏｗ“にして、
データ信号の出力を停止させる。
データ信号の出力を停止させる。
この■〜■をくり返すことで周辺装置側からデータが取
り込まれる。
り込まれる。
このように、ＣＰＵと周辺装置間のプロトコルにより■
〜■のくり返しおよび■〜■のくり返しにより、双方向
性データ転送が可能となる。
〜■のくり返しおよび■〜■のくり返しにより、双方向
性データ転送が可能となる。
この■〜■のくり返しには、コンピュータ本体側に入力
ボートと制御回路を追加することで可能となる。
ボートと制御回路を追加することで可能となる。
（実施例）
以下、添付の図面を参照して本発明の詳細な説明する。
ポケットコンピュータとそれに接続して使用されるデー
タレコーグ等のデバイスとの間の双方向性データ転送に
本発明を適用した実施例を第１図に示す。
タレコーグ等のデバイスとの間の双方向性データ転送に
本発明を適用した実施例を第１図に示す。
第１図において、ポケットコンピュータ１１のＣＰＵＩ
２は、与えられたプログラムにより各種制御処理を行な
う。このポケットコンピュータ１！のＲＯＭ１３は、シ
ステムプログラムなどのシステム制御プログラムやキャ
ラクタパターンデータ等を記憶している。また、ＲＡＭ
１４はユーザプログラム、演算データ、通信データ等を
記憶している。ポケットコンピュータｌｌ側のインタフ
ェイス回路１５は、ＣＰＵ１２からの制御命令に従って
各種信号を出力し、次に述べるポケットコンピュータＩ
Ｉに接続されるデバイス１６側のインタフェイス回路１
７との間で双方向性のデータの転送を行なう。
２は、与えられたプログラムにより各種制御処理を行な
う。このポケットコンピュータ１！のＲＯＭ１３は、シ
ステムプログラムなどのシステム制御プログラムやキャ
ラクタパターンデータ等を記憶している。また、ＲＡＭ
１４はユーザプログラム、演算データ、通信データ等を
記憶している。ポケットコンピュータｌｌ側のインタフ
ェイス回路１５は、ＣＰＵ１２からの制御命令に従って
各種信号を出力し、次に述べるポケットコンピュータＩ
Ｉに接続されるデバイス１６側のインタフェイス回路１
７との間で双方向性のデータの転送を行なう。
デバイス１６側のコントローラ（以下ＣＣＵと略記する
。）１８はＣＰＵＩ２よりインタフェイス回路１５．１
７を通して受けたコマンドにより、後述するＲＯＩｖｌ
＋９をアクセスし、ＲＯＭ１９に記憶されているプログ
ラムに従ってデバイス１６の制御を行なう。上記ＲＯＭ
１９はＣＰＵ１２より送られてくるコマンドに対応した
処理プログラムを記憶している。ＲＡＭ２１は通信デー
タやＤＣＵ１８の処理データ等を記憶する。双方向性デ
バイス（本実施例ではディスク）２２は、ＤＣＵＩ８に
より制御され、データやプログラム等の記憶保存を行な
う。
。）１８はＣＰＵＩ２よりインタフェイス回路１５．１
７を通して受けたコマンドにより、後述するＲＯＩｖｌ
＋９をアクセスし、ＲＯＭ１９に記憶されているプログ
ラムに従ってデバイス１６の制御を行なう。上記ＲＯＭ
１９はＣＰＵ１２より送られてくるコマンドに対応した
処理プログラムを記憶している。ＲＡＭ２１は通信デー
タやＤＣＵ１８の処理データ等を記憶する。双方向性デ
バイス（本実施例ではディスク）２２は、ＤＣＵＩ８に
より制御され、データやプログラム等の記憶保存を行な
う。
なお、２３はポケットコンピュータ１１側に配置されて
いるキーボードで、ユーザからの入力データ、コマンド
をＣＰＵ１２に伝える。２４はディスプレイユニットで
、データ等の表示を行ないユーザに見えるようにする。
いるキーボードで、ユーザからの入力データ、コマンド
をＣＰＵ１２に伝える。２４はディスプレイユニットで
、データ等の表示を行ないユーザに見えるようにする。
上記ポケットコンピュータｌｌ側のインタフェイス回路
１５と、デバイス１６側のインタフェイス回路１７とは
、次に説明するＸｏｕｔ信号ライン２６と、ＢＵＳＹ信
号ライン２７と、ＡＣＫ信号ライン２８と、双方向性の
データ伝送ライン２９とにより相互に接続される。
１５と、デバイス１６側のインタフェイス回路１７とは
、次に説明するＸｏｕｔ信号ライン２６と、ＢＵＳＹ信
号ライン２７と、ＡＣＫ信号ライン２８と、双方向性の
データ伝送ライン２９とにより相互に接続される。
上記Ｘｏｕｔ信号ライン２６は、ポケットコンピュータ
１１がそれに接続された複数のデバイスのうち、指定さ
れたデバイス１６をアクセスする前に、デバイス１６の
指定を行なうことを示すＸａｕｔ信号をインタフェイス
回路１５からインタフェイス回路１７に伝送する。
１１がそれに接続された複数のデバイスのうち、指定さ
れたデバイス１６をアクセスする前に、デバイス１６の
指定を行なうことを示すＸａｕｔ信号をインタフェイス
回路１５からインタフェイス回路１７に伝送する。
一方、上記Ｂｕｓｙ信号ライン２７は、ＣＰＵ１２がデ
ータ出力状態であることを示すＢＵＳＹ信号をインタフ
ェイス回路１５からインタフェイス回路１７に伝送する
。
ータ出力状態であることを示すＢＵＳＹ信号をインタフ
ェイス回路１５からインタフェイス回路１７に伝送する
。
また、上記ＡＣＫ信号ライン２８は、上記ＢＵＳＹ信号
を受けたデバイス１６がＣＰＵＩ２からのデータの取込
みが可能であることを示すＡＣＫ信号を、上記とは逆に
、インタフェイス回路【７からインタフェイス回路１５
に伝送する。
を受けたデバイス１６がＣＰＵＩ２からのデータの取込
みが可能であることを示すＡＣＫ信号を、上記とは逆に
、インタフェイス回路【７からインタフェイス回路１５
に伝送する。
さらに、上記データ伝送ライン２９は、ポケットコンピ
ュータ１１とデバイス１６との間でやり取りされるデー
タ（Ｉ Ｂ、、 Ｉ Ｂｔ）を伝送する。
ュータ１１とデバイス１６との間でやり取りされるデー
タ（Ｉ Ｂ、、 Ｉ Ｂｔ）を伝送する。
なお、上記データ伝送ライン２９を双方向性とするため
、ポケットコンピュータ１１のインタフェイス回路１５
にはデータ入力端子２０を設けるとともに、第２図に示
すように、ダイオードＤ、。
、ポケットコンピュータ１１のインタフェイス回路１５
にはデータ入力端子２０を設けるとともに、第２図に示
すように、ダイオードＤ、。
Ｄｌ、トランジスタＴｒ＋＋ Ｔｒｘ、および抵抗ＲＩ
。
。
Ｒｔ 、Ｒ３からなる制御回路３１を設けである。
この制御回路３１のトランジスタＴｒ、、Ｔｒｙは、イ
ンタフェイス回路１７からＡＣＫ信号が人力するとオン
し、デバイス１６のインタフェイス回路１７側からポケ
ットコンピュータ１１のインタフェイス側にデータ（Ｉ
Ｂ、）を伝送する。
ンタフェイス回路１７からＡＣＫ信号が人力するとオン
し、デバイス１６のインタフェイス回路１７側からポケ
ットコンピュータ１１のインタフェイス側にデータ（Ｉ
Ｂ、）を伝送する。
この場合、上記データＩＢｔの伝送中は、ＡＣＫ信号は
“Ｈｉｇｈ”となっており、上記のように、トランジス
タ’Ｉ” ｒ Ｉ 、Ｔ ｒ ｔはオンしている。
“Ｈｉｇｈ”となっており、上記のように、トランジス
タ’Ｉ” ｒ Ｉ 、Ｔ ｒ ｔはオンしている。
これに対し、ポケットコンピュータ１１側からデバイス
１６側にデータ（ＩＢ、）が伝送される場合は、デバイ
ス１６側のコントローラ１８は上記ＡＣＫ信号を出力し
た後、ポケットコンピュータ側から上記データ（ＩＢ、
）が人力する前に、上記ＡＣＫ信号を“Ｌｏｗ”として
、上記トランジスタＴｒ１％Ｔｒｔをオフとする。
１６側にデータ（ＩＢ、）が伝送される場合は、デバイ
ス１６側のコントローラ１８は上記ＡＣＫ信号を出力し
た後、ポケットコンピュータ側から上記データ（ＩＢ、
）が人力する前に、上記ＡＣＫ信号を“Ｌｏｗ”として
、上記トランジスタＴｒ１％Ｔｒｔをオフとする。
第１図のポケットコンピュータ１１は、プログラム実行
中などにデバイス１６のリードまたはライト命令が与え
られると第３図のフローチャートの各ステップを実行し
、複数のデバイスから所望のデバイス１６を指定する。
中などにデバイス１６のリードまたはライト命令が与え
られると第３図のフローチャートの各ステップを実行し
、複数のデバイスから所望のデバイス１６を指定する。
ＤＣＵＩ８はデバイスコードにより、そのデバイス１６
が指定されたか否かを判別し、指定されていればアクチ
ブ状態となる。
が指定されたか否かを判別し、指定されていればアクチ
ブ状態となる。
そして、第４図のフローチャートにて、ＣＰＵＩ２はデ
バイス１６にデータのリードもしくはライトのコマンド
を出力する。
バイス１６にデータのリードもしくはライトのコマンド
を出力する。
ライト命令の場合、ポケットコンピュータ１１はコマン
ド送出後、続いてデータを送出する。デバイス１６はデ
ータを受信する。この処理は第５図に示すフローチャー
トにより送なわれる。
ド送出後、続いてデータを送出する。デバイス１６はデ
ータを受信する。この処理は第５図に示すフローチャー
トにより送なわれる。
リード命令の場合、ポケットコンピュータ１１はコマン
ド送出後、受信状態になり、データの受信を行なう。デ
バイス１６はコマンドを受信すると送受状態になりデー
タを送信する。この処理は第６図に示すフローチャート
により行なわれる。
ド送出後、受信状態になり、データの受信を行なう。デ
バイス１６はコマンドを受信すると送受状態になりデー
タを送信する。この処理は第６図に示すフローチャート
により行なわれる。
なお、本実施例において、デバイスコードを送る時はシ
リアルデータで送っている。これはデバイスとして接続
されるものの中にプリンタがあり、このプリンタは処理
速度が遅く、端子数の少ないシリアル転送方法が一般的
に使用されており、プリンタ接続する場合は、シリアル
インタフェイスとして使い、デバイスコードを送る場合
も同様にシリアルインタフェイスとして作用させる必要
があるためである。
リアルデータで送っている。これはデバイスとして接続
されるものの中にプリンタがあり、このプリンタは処理
速度が遅く、端子数の少ないシリアル転送方法が一般的
に使用されており、プリンタ接続する場合は、シリアル
インタフェイスとして使い、デバイスコードを送る場合
も同様にシリアルインタフェイスとして作用させる必要
があるためである。
次に、第１図において、ポケットコンピュータ１１とそ
れに接続されるデバイス１６との双方向性データ転送に
ついて、第３図ないし第６図のフローチャートおよび第
８図ないし第１Ｏ図のタイミングチャートを参照して説
明する。
れに接続されるデバイス１６との双方向性データ転送に
ついて、第３図ないし第６図のフローチャートおよび第
８図ないし第１Ｏ図のタイミングチャートを参照して説
明する。
［デバイスの指定処理］
ポケットコンピュータ１１は、それに接続されたデバイ
ス１６をアクセスする前に、第３図に示すフローチャー
トの各ステップを実行し、デバイスの指定処理を実行す
る。このデバイスの指定処理のタイミングチャートは第
７図に示されている。
ス１６をアクセスする前に、第３図に示すフローチャー
トの各ステップを実行し、デバイスの指定処理を実行す
る。このデバイスの指定処理のタイミングチャートは第
７図に示されている。
このデバイスの指定処理時、ポケットコンピュータ１１
は、第３図に示すように、ステップ１０１にて、デバイ
スの指定を行なうことを示すＸｏｕＬ信号を°■」“に
する。各デバイスはそれを受けて、ステップ２０１，２
０２を実行し、ＡＣＫ信号を“ト【”にする。ポケット
コンピュータ１１はＡＣＫ信号が“１１”にならなけれ
ばＤＣＵ１８が接続されていないものと見なす（ステッ
プｌ ０２．Ｉ ｌ １）。
は、第３図に示すように、ステップ１０１にて、デバイ
スの指定を行なうことを示すＸｏｕＬ信号を°■」“に
する。各デバイスはそれを受けて、ステップ２０１，２
０２を実行し、ＡＣＫ信号を“ト【”にする。ポケット
コンピュータ１１はＡＣＫ信号が“１１”にならなけれ
ばＤＣＵ１８が接続されていないものと見なす（ステッ
プｌ ０２．Ｉ ｌ １）。
ステップ１０２にて、ＡＣＫ信号が“Ｈ”になると、Ｃ
ＰＵ１２はステップ１０３〜ｌｏ８を実行し、各デバイ
スにより異なるコード、デバイスコード（８ビツト）を
シリアルに出力し、ＤＣ［Ｊ Ｉ ８は、ステップ２０
３ないし２０７を実行し、これを受は取る。デバイスコ
ードを送り終ると、ＣＰＵＩ２はＸｏｕｔを“Ｌ”にし
て、ＤＣＵ１８のＡＣＫ信号を見る（ステップ１０９．
１１０ ’Ｉ。
ＰＵ１２はステップ１０３〜ｌｏ８を実行し、各デバイ
スにより異なるコード、デバイスコード（８ビツト）を
シリアルに出力し、ＤＣ［Ｊ Ｉ ８は、ステップ２０
３ないし２０７を実行し、これを受は取る。デバイスコ
ードを送り終ると、ＣＰＵＩ２はＸｏｕｔを“Ｌ”にし
て、ＤＣＵ１８のＡＣＫ信号を見る（ステップ１０９．
１１０ ’Ｉ。
一方、デバイスコードの送信中、ＤＣＵＩ８は、ステッ
プ２０３ないし２０７からさらに２０８ないし２１＋を
実行し、送られてきたデバイスコードが自分自身のコー
ドか否を判別し、そうであればＡＣＫ信号を“Ｈ”にし
そうでなければＡｃＫ信号を“Ｌ”にする。
プ２０３ないし２０７からさらに２０８ないし２１＋を
実行し、送られてきたデバイスコードが自分自身のコー
ドか否を判別し、そうであればＡＣＫ信号を“Ｈ”にし
そうでなければＡｃＫ信号を“Ｌ”にする。
ポケットコンピュータ１１はこのＡＣＫ信号により指定
したデバイス１６が接続されているか認識でき、ＤＣＵ
＋８は、自分が指定されたことを認識し、アクティブ状
態となる。
したデバイス１６が接続されているか認識でき、ＤＣＵ
＋８は、自分が指定されたことを認識し、アクティブ状
態となる。
［コマンドの判定］
上記のように、ＤＣＵ ｌ ８がアクティブ状態となる
と、ＣＰＵ１２は、第４図に示すように、デバイス１６
にデータのリードもしくはライトのコマンドを出力する
。
と、ＣＰＵ１２は、第４図に示すように、デバイス１６
にデータのリードもしくはライトのコマンドを出力する
。
ＣＰＵＩ２がステップ１１２にて、ライトのコマンドを
送信すると、Ｄ ＣＵ １．８は、ステップ２１２にて
このコマンドを受信し、ステップ２１３にて、このコマ
ンドがライトであると判定し、ステップ２１４にてデー
タを受信する。このとき、ＣＰＵ１２側では、ステップ
１１３からステップ１１４を実行し、データを送信する
。
送信すると、Ｄ ＣＵ １．８は、ステップ２１２にて
このコマンドを受信し、ステップ２１３にて、このコマ
ンドがライトであると判定し、ステップ２１４にてデー
タを受信する。このとき、ＣＰＵ１２側では、ステップ
１１３からステップ１１４を実行し、データを送信する
。
一方、ＣＰＵ１２がステップ＋１２にて、リードのコマ
ンドを送信すると、ＤＣＵ１８は、ステップ２１２．２
１３からステップ２１５を実行し、データを送信する。
ンドを送信すると、ＤＣＵ１８は、ステップ２１２．２
１３からステップ２１５を実行し、データを送信する。
このときＣＰＵ１２側では、ステップ１１３，１１５を
実行し、データを受信する。
実行し、データを受信する。
〔ポケットコンピュータよりのデータ転送］ポケットコ
ンピュータ１１よりのデータ転送は、第５図に示すフロ
ーチャートのステップ１１６ないし１２０およびステッ
プ２１６ないし２２０を実行することにより行なわれる
。このポケットコンピュータ１１よりのデータ転送処理
のタイミングチャートは第８図に図示されている。
ンピュータ１１よりのデータ転送は、第５図に示すフロ
ーチャートのステップ１１６ないし１２０およびステッ
プ２１６ないし２２０を実行することにより行なわれる
。このポケットコンピュータ１１よりのデータ転送処理
のタイミングチャートは第８図に図示されている。
ポケットコンピュータＩｔは、ステップ１１６にて転送
すべきデータをデータ伝送ライン２９に出力し、ＢＵＳ
Ｙ信号を“■（”にする、デバイス１６はＢＵＳＹ信号
を受けてステップ２１６からステップ２１７を実行し、
データを取り込み、ＡＣＫ信号を”Ｈ”にする。このＡ
ＣＫ信号が一定時間経過しても“Ｈ”にならない場合、
ポケットコンピュータ１１のＣＰＵ１２はエラーとして
処理を行なう（ステップ１１７，１１８ ）。
すべきデータをデータ伝送ライン２９に出力し、ＢＵＳ
Ｙ信号を“■（”にする、デバイス１６はＢＵＳＹ信号
を受けてステップ２１６からステップ２１７を実行し、
データを取り込み、ＡＣＫ信号を”Ｈ”にする。このＡ
ＣＫ信号が一定時間経過しても“Ｈ”にならない場合、
ポケットコンピュータ１１のＣＰＵ１２はエラーとして
処理を行なう（ステップ１１７，１１８ ）。
ＡＣＫ信号が“Ｉ（”になると、ステップ１１９にてＢ
ＵＳＹ信号を“Ｌ”に戻し、ステップ１２０にて転送が
終りか否かを判断し、終りでなけれ最初に戻る。一方、
デバイス１６は、ＡＣＫ信号を“Ｌ”にらどして転送が
終りでなければ最初にもどる（ステップ２１８．２１９
，２２０ ）。
ＵＳＹ信号を“Ｌ”に戻し、ステップ１２０にて転送が
終りか否かを判断し、終りでなけれ最初に戻る。一方、
デバイス１６は、ＡＣＫ信号を“Ｌ”にらどして転送が
終りでなければ最初にもどる（ステップ２１８．２１９
，２２０ ）。
この実施例では、データは４ビツトパラレルで送ってい
る。このため１バイト（８ビツト）のデータを送るため
には第５図の処理で２回ループすることになる。
る。このため１バイト（８ビツト）のデータを送るため
には第５図の処理で２回ループすることになる。
データの転送が終りの時はループより出て転送処理を終
る。従来はシリアルで転送されており制御情報の伝達を
行なっていた線をデータ信号ラインとすることにより４
ビツトパラレルの信号が伝送できる。
る。従来はシリアルで転送されており制御情報の伝達を
行なっていた線をデータ信号ラインとすることにより４
ビツトパラレルの信号が伝送できる。
［デバイスよりのデータ転送］
デバイス１６側よりのデータ転送は、第６図に示すフロ
ーチャートの各ステップを実行することにより行なわれ
る。このデバイス１６よりのデータ転送処理のタイミン
グチャートは第９図に示されている。
ーチャートの各ステップを実行することにより行なわれ
る。このデバイス１６よりのデータ転送処理のタイミン
グチャートは第９図に示されている。
デバイス１６はポケットコンピュータ１１より“データ
送信せよ“というコマンドを受は取った時のみデータを
ポケットコンピュータ１１に送り出すことができる。
送信せよ“というコマンドを受は取った時のみデータを
ポケットコンピュータ１１に送り出すことができる。
データを出力するに当り、デバイス１６は、ステップ２
２１にてＡ ＣＫ信号を“ト■”にしてデータを出力す
る。ポケットコンピュータｌｌ側では八〇に信号が一定
時間たっても“Ｉ（”にならないときはエラーとして処
理を行なう（ステップ１２１゜１２６）。
２１にてＡ ＣＫ信号を“ト■”にしてデータを出力す
る。ポケットコンピュータｌｌ側では八〇に信号が一定
時間たっても“Ｉ（”にならないときはエラーとして処
理を行なう（ステップ１２１゜１２６）。
ＡＣＫ信号がＨ“になるとポケットコンピュータＩｔは
、ステップ１２２にてデータを取り込み、ＢＵＳＹ信号
を“Ｈ”にする。デバイス１６側ではＢＵＳＹ信号が“
Ｈ”になるとＡＣＫ信号 を”Ｌ″に戻し、データの転
送が終りか否かを判別し、終りであれば処理をぬける（
ステップ２２２，２２３゜２２４）。データの転送が終
りでなければステップ２２１に戻り、次のデータを出力
し、ＡＣＫ信号を”Ｈ”にする。
、ステップ１２２にてデータを取り込み、ＢＵＳＹ信号
を“Ｈ”にする。デバイス１６側ではＢＵＳＹ信号が“
Ｈ”になるとＡＣＫ信号 を”Ｌ″に戻し、データの転
送が終りか否かを判別し、終りであれば処理をぬける（
ステップ２２２，２２３゜２２４）。データの転送が終
りでなければステップ２２１に戻り、次のデータを出力
し、ＡＣＫ信号を”Ｈ”にする。
一方、ポケットコンピュータ１１側では、ステップ１２
３にて、ＡＣＫ信号が’Ｌｏｗ“であるか否かを判定し
、“Ｌｏｗ”であれば、ステップ１２４にてＢＵＳＹ信
号を“Ｌ”に戻し、データ転送路りであればステップ１
２５にて処理をぬける。終りでなければ、ステップ１２
１に戻り、ＡＣＫ信号が“Ｈ。
３にて、ＡＣＫ信号が’Ｌｏｗ“であるか否かを判定し
、“Ｌｏｗ”であれば、ステップ１２４にてＢＵＳＹ信
号を“Ｌ”に戻し、データ転送路りであればステップ１
２５にて処理をぬける。終りでなければ、ステップ１２
１に戻り、ＡＣＫ信号が“Ｈ。
になるのをまち次のデータを取り込む。
（発明の効果）
本発明によれば、コンピュータ本体からその周辺装置へ
の一方向性データ転送ハンドシェイク方式において使用
される信号送信ラインがそのまま双方向性データ転送に
使用されるので、データ転送信号を双方向性では、一方
向性の２倍の信号が必要なところを一方向性の信号数で
双方向性にすることが可能となる。
の一方向性データ転送ハンドシェイク方式において使用
される信号送信ラインがそのまま双方向性データ転送に
使用されるので、データ転送信号を双方向性では、一方
向性の２倍の信号が必要なところを一方向性の信号数で
双方向性にすることが可能となる。
第１図は本発明に係る双方向性データ転送インタフェイ
ス回路制御方式の一実施例のブロック図、第２図は第１
図の要部の詳細を示すブロック図、第３図、第４図、第
５図および第６図は第１図の実施例の動作を示すフロー
チャート、第７図、第８図および第９図は夫々第１図の
実施例の動作を示すタイミングチャート、第１０図は本
発明の周辺装置からコンピュータ本体側へのデータの転
送時の作用を説明するためのタイミングチャート、 第１１図は従来の一方向性データ転送方式の説明図、 第１２図は第１１図の一方向性データ転送方式による信
号伝送のタイミングチャート、第１３図は従来の双方向
性データ転送方式の説明図である。 １２・・・ＣＰＵ％１５．１７・・・インタフェイス回
路、１６・・・デバイス、１８・・・コントローラ（Ｄ
ＣＵ）、２０・・・データ入力端子、 ２７・・・ＢＵＳＹ信号ライン、 ２８・・・ＡＣＫ信号ライン、 ２９・・・データ伝送ライン、３！・・・制御回路。
ス回路制御方式の一実施例のブロック図、第２図は第１
図の要部の詳細を示すブロック図、第３図、第４図、第
５図および第６図は第１図の実施例の動作を示すフロー
チャート、第７図、第８図および第９図は夫々第１図の
実施例の動作を示すタイミングチャート、第１０図は本
発明の周辺装置からコンピュータ本体側へのデータの転
送時の作用を説明するためのタイミングチャート、 第１１図は従来の一方向性データ転送方式の説明図、 第１２図は第１１図の一方向性データ転送方式による信
号伝送のタイミングチャート、第１３図は従来の双方向
性データ転送方式の説明図である。 １２・・・ＣＰＵ％１５．１７・・・インタフェイス回
路、１６・・・デバイス、１８・・・コントローラ（Ｄ
ＣＵ）、２０・・・データ入力端子、 ２７・・・ＢＵＳＹ信号ライン、 ２８・・・ＡＣＫ信号ライン、 ２９・・・データ伝送ライン、３！・・・制御回路。
Claims (1)
- （１）コンピュータ本体側の入出力インタフェイス回路
とこのコンピュータ本体に接続される周辺装置の入出力
インタフェイス回路とが、 コンピュータ本体の中央演算処理装置がデータ出力状態
であることを示すＢＵＳＹ信号を上記コンピュータ本体
から周辺装置側に伝送するＢＵＳＹ信号ラインと、 上記ＢＵＳＹ信号を受けた周辺装置が上記中央演算処理
装置からのデータの取込みが可能であることを示すＡＣ
Ｋ信号を周辺装置からコンピュータ本体側に伝送するＡ
ＣＫ信号ラインと、 上記コンピュータ本体とその周辺装置との間でデータの
授受を行なう双方向性のデータ伝送ラインと により相互に接続されてなり、 上記コンピュータ本体から周辺装置へのデータ転送は、 上記コンピュータ本体の中央演算処理装置がデータ出力
状態となると上記ＢＵＳＹ信号を周辺装置に出力し、 上記ＢＵＳＹ信号を受けた周辺装置が上記ＡＣＫ信号を
コンピュータ本体に出力し、 上記データの取込み完了後、ＢＵＳＹ信号の出力を停止
させてデータの出力を停止させることにより行なわれ、 上記周辺装置からコンピュータ本体へのデータ転送は、 周辺装置がデータ出力状態になるとＡＣＫ信号を出力し
、 ＡＣＫ信号を受けるとコンピュータ本体がＢＵＳＹ信号
を出力して周辺装置からのデータを取り込み、 周辺装置からのデータ取込み完了後、ＡＣＫ信号の出力
を停止させることにより行なわれるようにしたことを特
徴とする双方向性データ転送インタフェイス回路制御方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61174822A JPS6329871A (ja) | 1986-07-24 | 1986-07-24 | データ転送インタフェイス回路の制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61174822A JPS6329871A (ja) | 1986-07-24 | 1986-07-24 | データ転送インタフェイス回路の制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6329871A true JPS6329871A (ja) | 1988-02-08 |
| JPH0566613B2 JPH0566613B2 (ja) | 1993-09-22 |
Family
ID=15985269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61174822A Granted JPS6329871A (ja) | 1986-07-24 | 1986-07-24 | データ転送インタフェイス回路の制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6329871A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0496135A (ja) * | 1990-08-08 | 1992-03-27 | Mitsubishi Electric Corp | 計算機システム |
| US6952742B2 (en) | 1995-03-06 | 2005-10-04 | Tadahiko Hisano | External storage device and method of accessing same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57147731A (en) * | 1981-03-09 | 1982-09-11 | Meidensha Electric Mfg Co Ltd | Common use device for interface |
-
1986
- 1986-07-24 JP JP61174822A patent/JPS6329871A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57147731A (en) * | 1981-03-09 | 1982-09-11 | Meidensha Electric Mfg Co Ltd | Common use device for interface |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0496135A (ja) * | 1990-08-08 | 1992-03-27 | Mitsubishi Electric Corp | 計算機システム |
| US6952742B2 (en) | 1995-03-06 | 2005-10-04 | Tadahiko Hisano | External storage device and method of accessing same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0566613B2 (ja) | 1993-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4562533A (en) | Data communications system to system adapter | |
| US5062059A (en) | Apparatus and method for communication between host CPU and remote terminal | |
| JPS58134324A (ja) | インタ−フエイス・アダプタ | |
| US4688171A (en) | Serial bus for master/slave computer system | |
| US4523310A (en) | Synchronous communications multiplexer | |
| JPS6376540A (ja) | 通信端末装置 | |
| JP2962787B2 (ja) | 通信制御方式 | |
| JP6629361B2 (ja) | プログラマブルロジックコントローラ | |
| JPS6329871A (ja) | データ転送インタフェイス回路の制御装置 | |
| JP3940843B2 (ja) | シリアル通信システム及びシリアル通信用ローカル端末 | |
| CN222281218U (zh) | 高速通信接口电路、高速swd通讯装置 | |
| JPS60178561A (ja) | 標準デイジタル・インタ−フエイス装置 | |
| JPH09305532A (ja) | データ転送方法及びデータ転送装置 | |
| JPS6177948A (ja) | デ−タ処理装置 | |
| SU1221656A1 (ru) | Многоканальное устройство управлени обменом информацией между ЭВМ | |
| JP2576236B2 (ja) | プログラマブルコントローラの通信方法 | |
| JP2563082Y2 (ja) | 疑似通信制御装置 | |
| JPS605370A (ja) | 共通バス制御システム | |
| JPS6378257A (ja) | 入出力制御装置 | |
| KR100962306B1 (ko) | 임베디드 시스템의 양방향 데이터 통신장치 및 그 방법 | |
| JPH0554749B2 (ja) | ||
| JP2001136186A (ja) | 多重通信装置 | |
| JP2001265711A (ja) | データ転送装置およびバスシステム | |
| JPS63227149A (ja) | ル−プ状通信システムにおける通信制御方法 | |
| JPS63149753A (ja) | デ−タ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |