JPS6188323U - - Google Patents
Info
- Publication number
- JPS6188323U JPS6188323U JP17344084U JP17344084U JPS6188323U JP S6188323 U JPS6188323 U JP S6188323U JP 17344084 U JP17344084 U JP 17344084U JP 17344084 U JP17344084 U JP 17344084U JP S6188323 U JPS6188323 U JP S6188323U
- Authority
- JP
- Japan
- Prior art keywords
- doubler rectifier
- voltage doubler
- circuit
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
第１図は本考案の一実施例を示す回路図、第２
図は従来の回路図である。 ＲＥＣ１，ＲＥＣ２…倍電圧整流回路、ＳＷ１
…スイツチング回路、ＳＷ２…ミユーテイングス
イツチ、Ｄ…ダイオード、CONT…コントロール信
号、ＩＮ…入力端子、ＯＵＴ…出力端子。
図は従来の回路図である。 ＲＥＣ１，ＲＥＣ２…倍電圧整流回路、ＳＷ１
…スイツチング回路、ＳＷ２…ミユーテイングス
イツチ、Ｄ…ダイオード、CONT…コントロール信
号、ＩＮ…入力端子、ＯＵＴ…出力端子。
Claims (1)
- 同じコントロール信号が入力される異なる応答
速度の２つの倍電圧整流回路を設け、これら倍電
圧整流回路の第１の出力端をダイオードを介して
第２の倍電圧整流回路の出力端に接続し、この第
１の倍電圧整流回路の出力電圧によつてオン・オ
フ動作するスイツチング回路を設け、このスイツ
チング回路の出力によつてアナログ信号レベルを
調整するレベル調整スイツチを設けたことを特徴
とする自動レベル制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17344084U JPS6188323U (ja) | 1984-11-14 | 1984-11-14 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17344084U JPS6188323U (ja) | 1984-11-14 | 1984-11-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6188323U true JPS6188323U (ja) | 1986-06-09 |
Family
ID=30731095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17344084U Pending JPS6188323U (ja) | 1984-11-14 | 1984-11-14 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6188323U (ja) |
-
1984
- 1984-11-14 JP JP17344084U patent/JPS6188323U/ja active Pending