JPS6188380A - サンプリング回路 - Google Patents

サンプリング回路

Info

Publication number
JPS6188380A
JPS6188380A JP60224711A JP22471185A JPS6188380A JP S6188380 A JPS6188380 A JP S6188380A JP 60224711 A JP60224711 A JP 60224711A JP 22471185 A JP22471185 A JP 22471185A JP S6188380 A JPS6188380 A JP S6188380A
Authority
JP
Japan
Prior art keywords
output
flop
flip
clock
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60224711A
Other languages
English (en)
Inventor
Kazuo Nakase
中瀬 一男
Yasuo Shirokai
白貝 泰雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60224711A priority Critical patent/JPS6188380A/ja
Publication of JPS6188380A publication Critical patent/JPS6188380A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Character Input (AREA)
  • Image Input (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 この発明は、ランダムに変化するディジタルの入力信号
をサンプリングするサンプリング回路に関する。
〔発明の背景〕
ランダムに変化するディジタル信号をサンプリングする
サンプリング回路は、一定周期Q21サンプリングクロ
ックの立上り(または立下り)で入力信号をサンプリン
グし、そり結果な次のサンプリング結果か得られるまで
保持するのが普通である。
したがって、クロック周期より短周期の入力漬方変化は
そのタイミングによってはサンプリング結果に全く反映
されないことかある。こり性質は、サンプリング回路の
用途によっては極めて好ましくない場合がある。以下に
こり点について具体的に説明しよう。
第1図は光学文字読取装置の例を示す概略構成図である
。文字が記入されている紙面を光原からの光ビームで一
定方向(y方向)にスキャンし、紙面からの反射光を光
電子倍増管1で受光するう光電子倍増管1から出力され
る信号はスキャンされた文字に関連したアナログ信号で
あり、これはシュミット回路2に3いてディジタル信号
に変換される。シュミット回路2の後段σ〕サンプリン
グ回路3は入力されるディジタル信号を一定の周期のサ
ンプリングクロックの立上り(または立下り)でサンプ
リングし、→ノンブリングクロツタに同期したディジタ
ル信号(光電子倍増管の出力信号に対する量子化信号と
みなせる)を出力する。各部の信号のタイムチャートの
一例を第2図に示す。
この図では同図り石上部に示した数字をy方向にスキャ
ンした場曾を想定している。(イ)は光電子倍増管1か
ら出力されるアナログ1b号、(qはツユミツト回路2
から出力されるディジタル1S号、(ハ)(ます/ブリ
ングクロック、(に)はサンプリング回路3からクロノ
フレ埼に同期して出力される量子化信号である。量子比
倍gに)はランダムなディジタル信号(0)をクロノフ
レ]の立上りでサンプリングして得られるものであり、
ディジタル信号(ロ)中のクロック周期以上の周期の変
化(正パルス)a、bは量子化信号に)中にパルスa/
 、 b/とじて出力される。
しかし文字の細線部に対応するディジタル信号(0)中
のパルスCは、クロツクヒ→よりも短周期でありかつク
ロック(ハ)の立上りと立上りの間に発生するため、量
子化信号に)中には全く反映されない。つまり、スキャ
ンされた文字の細線部ないし淡線部がサンプリングされ
ず見過されることになり1文字の読取りエラーの原因と
なる。このような不都合を同機するには、第2図の量子
化信号に)にC′のような信号を出力させるようにサン
プリング回路3を改良するのが有効である。
〔発明の目的〕
したかつてこの発明の目的は、従来無視される可能性の
太きかった廿ノアリングクロックのより短周期の入力信
号変化をも確実にサンプリングする改良されたサンプリ
ング回路を提供するにある。
〔発明の概要〕
すなわちこの発明によるサンプリング回路の特徴は、入
力信号のサンプリングクロックより短周期の変化を検出
し、検出時に当該サンプリング回路の出力信号を1クロ
ック期間だけ反転させる出力補正回路を備えることにあ
るっ 後述するところのこの発明の好ましい一実施態様にあっ
ては、サンプリング回路はサンプリングクロックの立上
りで入力信号をラッチするマスター・フリップフロップ
と、クロックの遅延信号の立上りでマスター・フリップ
フロップの出力をラッチするスレーブ・フリップフロッ
プから基本的に構成さa、これに付加される上記出力補
正回路は、スレーブ・フリップフロップの出力IN号(
サンプリング回路出力1M号)が低し・\ルの時に入力
信号り低レベルから高レベルへの変・比を検出する第1
のフリップフロップと、該出力信号が高レベルQ)時に
入力信号の高レベルから低レベルへの変化を検出する第
2のフリノフ″フロップとを含み、第1リフリノブフロ
ノフ匈)出力てマスター・フリノフフロノフ゛リセント
入力を毒1ト卸し、第2のフリノフ゛フロップの出力で
マスター・フリップフロップの11セット人力を1り脚
するよつに構ノ戊さrnる。
以下、第3図および第4図に沿ってこり発明?具体的(
゛こ説明するっ 〔発明α)尖施列〕 第3図1まこの発明によるナングリング回路の一例を示
す回路図であるっ 10.ifま当該サップリング回路
の基本部分を構成するDフリップフロップであり、Dフ
リンブフロノフ10はフスター側にDフリップフロップ
11はスレーブ側になるっ他のDフリップフロップ12
.13は出力補正回路を構成するものである。また14
〜23は上記のDフリップフロップ10〜13の動作に
関与するゲート類である。Aはサンプリング回路に対す
る入力信号で、第2図に示した毎号(0)に相当するラ
ンダムに変化するディジタル箇号であるっBはサンプリ
ングクロックである。Hはサンプリング回路り出力信号
である。
Dフリップフロップ100)D(データ)人力には入力
信号Aが、T(トリガ)入力に)まサンプ11ングクロ
ノクBが、S(セット)人力に&Z 1)フリップフロ
ップ12の否定側j出力りか、また凡(リセット)人力
にはゲート14の出力かそれぞれ供給される。りフリノ
フフロノフ11すD入力ニニDフリップフロップ10の
否定側m力Fが、8人力にはスタートリセント化qIか
、凡人力には電源電圧Vccがそれぞれ供給される。こ
りりDフリップフロップ11のT入力に(ま、ケート1
5 、16を経由したサンプリングクロックBつまりク
ロノりGか供給される。Dフリップフロップ12のD入
力にはDフリップフロップ11の肯定III ffl力
が。
S人力Vこは′電源′醋圧Vccが、T入力には人力は
号AIJ・、また凡人力には’r −ト17り出力か・
ヒれぞれ供給されるっこのυフリップフロップ12り否
定O1l]出力l)はゲート22の入カニr3よびDフ
リップフロップ10のS入力にそれそn供給される。D
フリラフフロノブ13ノ)D人力V′こはυフリ、ツー
フロノブ11の否t:i Xll出力つまり当該サンフ
リング回路の出カイ8号Hが、S人力vCは電源電圧V
ccが凡人力・、(は1′−ト22り出力か、また1人
力に(まケート23の出力が供給される。1ノフリソフ
フロノブ13り否定佃j出力E:まケート14に人力さ
れろ。’7’−1−21はサップリングクロックBを直
接および直タリリケート18〜20Yji”してそれぞ
れ受け、その出力Cはケート17,22の人力Vこ供給
さ省る。ゲート22にはさらにスタートリセントI′g
号lとD〕11ノブフロップ12の出力りが入力さ、i
ている。ケート14にはスタートリセットIN Q 1
とDフリノフ′フロップ13の出力Eが入力されている
Dフリラフ”フロップ13は出力+M 8r Hか高レ
ベルの時に入力信号への高レベルから低しヘルヘヅノ変
化を検出するもり℃あり1才たDフリップフロップ12
は出力1bけ11が低レベルの時に人力1お方Aり低レ
ベルから扁しl\ルへの変化を恢田づるらの℃あり、こ
れリリ出力によりてDソリノフフロノ ブ 1 0 Q
ノ セ ノ  ト  、  リ セ ノ  卜 人 万
 ηぐ l、  r=j  3’  7.w  つ第4
区jのタイムナヤ−1・G′Cシンごb・つ−0本−グ
−・:・h′ノリの動作ン評細に説明する。
時刻T1で入カイぎ方Aが商し・へ、ルη・ら低しl・
ルlこ変化すると、こり時は出力jp −Q Hか、h
レベルであるので、出力抽出回路のDフリップフロラフ
】3かセットし、ぞl/)出力Eす(収シ・ヘルムQ)
変化V゛こよりDフリップフロップ10かりセット(れ
るっしたかって、ての直後vツクロックB bl)立上
りでDフリップフロノブllかセントし、−力Is +
:Tk(か低レベルに変化するうついで時刻Tzて人力
1占−リAが高レベルに変化すると、こυ)時臀ま出力
1呂FjHが低レベルであるから、1.)フリップフロ
ラフ12ろ・セットし、その出力りてDフリノフ゛フロ
ップ10かセントされる。したがってその直後のクロッ
クGの立上りでDフリップフロップ11がリセットされ
、出力信号Hが高レベルに変化する。これ以降、時刻T
3までは入力色9Aが高レベルに維持されるので、Dフ
リップフロップIO+!クロックBの立上りで繰り返し
セットされ、したかってDフリップフロップ11もリセ
ット状態に維持され、出力信号Hは誦レベルに保たイす
る。
時刻T2で入力信号Aが低レベルKfi化すると。
Dフリップフロップ13が七ノi・し、その出力Eの低
レベル−6の変化てDフリップフロップlOがリセット
される。したがってDフリップフロップ11がクロック
Gの立上りでセットされ、出力信gHが低レベルに変化
する。時刻T4−ご入力信号Aが高レベルに変化した直
後にクロックBが立上るが、Dフリラフ”フロップ10
は信号Eでリセットされているのでリセット状態に保た
れる。当該クロックBより少し遅れたリセット(i号C
てDフリップフロップ13がリセットされるまでDフリ
ツブフロラフ”10はリセットを解ンうユれfjい(υ
で1時刻T4から2個目のクロックBの立上りでDフリ
ップフロップlOがセットする。そしてその直後りクロ
ックGの立上りでDフリップフロップ11がリセットし
、出力信号Hが高レベルになる。
時刻T5で入力M −Q Aが高レベルから低レベルに
変化すると、Dフリラフ−フロップ13がセットし。
その出力EによってDフリップ70ツブ10がリセット
される。したがって、そり直後りクロックGの立上りで
出力信gHが低し・\ルに変化するっ時11T6が入力
i +5A力を立とると、Dフリノアフロノフ゛12が
セットし、その出力I)てl)7す、ノブフロップ10
がセットされる。その直後のクロ、ツクGの立上りでD
フリップフロラフ−11がリセットされ、出力信号Hが
立上る。入力信号Aの立下り(時刻TV)以降の動作は
前述の時刻T4以降と同様に考えればよい。また時刻T
8.T9の入力信号への変化に対しても同様であり、出
力信号HにクロックBの1周期分たけ高レベルになる。
尚、本実施例では、クロックBとその遅延クロツクGと
の間の立上り時間差があり、その間に入力信号Aが高レ
ベルから低レベルに変化すると、出力信号Hが2クロッ
ク期間だけ低レベルになる。
しかし上記の時間差は大きくても80ナノ秒以ドなので
、実用上は問題にならない。
〔発明の効果〕
以上に詳述したよつに、こり発明によるサンプリング回
路はせノアリ/ククロノク(クロフクB)より短時間σ
ノ人力信号の変化をそのタイミングにかかわらす確実に
サンIIIングできる。したがってこの発明のサンプリ
ング回路を文字読取装置に用いItは、前述した従来の
問題は解消でき、読取り率を大幅に改善できるっ
【図面の簡単な説明】
第1図は従来りサンプリング回路を用いた光学文字読取
装置の概略構成図、第2図は第1図中の各部信号のタイ
ムチャート、第3図はこの発明によるサンプリング回路
の一例を示す回路図、第4図は同上実施例Qノ各部信号
のタイムチャートである。 10〜13・・・Dフリラフ−フロップ14〜23・・
・ゲート A・・・人力信号 B・・・サンツーリングクロック H・・・出力信号

Claims (1)

    【特許請求の範囲】
  1. 1、ランダムに変化するディジタルの入力信号をクロッ
    クの立上り(または立下り)でサンプリングして該クロ
    ックに同期したディジタルの出力信号を得るサンプリン
    グ回路において、該入力信号の該クロックの周期より短
    時間の変化を検出し、検出時に該出力信号を該クロック
    の1周期間だけ反転させる出力補正回路を備えることを
    特徴とするサンプリング回路。
JP60224711A 1985-10-11 1985-10-11 サンプリング回路 Pending JPS6188380A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60224711A JPS6188380A (ja) 1985-10-11 1985-10-11 サンプリング回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60224711A JPS6188380A (ja) 1985-10-11 1985-10-11 サンプリング回路

Publications (1)

Publication Number Publication Date
JPS6188380A true JPS6188380A (ja) 1986-05-06

Family

ID=16818048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60224711A Pending JPS6188380A (ja) 1985-10-11 1985-10-11 サンプリング回路

Country Status (1)

Country Link
JP (1) JPS6188380A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07213301A (ja) * 1994-02-07 1995-08-15 Rikiou:Kk 地下たび及びその製造方法と地下たび底

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5444460A (en) * 1977-09-14 1979-04-07 Matsushita Electric Ind Co Ltd Data sampling circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5444460A (en) * 1977-09-14 1979-04-07 Matsushita Electric Ind Co Ltd Data sampling circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07213301A (ja) * 1994-02-07 1995-08-15 Rikiou:Kk 地下たび及びその製造方法と地下たび底

Similar Documents

Publication Publication Date Title
GB2175776A (en) Dual edge clock address mark detector
JPS6188380A (ja) サンプリング回路
GB1427215A (en) Magnetic recording systems
US4220924A (en) Digital phase decoding technique for quadrature phased signals
JPS59112375A (ja) ハ−ドコピ−装置
US3332064A (en) Double-frequency coded symbol reader
JPS57138262A (en) Conversion system for main scanning line density
US3634876A (en) Signal detecting and latching circuit
SU881652A1 (ru) Нуль-орган
KR910007512Y1 (ko) 다중 입력 데이터 획득회로
JPS58184965U (ja) 画像信号のデイジタル・ノツチレス回路
GB1031829A (en) Error detection and correction circuits
JPS6114531B2 (ja)
KR840001725A (ko) 디코오드 논리를 갖는 디지탈 직렬 인터페이스
JPS63100868A (ja) 電子黒板装置
JPS5925416A (ja) 警報の待ち受け回路
Heberling System for rapid reduction of telemetric data
JPH02179115A (ja) デジタル信号処理回路
JPS62154968A (ja) 画像処理装置
SU597088A2 (ru) Масштабно-временной преобразователь
JPS6230114Y2 (ja)
JPS61276104A (ja) フロツピ−デイスク装置の読出し回路
JPH02206085A (ja) データ設定回路
Carbrey A strobed analog data digitizer with paper tape output
JPS60118986A (ja) 信号の2値化方式