JPS6188497U - - Google Patents
Info
- Publication number
- JPS6188497U JPS6188497U JP17333184U JP17333184U JPS6188497U JP S6188497 U JPS6188497 U JP S6188497U JP 17333184 U JP17333184 U JP 17333184U JP 17333184 U JP17333184 U JP 17333184U JP S6188497 U JPS6188497 U JP S6188497U
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- bridge type
- type transistor
- transistor
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Description
第１図は実施例の回路図、第２図はブリツジ形
トランジスタインバーター相分回路図、第３図は
従来のトランジスタベース入力波形、第４図はト
ランジスタＱ１のＯＮからＯＦＦへ移行する際の
ＶＣＥ，Ｖ１電圧波形である。 Ｑ１，Ｑ２……同一リンク上下トランジスタ、
ＣＰ２……比較器、Ｆ２……フリツプフロツプ、
Ａ２……アンドゲート、Ｄｒ２……ベースドライ
ブ。
トランジスタインバーター相分回路図、第３図は
従来のトランジスタベース入力波形、第４図はト
ランジスタＱ１のＯＮからＯＦＦへ移行する際の
ＶＣＥ，Ｖ１電圧波形である。 Ｑ１，Ｑ２……同一リンク上下トランジスタ、
ＣＰ２……比較器、Ｆ２……フリツプフロツプ、
Ａ２……アンドゲート、Ｄｒ２……ベースドライ
ブ。
補正 昭６０．１０．２２
考案の名称を次のように補正する。
考案の名称 ブリツジ形トランジスタインバ
ータの制御装置 実用新案登録請求の範囲、図面の簡単な説明を
次のように補正する。
ータの制御装置 実用新案登録請求の範囲、図面の簡単な説明を
次のように補正する。
【実用新案登録請求の範囲】
ブリツジ形トランジスタインバータにおいて、
インバータ出力電圧と零レベル電位とを比較しイ
ンバータ出力電圧が零レベル電位以下になつたと
きに出力信号を発し同一相上下トランジスタのう
ちの下トランジスタのベース入力信号を、またイ
ンバータ出力電圧と電源電圧とを比較しインバー
タ出力電圧が電源電圧以上となつたときに出力信
号を発し同一相上下トランジスタのうちの上トラ
ンジスタベース入力信号、を夫々供給するように
したことを特徴とするブリツジ形トランジスタイ
ンバータの制御装置。
インバータ出力電圧と零レベル電位とを比較しイ
ンバータ出力電圧が零レベル電位以下になつたと
きに出力信号を発し同一相上下トランジスタのう
ちの下トランジスタのベース入力信号を、またイ
ンバータ出力電圧と電源電圧とを比較しインバー
タ出力電圧が電源電圧以上となつたときに出力信
号を発し同一相上下トランジスタのうちの上トラ
ンジスタベース入力信号、を夫々供給するように
したことを特徴とするブリツジ形トランジスタイ
ンバータの制御装置。
【図面の簡単な説明】
第１図は実施例の回路図、第２図はブリツジ形
トランジスタインバータ一相分回路図、第３図は
従来のトランジスタベース入力波形、第４図はト
ランジスタＱ１のＯＮからＯＦＦへ移行する際の
ＶＣＥ，Ｖ１電圧波形、第５図はトランジスタＱ
２の同じくＯＮからＯＦＦへ移行する際のＶ１電
圧波形である。 Ｑ１，Ｑ２……同一相上下トランジスタ、ＣＰ
１，ＣＰ２……比較器、Ｆ１，Ｆ２……フリツプ
フロツプ、Ａ１，Ａ２……アンドゲート、Ｄｒ１
，Ｄｒ２……ベースドライブ。
トランジスタインバータ一相分回路図、第３図は
従来のトランジスタベース入力波形、第４図はト
ランジスタＱ１のＯＮからＯＦＦへ移行する際の
ＶＣＥ，Ｖ１電圧波形、第５図はトランジスタＱ
２の同じくＯＮからＯＦＦへ移行する際のＶ１電
圧波形である。 Ｑ１，Ｑ２……同一相上下トランジスタ、ＣＰ
１，ＣＰ２……比較器、Ｆ１，Ｆ２……フリツプ
フロツプ、Ａ１，Ａ２……アンドゲート、Ｄｒ１
，Ｄｒ２……ベースドライブ。
Claims (1)
- ブリツジ形トランジスタインバータにおいて、
インバータ出力電圧と零レベル電位とを比較しイ
ンバータ出力電圧が零レベル電位以下になつたと
きに出力信号を発し同一相上下トランジスタのう
ちの下トランジスタのベース入力信号及び他相上
下トランジスタのうちの上トランジスタのベース
入力信号、を供給し、同一リンク上下トランジス
タの短絡を防ぐように構成したことを特徴とする
ブリツジ形トランジスタインバータの制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17333184U JPH0431828Y2 (ja) | 1984-11-14 | 1984-11-14 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17333184U JPH0431828Y2 (ja) | 1984-11-14 | 1984-11-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6188497U true JPS6188497U (ja) | 1986-06-09 |
| JPH0431828Y2 JPH0431828Y2 (ja) | 1992-07-30 |
Family
ID=30730988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17333184U Expired JPH0431828Y2 (ja) | 1984-11-14 | 1984-11-14 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0431828Y2 (ja) |
-
1984
- 1984-11-14 JP JP17333184U patent/JPH0431828Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0431828Y2 (ja) | 1992-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6188497U (ja) | ||
| JPH0724947Y2 (ja) | ゲートドライブ回路 | |
| JPS62186532U (ja) | ||
| JPH0320546U (ja) | ||
| JPS59111334U (ja) | インバ−タ回路 | |
| JPH02112032U (ja) | ||
| JPS5915293U (ja) | 直流モ−タの速度制御回路 | |
| JPS5830331U (ja) | 発振回路 | |
| JPS6190325U (ja) | ||
| JPS6057211U (ja) | ミュ−ティング回路 | |
| JPS62186512U (ja) | ||
| JPS5920709U (ja) | 増幅回路 | |
| JPS58167916U (ja) | スイツチングレギユレ−タ | |
| JPS63131418U (ja) | ||
| JPS6197236U (ja) | ||
| JPH0193836U (ja) | ||
| JPS6144939U (ja) | ゲ−トタ−ンオフサイリスタのゲ−ト回路 | |
| JPS6184922U (ja) | ||
| JPH0224637U (ja) | ||
| JPS5975783U (ja) | 静電誘導型サイリスタの制御回路 | |
| JPS58156388U (ja) | ゲ−トタ−ンオフサイリスタのゲ−ト回路 | |
| JPS60119136U (ja) | 充放電回路 | |
| JPS60160091U (ja) | エレベ−タの速度制御装置 | |
| JPS5953687U (ja) | トランジスタブリツジ方式の電力制御装置 | |
| JPS617286U (ja) | Ｄｃ−ｄｃコンバ−タ |