JPS6188518A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPS6188518A JPS6188518A JP59209233A JP20923384A JPS6188518A JP S6188518 A JPS6188518 A JP S6188518A JP 59209233 A JP59209233 A JP 59209233A JP 20923384 A JP20923384 A JP 20923384A JP S6188518 A JPS6188518 A JP S6188518A
- Authority
- JP
- Japan
- Prior art keywords
- film
- hydrogen content
- thickness
- semiconductor layer
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、薄膜トランジスタの製造方法に係り、特に、
水素化アモルファスシリコン膜からなる動作半導体層の
形成方法に関す。
水素化アモルファスシリコン膜からなる動作半導体層の
形成方法に関す。
表示パネル、例えば、液晶パネル、エレクトロクロミン
クパネル、エレクトロルミネツセンスノくネルなどの表
示画素の駆動に使用されるトランジスタには、該画素部
分に配設されるのが望ましも）ため、該パネル基板とな
るガラス板上に形成容易な薄膜トランジスタ（ＴＰＴ）
が使用されている。
クパネル、エレクトロルミネツセンスノくネルなどの表
示画素の駆動に使用されるトランジスタには、該画素部
分に配設されるのが望ましも）ため、該パネル基板とな
るガラス板上に形成容易な薄膜トランジスタ（ＴＰＴ）
が使用されている。
ＴＰＴの動作半導体層には、窒化シリコン（Ｓｉ−Ｎ）
または酸化シリコン（Ｓｉ−０）などからなるゲート絶
縁膜と−■して形成可能な水素化アモルファスシリコン
（ａ−５ｉ：Ｈ）膜の使用が検討されるようになって来
た。
または酸化シリコン（Ｓｉ−０）などからなるゲート絶
縁膜と−■して形成可能な水素化アモルファスシリコン
（ａ−５ｉ：Ｈ）膜の使用が検討されるようになって来
た。
この場合、該ＴＰＴの性能低下を防ぐため、該ａ−Ｓｉ
：Ｈ膜中のダングリングボンド（不対電子結合状態）を
適正にターミネート （この場合シリコンに対する水素
の結合）させることが重要である。
：Ｈ膜中のダングリングボンド（不対電子結合状態）を
適正にターミネート （この場合シリコンに対する水素
の結合）させることが重要である。
第２図はａ−５ｉ：Ｈ膜を動作半導体層にしたＴＰＴの
代表例を示した側断面図である。
代表例を示した側断面図である。
同図において、１はガラス基板、２は例えばクロムのゲ
ート電極、３は例えば５ｉ−Ｎのゲート絶縁膜、４はａ
−５ｉ：Ｈ膜の動作半導体層、５と６は例えばｎ”ａ−
５ｉとニッケル・クロムとの二層からなるソースとドレ
インである。
ート電極、３は例えば５ｉ−Ｎのゲート絶縁膜、４はａ
−５ｉ：Ｈ膜の動作半導体層、５と６は例えばｎ”ａ−
５ｉとニッケル・クロムとの二層からなるソースとドレ
インである。
このＴＰＴの製造は、基板１の上にゲート電極２から上
記の順に順次積層して行われる。
記の順に順次積層して行われる。
この際、ゲート絶縁膜３と動作半導体層４は、通常、プ
ラズマＣＶＤ装置を使用し、前者はシラン（ＳｉＨｎ
）を主原料とする雰囲気にして、後者はＳｉＨ４のみの
雰囲気にして連続的に形成し、界面の清浄性を保つ方法
をとっている。
ラズマＣＶＤ装置を使用し、前者はシラン（ＳｉＨｎ
）を主原料とする雰囲気にして、後者はＳｉＨ４のみの
雰囲気にして連続的に形成し、界面の清浄性を保つ方法
をとっている。
ここで、動作半導体層４であるａ−Ｓｔ：）Ｉ膜は、該
膜中のダングリングボンドが最少に、移動度が最大にな
るのを狙って、水素含有量が５〜１０ ａｔ、％となる
ような条件で、厚さ１０００〜３０００人程度に被着し
てなっている。
膜中のダングリングボンドが最少に、移動度が最大にな
るのを狙って、水素含有量が５〜１０ ａｔ、％となる
ような条件で、厚さ１０００〜３０００人程度に被着し
てなっている。
しかしながらこのように製造されたＴＰＴには、その立
ち上がり特性、飽和電流値などの特性が、ａ−５ｉ：Ｈ
の特性から予想されるものより低下していると言う問題
がある。
ち上がり特性、飽和電流値などの特性が、ａ−５ｉ：Ｈ
の特性から予想されるものより低下していると言う問題
がある。
それは、上記のように形成された動作半導体層４におい
て、全体としてのダングリングボンドは水素によりター
ミネートされるものの、ゲート絶縁膜３との界面近傍で
はゲート絶縁膜３に水素が吸収されて、該近傍に存在す
るダングリングボン ・ドを完全にターミネートするに
は水素が不足し、電界効果移動度が低下するためと考え
られる。
て、全体としてのダングリングボンドは水素によりター
ミネートされるものの、ゲート絶縁膜３との界面近傍で
はゲート絶縁膜３に水素が吸収されて、該近傍に存在す
るダングリングボン ・ドを完全にターミネートするに
は水素が不足し、電界効果移動度が低下するためと考え
られる。
上記問題点は、ゲート絶縁膜上にａ−５ｉ ：Ｈ膜の動
作半導体層を気相成長により形成する工程において、成
長開始時の水素含有量を所定の量より高くなるようにす
る本発明の薄膜トランジスタの製造方法によって解決さ
れる。
作半導体層を気相成長により形成する工程において、成
長開始時の水素含有量を所定の量より高くなるようにす
る本発明の薄膜トランジスタの製造方法によって解決さ
れる。
本発明によれば、前記水素化アモルファスシリコン膜の
成長開始時の厚さが１０〜２００人になるまで水素含有
量は１０〜２０ ａｔ、％で成長し、その後、水素含有
量は５〜１０ ａｔ、％で成長して、該水素化アモルフ
ァスシリコン膜を形成するのが望ましい。
成長開始時の厚さが１０〜２００人になるまで水素含有
量は１０〜２０ ａｔ、％で成長し、その後、水素含有
量は５〜１０ ａｔ、％で成長して、該水素化アモルフ
ァスシリコン膜を形成するのが望ましい。
或いは、前記水素化アモルファスシリコン膜の気相成長
は、プラズマＣＶＤ装置を使用して水素含有量は５〜１
０ ａｔ、％で行い、成長開始時の厚さが１０〜２００
人になったところで該装置による水素プラズマ処理を介
入させ該成長開始時の厚さ領域の水素含有量を１０〜２
０ ａｔ、％にして、該水素化アモルファスシリコン膜
を形成するのが望ましい。
は、プラズマＣＶＤ装置を使用して水素含有量は５〜１
０ ａｔ、％で行い、成長開始時の厚さが１０〜２００
人になったところで該装置による水素プラズマ処理を介
入させ該成長開始時の厚さ領域の水素含有量を１０〜２
０ ａｔ、％にして、該水素化アモルファスシリコン膜
を形成するのが望ましい。
厚さが１０００〜３０００人程度であるａ−Ｓｉ：Ｈ膜
の動作半導体層の中で、問題の原因となる水素の不足を
来しているのは、前述のようにゲート絶縁膜との界面近
傍である。
の動作半導体層の中で、問題の原因となる水素の不足を
来しているのは、前述のようにゲート絶縁膜との界面近
傍である。
従って上記のように、動作半導体層の中で、ゲート絶縁
膜と接する界面部分の水素含有量を、本体部分より高く
した製造をすることにより、該界面近傍においてその水
素の不足を補填することが出来て問題を解消し、当該Ｔ
ＰＴの特性を優れたものにすることが可能になる。
膜と接する界面部分の水素含有量を、本体部分より高く
した製造をすることにより、該界面近傍においてその水
素の不足を補填することが出来て問題を解消し、当該Ｔ
ＰＴの特性を優れたものにすることが可能になる。
この際、該本体部分の水素含有量を所定量の５〜１０
ａｔ、％にするのが望ましいのは、従来例における動作
半導体層と同様にａ−Ｓｉ：１１膜の移動度が最大にな
るのを狙い、動作半導体層として適切に機能させるため
であり、該界面部分の水素含有量と厚さをそれぞれ１０
〜２０ ａｔ、％、１０〜２００人にするのが望ましい
のは、前記界面近傍における前記補填が過小または過大
になるのを防ぎ、該補填の効果が失われないようにさせ
るためである。
ａｔ、％にするのが望ましいのは、従来例における動作
半導体層と同様にａ−Ｓｉ：１１膜の移動度が最大にな
るのを狙い、動作半導体層として適切に機能させるため
であり、該界面部分の水素含有量と厚さをそれぞれ１０
〜２０ ａｔ、％、１０〜２００人にするのが望ましい
のは、前記界面近傍における前記補填が過小または過大
になるのを防ぎ、該補填の効果が失われないようにさせ
るためである。
因に、動作半導体層全体の水素含有量を高めると、前記
補填は可能になるが、前記界面近傍以外の水素含有量が
高ずぎて、該動作半導体層の電界効果移動度が低下し特
性はむしろ低下する。
補填は可能になるが、前記界面近傍以外の水素含有量が
高ずぎて、該動作半導体層の電界効果移動度が低下し特
性はむしろ低下する。
プラズマＣＶＤ装置を使用したａ−５ｉ：Ｉｔ）ＩＱの
形成において、水素含有量は、放電電力の大きさに依存
在があり、該電力を大きくすると高くなる。従って、水
素含有量は連続的に変化させることが可能である。
形成において、水素含有量は、放電電力の大きさに依存
在があり、該電力を大きくすると高くなる。従って、水
素含有量は連続的に変化させることが可能である。
この際、水素含有量をそれぞれ１０〜２０ ａｔ、％お
よび５〜１０ ａｔ、％にするには、放電電力を０．０
３〜０ 、１ Ｗ ／ ｃｎｌおよび０．０１〜０．０
３Ｗ／ｃｏｔにすればよい。
よび５〜１０ ａｔ、％にするには、放電電力を０．０
３〜０ 、１ Ｗ ／ ｃｎｌおよび０．０１〜０．０
３Ｗ／ｃｏｔにすればよい。
また、プラズマＣＶＤ装置を使用したａ−Ｓｉ：Ｈ膜の
形成においては、引続き該装置内で水素プラズマ処理出
来るので、水素含有量が所定量の５〜１０ａｔ、％、厚
さ１０〜２００人程度にａ−５ｉ：Ｈｌｇを形成した後
、水素プラズマ処理を行うことで該ａ−３ｉ：Ｈ膜の水
素含有量を高めることが出来る。
形成においては、引続き該装置内で水素プラズマ処理出
来るので、水素含有量が所定量の５〜１０ａｔ、％、厚
さ１０〜２００人程度にａ−５ｉ：Ｈｌｇを形成した後
、水素プラズマ処理を行うことで該ａ−３ｉ：Ｈ膜の水
素含有量を高めることが出来る。
かくして、ａ−Ｓｉ：Ｈ膜を動作半導体層とするＴＰＴ
における該動作半導体層において、移動度を低下させる
ことなくゲート絶縁膜との界面でダングリングボンドを
ターミネートさせるのに不足する水素の補填が出来て、
性能の優れたＴＰＴの提供を可能にさせる。
における該動作半導体層において、移動度を低下させる
ことなくゲート絶縁膜との界面でダングリングボンドを
ターミネートさせるのに不足する水素の補填が出来て、
性能の優れたＴＰＴの提供を可能にさせる。
図を通し同一符号は同一対象物を示す。
第１図（ａｌは本発明によるＴＰＴの製造方法の二つの
実施例を説明する側断面図、第１図（ｂｌはその実施例
によるＴＰＴと従来方法によるＴＰＴとの特性を示した
特性図である。
実施例を説明する側断面図、第１図（ｂｌはその実施例
によるＴＰＴと従来方法によるＴＰＴとの特性を示した
特性図である。
第１図（ａ）に示されたのは、第２図に示す動作半導体
層４が、共にａ−Ｓｉ：Ｈ膜の高水素含有膜７ａと動作
半導体層主１１Ａ７ｂとから構成された動作半導体層７
に変わったもので、その他は第２図図示と変わらない。
層４が、共にａ−Ｓｉ：Ｈ膜の高水素含有膜７ａと動作
半導体層主１１Ａ７ｂとから構成された動作半導体層７
に変わったもので、その他は第２図図示と変わらない。
ここで、動作半導体層７が高水素含有膜７ａと主１Ｊｉ
７ｂとに分かれているのは゛、ゲート絶縁膜３に高水素
含有Ｎ１ａを被着しその上に主ｓ７ｂを被着して動作半
導体層７を形成する製造方法を説明するためのもので、
形成された動作半導体層７においては、７ａ、７ｂが一
体になり両者の境界は消失する。
７ｂとに分かれているのは゛、ゲート絶縁膜３に高水素
含有Ｎ１ａを被着しその上に主ｓ７ｂを被着して動作半
導体層７を形成する製造方法を説明するためのもので、
形成された動作半導体層７においては、７ａ、７ｂが一
体になり両者の境界は消失する。
主膜７ｂの水素含有量および厚さは、動作半導体層４と
同様にそれぞれ５〜１０ ａｔ、％および１０００〜３
０００人程度であり、ゲート絶縁膜３に接する高水素含
有膜７ａの水素含有量は、上記より高い１０〜２０ａｔ
、％で、その厚さは１０〜２００人である。
同様にそれぞれ５〜１０ ａｔ、％および１０００〜３
０００人程度であり、ゲート絶縁膜３に接する高水素含
有膜７ａの水素含有量は、上記より高い１０〜２０ａｔ
、％で、その厚さは１０〜２００人である。
この高水素含有膜７ａに含まれる余剰水素が、ゲート絶
縁膜３との界面に存在するダングリングボンドを完全に
ターミネートするよう作用し、先に述べた問題を解消さ
せる。
縁膜３との界面に存在するダングリングボンドを完全に
ターミネートするよう作用し、先に述べた問題を解消さ
せる。
このようなＴＰＴの製造の実施例は以下の如くである。
（実施例１）
ガラス基板１上に通常の方法でクロムのゲート電極２を
形成した後、電極径が約φ２５０顛、電極間ギャップが
約５００のプラズマＣＶＤ装置を使用Ｌ［板１の温度を
約３００℃にして、ＳｉＨ４とアンモニア（ＮＨ３）の
混合雰囲気（圧力約０．１５Ｔｏｒｒ）により厚さ約３
０００人の５ｉ−Ｎを被着してゲート絶縁膜３を形成し
、続いて、約０．ＩＴｏｒｒのＳｉＨ４のみの雰囲気に
し、放電電力約２０Ｗで水素含有量約１５ａｔ、％、厚
さ約１００人のａ−３ｉ：Ｈ膜を被着して高水素含有膜
７ａとなし、その状態で放電電力を約１０Ｗに切り替え
て水素含有量約８ ａｔ、％、厚さ約３０００人のａ−
５ｉ：ｌ（膜を被着し主膜７ｂとなして動作半導体Ｎ７
を形成した。
形成した後、電極径が約φ２５０顛、電極間ギャップが
約５００のプラズマＣＶＤ装置を使用Ｌ［板１の温度を
約３００℃にして、ＳｉＨ４とアンモニア（ＮＨ３）の
混合雰囲気（圧力約０．１５Ｔｏｒｒ）により厚さ約３
０００人の５ｉ−Ｎを被着してゲート絶縁膜３を形成し
、続いて、約０．ＩＴｏｒｒのＳｉＨ４のみの雰囲気に
し、放電電力約２０Ｗで水素含有量約１５ａｔ、％、厚
さ約１００人のａ−３ｉ：Ｈ膜を被着して高水素含有膜
７ａとなし、その状態で放電電力を約１０Ｗに切り替え
て水素含有量約８ ａｔ、％、厚さ約３０００人のａ−
５ｉ：ｌ（膜を被着し主膜７ｂとなして動作半導体Ｎ７
を形成した。
更に、その上にｎ”ａ−Ｓｉとニッケル・クロムとの二
層からなるソース５とドレイン６を形成してＴＰＴを製
造した。
層からなるソース５とドレイン６を形成してＴＰＴを製
造した。
このＴＰＴは、チャネル幅／チャネル長＝１８ であ
るが、その特性は第１図（ｂ１図示の特性曲線ａの如く
である。ここで、横軸のＶｇはゲート電圧、縦軸のＩｄ
はドレイン電流である。
るが、その特性は第１図（ｂ１図示の特性曲線ａの如く
である。ここで、横軸のＶｇはゲート電圧、縦軸のＩｄ
はドレイン電流である。
因に、上記ＴＰＴの動作半導体層７を、高水素含有１ｉ
７ａと主膜７ｂとに分けることなく、従来の動作半導体
層４のように放電電力約１０Ｗで形成した場合の特性曲
線はｂとなり、同様にして約２０Ｗで形成した場合の特
性曲線はＣとなった。
７ａと主膜７ｂとに分けることなく、従来の動作半導体
層４のように放電電力約１０Ｗで形成した場合の特性曲
線はｂとなり、同様にして約２０Ｗで形成した場合の特
性曲線はＣとなった。
特性曲線ａは、立ち上がり特性、飽和電流値の両者とも
最も優れている。
最も優れている。
特性曲線Ｃの場合は、不足する水素を補填するため動作
半導体層７全体に水素含有量を高めたものであるが、ゲ
ート朱色ｉｔ月臭３との界面のダングリングボンドは低
減しているものの、動作半導体層７自体の移動度が低下
して特性が劣化している。
半導体層７全体に水素含有量を高めたものであるが、ゲ
ート朱色ｉｔ月臭３との界面のダングリングボンドは低
減しているものの、動作半導体層７自体の移動度が低下
して特性が劣化している。
以上のことから、本発明の製造方法は、従来に比して優
れ極めて良好な入出力特性を示すＴＰＴを提供すること
が判る。
れ極めて良好な入出力特性を示すＴＰＴを提供すること
が判る。
（実施例２）
実施例１における動作半導体層７の形成を次のように変
更した。
更した。
即ち、実施例１における条件の中で、高水素含有ｐ７ａ
を被着する際の放電電力を、主膜７ｂを被着する際と同
じである約１０Ｗにし、代わりに、被着後の雰囲気を一
旦約０．１７Ｔｏｒｒの水素にし約５０Ｗで約５分間の
プラズマ処理をし、高水素含有膜７ａの水素含有量を約
１６ ａｔ、％にした。
を被着する際の放電電力を、主膜７ｂを被着する際と同
じである約１０Ｗにし、代わりに、被着後の雰囲気を一
旦約０．１７Ｔｏｒｒの水素にし約５０Ｗで約５分間の
プラズマ処理をし、高水素含有膜７ａの水素含有量を約
１６ ａｔ、％にした。
この後は、雰囲気を約０．ＩＴｏｒｒのＳｉＨ４のみに
戻し、実施例１と同様に主膜７ｂを被着して動作半導体
層７を形成した。
戻し、実施例１と同様に主膜７ｂを被着して動作半導体
層７を形成した。
かく製造したＴＰＴの特性は、第１図（１））図示の特
性曲線ａと殆ど一致した。
性曲線ａと殆ど一致した。
この方法は、高水素含有膜７ａの水素含有量を厳密に制
御出来る特徴がある。
御出来る特徴がある。
以上説明したように、本発明による製造方法により、ａ
−Ｓｔ：Ｈｌｉを動作半導体層とするＴＰＴにおける該
動作半導体層において、移動度を低下させることなくゲ
ート絶縁膜との界面でダングリングボンドをターミネー
トさせるのに不足する水素の補填が出来て、性能の優れ
たＴＰＴの提供を可能にさせる効果がある。
−Ｓｔ：Ｈｌｉを動作半導体層とするＴＰＴにおける該
動作半導体層において、移動度を低下させることなくゲ
ート絶縁膜との界面でダングリングボンドをターミネー
トさせるのに不足する水素の補填が出来て、性能の優れ
たＴＰＴの提供を可能にさせる効果がある。
図面において、
第１図（ａｌは本発明によるＴＰＴの製造方法の二つの
実施例を説明する側断面図、 第１図（ｂｌはその実施例によるＴＰＴと従来方法によ
るＴＰＴとの特性を示した特性図、 第２図はａ−Ｓｉ：Ｈ膜を動作半導体層にしたＴＰＴの
代表例を示した側断面図である。 図中において、 １はガラス基板、 ２はゲート電極、３はゲート絶
縁膜、 ４．７は動作半導体層、５はソース、
６はドレイン、７ａは高水素含有膜、 ７ｂは
動作半導体層主膜、ａは本発明による特性、ｂ、ｃは従
来の特性、Ｖｇはゲート電圧、 Ｉｄはドレイン電
流、をそれぞれ示す。 不Ｉ ビ 葬２因
実施例を説明する側断面図、 第１図（ｂｌはその実施例によるＴＰＴと従来方法によ
るＴＰＴとの特性を示した特性図、 第２図はａ−Ｓｉ：Ｈ膜を動作半導体層にしたＴＰＴの
代表例を示した側断面図である。 図中において、 １はガラス基板、 ２はゲート電極、３はゲート絶
縁膜、 ４．７は動作半導体層、５はソース、
６はドレイン、７ａは高水素含有膜、 ７ｂは
動作半導体層主膜、ａは本発明による特性、ｂ、ｃは従
来の特性、Ｖｇはゲート電圧、 Ｉｄはドレイン電
流、をそれぞれ示す。 不Ｉ ビ 葬２因
Claims (3)
- （１）ゲート絶縁膜上に水素化アモルファスシリコン膜
の動作半導体層を気相成長により形成する工程において
、成長開始時の水素含有量を所定の量より高くなるよう
にすることを特徴とする薄膜トランジスタの製造方法。 - （２）前記水素化アモルファスシリコン膜の成長開始時
の厚さが１０〜２００Åになるまで水素含有量は１０〜
２０ａｔ．％で成長し、その後、水素含有量は５〜１０
ａｔ．％で成長して、該水素化アモルファスシリコン膜
を形成することを特徴とする特許請求の範囲第１項記載
の薄膜トランジスタの製造方法。 - （３）前記水素化アモルファスシリコン膜の気相成長は
、プラズマＣＶＤ装置を使用して水素含有量は５〜１０
ａｔ．％で行い、成長開始時の厚さが１０〜２００Åに
なったところで該装置による水素プラズマ処理を介入さ
せ該成長開始時の厚さ領域の水素含有量を１０〜２０ａ
ｔ．％にして、該水素化アモルファスシリコン膜を形成
することを特徴とする特許請求の範囲第１項記載の薄膜
トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59209233A JPS6188518A (ja) | 1984-10-05 | 1984-10-05 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59209233A JPS6188518A (ja) | 1984-10-05 | 1984-10-05 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6188518A true JPS6188518A (ja) | 1986-05-06 |
Family
ID=16569556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59209233A Pending JPS6188518A (ja) | 1984-10-05 | 1984-10-05 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6188518A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0330319A (ja) * | 1989-06-28 | 1991-02-08 | Mitsui Toatsu Chem Inc | 非晶質半導体薄膜 |
| JPH0332019A (ja) * | 1989-06-29 | 1991-02-12 | Mitsui Toatsu Chem Inc | 非晶質半導体の薄膜 |
| JPH06283430A (ja) * | 1993-01-28 | 1994-10-07 | Applied Materials Inc | 単一チャンバー内で多層ｃｖｄを行なう方法 |
-
1984
- 1984-10-05 JP JP59209233A patent/JPS6188518A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0330319A (ja) * | 1989-06-28 | 1991-02-08 | Mitsui Toatsu Chem Inc | 非晶質半導体薄膜 |
| JPH0332019A (ja) * | 1989-06-29 | 1991-02-12 | Mitsui Toatsu Chem Inc | 非晶質半導体の薄膜 |
| JPH06283430A (ja) * | 1993-01-28 | 1994-10-07 | Applied Materials Inc | 単一チャンバー内で多層ｃｖｄを行なう方法 |
| US6338874B1 (en) | 1993-01-28 | 2002-01-15 | Applied Materials, Inc. | Method for multilayer CVD processing in a single chamber |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05129608A (ja) | 半導体装置 | |
| JP2008219046A (ja) | 薄膜トランジスターの製造方法 | |
| JP3712599B2 (ja) | 半導体装置及び半導体基板 | |
| JPH05206464A (ja) | 薄膜半導体装置およびその製造方法 | |
| JPS6188518A (ja) | 薄膜トランジスタの製造方法 | |
| TW200412673A (en) | Buffer layer capable of increasing electron mobility and thin film transistor having the buffer layer | |
| JPH06260644A (ja) | 半導体装置の製造方法 | |
| JPS6336574A (ja) | 薄膜トランジスタ | |
| JPH04221854A (ja) | 薄膜半導体装置 | |
| KR100489167B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| JP2523536B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH01302768A (ja) | 逆スタガー型シリコン薄膜トランジスタ | |
| KR101201316B1 (ko) | 버퍼절연막과 이를 구비한 반도체소자 및 반도체소자의제조방법 | |
| JP2925007B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP5601822B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2842505B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JP2904984B2 (ja) | 表示装置の製造方法 | |
| JP2556850B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2658850B2 (ja) | 薄膜トランジスタ | |
| JPH04186634A (ja) | 薄膜半導体装置の製造方法 | |
| JP2568037B2 (ja) | 液晶表示素子用アモルファスシリコン半導体装置 | |
| JP3574421B2 (ja) | 薄膜半導体装置 | |
| JPH0613607A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JP2635950B2 (ja) | 半導体装置の製造方法 | |
| JPH09162395A (ja) | 絶縁ゲート型トランジスタ |