JPH01302768A - 逆スタガー型シリコン薄膜トランジスタ - Google Patents
逆スタガー型シリコン薄膜トランジスタInfo
- Publication number
- JPH01302768A JPH01302768A JP63132093A JP13209388A JPH01302768A JP H01302768 A JPH01302768 A JP H01302768A JP 63132093 A JP63132093 A JP 63132093A JP 13209388 A JP13209388 A JP 13209388A JP H01302768 A JPH01302768 A JP H01302768A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon film
- silicon
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6732—Bottom-gate only TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
- H10D30/6746—Amorphous silicon
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は逆スタガー型シリコン薄膜トランジスタに関す
るものである。
るものである。
［従来の技術］
シリコン薄膜トランジスタは、アクティブマトリクス型
液晶表示器やフォトセンサーとして広く研究開発が行わ
れている。
液晶表示器やフォトセンサーとして広く研究開発が行わ
れている。
第４図は、上記シリコン薄膜トランジスタを示したもの
である。
である。
同図において、１は絶縁性基板、２はゲート電極、３は
ゲート絶縁膜、４はシリコン膜、５はｎ型の不純物を適
量含んだｎ型シリコン膜、６および７はソース電極とド
レイン電極である。
ゲート絶縁膜、４はシリコン膜、５はｎ型の不純物を適
量含んだｎ型シリコン膜、６および７はソース電極とド
レイン電極である。
同図のように、ゲート電極２とソース電極６およびドレ
イン電極７がゲート絶縁膜３およびシリコン膜４をはさ
んで形成され、しかもゲート電極２がソース電極６およ
びドレイン電極７に対して、絶縁性基板１側に形成され
たものを逆スタガー型シリコン薄膜トランジスタと呼ん
でいる。
イン電極７がゲート絶縁膜３およびシリコン膜４をはさ
んで形成され、しかもゲート電極２がソース電極６およ
びドレイン電極７に対して、絶縁性基板１側に形成され
たものを逆スタガー型シリコン薄膜トランジスタと呼ん
でいる。
［解決しようとする課題］
第５図および第６図は、上記構造を有する逆スタガー型
シリコン薄膜トランジスタの光照射時の静特性を示した
ものである。横軸はゲート電圧７ｇ１縦軸はドレイン電
流１ｄであり、ドレイン電圧Ｖｄは７．５ （Ｖ）であ
る。両者とも、シリコン膜４はプラズマＣＶＤ法で形成
した非晶質シリコンであり、シリコン膜４の膜形成温度
Ｔはそれぞれ２５０９Ｃ（第５図）および３５０’Ｃ（
第６図）である。なお膜厚は、いずれも１５０（ｎｍ）
である。
シリコン薄膜トランジスタの光照射時の静特性を示した
ものである。横軸はゲート電圧７ｇ１縦軸はドレイン電
流１ｄであり、ドレイン電圧Ｖｄは７．５ （Ｖ）であ
る。両者とも、シリコン膜４はプラズマＣＶＤ法で形成
した非晶質シリコンであり、シリコン膜４の膜形成温度
Ｔはそれぞれ２５０９Ｃ（第５図）および３５０’Ｃ（
第６図）である。なお膜厚は、いずれも１５０（ｎｍ）
である。
両図から明らかなように、シリコン膜４を３５０°Ｃで
形成した方が、オン電流、オフ電流とも高くなっている
。通常の薄膜トランジスタでは、オン電流とオフ電流の
比ができるだけ大きいことが好ましい。従って第５図の
ものではオン電流が小さく、第６図のものではオフ電流
が大きく、いずれの特性も満足できるものではなかった
。
形成した方が、オン電流、オフ電流とも高くなっている
。通常の薄膜トランジスタでは、オン電流とオフ電流の
比ができるだけ大きいことが好ましい。従って第５図の
ものではオン電流が小さく、第６図のものではオフ電流
が大きく、いずれの特性も満足できるものではなかった
。
本発明は、に記従来の課題に対してなされたもので嶌り
、オン電流が大きく、シかもオフ電流が小さな逆スタガ
ー型シリコン薄膜トランジスタを提供することを目的と
している。
、オン電流が大きく、シかもオフ電流が小さな逆スタガ
ー型シリコン薄膜トランジスタを提供することを目的と
している。
［課題を解決するための手段］
本発明は、ゲート絶縁膜に接する下層シリコン膜と、ソ
ース電極およびドレイン電極側においてｎ型シリコン膜
に接し上記下層シリコン膜の膜形成温度よりも低い温度
で形成された上層シリコン膜とを有することを特徴とす
る逆スタガー型薄膜トランジスタにより、上記目的を達
成するものである。
ース電極およびドレイン電極側においてｎ型シリコン膜
に接し上記下層シリコン膜の膜形成温度よりも低い温度
で形成された上層シリコン膜とを有することを特徴とす
る逆スタガー型薄膜トランジスタにより、上記目的を達
成するものである。
［実施例］
以下、図面に基いて本発明における一実施例の説明を行
う。
う。
第１図において、１は絶縁性基板、２はゲート電極、３
はゲート絶縁膜、４ａは上記ゲート絶縁膜３に接する下
層シリコン層、４ｂはｎ型シリコン膜５に接し上記下層
シリコン膜４ａの膜形成温度よりも低い温度で形成され
た上層シリコン膜、６および７はソース電極とドレイン
電極である。
はゲート絶縁膜、４ａは上記ゲート絶縁膜３に接する下
層シリコン層、４ｂはｎ型シリコン膜５に接し上記下層
シリコン膜４ａの膜形成温度よりも低い温度で形成され
た上層シリコン膜、６および７はソース電極とドレイン
電極である。
第２図は、上記構造を有する逆スタガー型シリコン薄膜
トランジスタの光照射時の静特性を示したものである。
トランジスタの光照射時の静特性を示したものである。
下層シリコン膜４ａｓ上層シリコン膜４ｂは、プラズマ
ＣＶＤ法で形成した非晶質シリコンであり、両者の膜形
成温度Ｔ、Ｔ、および膜厚ｔ １ ｔ２は、それぞれ以
下の通りであす る。
ＣＶＤ法で形成した非晶質シリコンであり、両者の膜形
成温度Ｔ、Ｔ、および膜厚ｔ １ ｔ２は、それぞれ以
下の通りであす る。
下層シリコン膜４ａ
Ｔ１−３５０° Ｃ，ｔｌ−３０（ｎｍ）上層シリコン
膜４ｂ Ｔ ＝２５０’ Ｃ，ｔ２−１２０ （ｎｍ）上
記の条件で形成した逆スタガー型シリコン薄膜トランジ
スタは、第５図および第６図に示した従来の逆スタガー
型シリコン薄膜トランジスタに対し、オン電流は第６図
（Ｔ−３５０°Ｃ）のものにはＶ等しく、オフ電流は第
５図（Ｔ−２５０＠Ｃ）のものにほり等しい。即ち、オ
ン電流は、ゲート絶縁膜３に接する下層シリコン膜４ａ
の膜形成温度に依存し、オフ電流はｎ型シリコン膜５に
接する上層シリコン膜の膜形成温度に依存している。
膜４ｂ Ｔ ＝２５０’ Ｃ，ｔ２−１２０ （ｎｍ）上
記の条件で形成した逆スタガー型シリコン薄膜トランジ
スタは、第５図および第６図に示した従来の逆スタガー
型シリコン薄膜トランジスタに対し、オン電流は第６図
（Ｔ−３５０°Ｃ）のものにはＶ等しく、オフ電流は第
５図（Ｔ−２５０＠Ｃ）のものにほり等しい。即ち、オ
ン電流は、ゲート絶縁膜３に接する下層シリコン膜４ａ
の膜形成温度に依存し、オフ電流はｎ型シリコン膜５に
接する上層シリコン膜の膜形成温度に依存している。
従って上記逆スタガー型シリコン薄膜トランジスタのよ
うに、上層シリコン膜４ｂの膜形成温度を下層シリコン
膜４ａの膜形成温度よりも低くすることにより、オン電
流とオフ電流の比を大きくすることができる。
うに、上層シリコン膜４ｂの膜形成温度を下層シリコン
膜４ａの膜形成温度よりも低くすることにより、オン電
流とオフ電流の比を大きくすることができる。
また、−船内にシリコン膜は、膜形成温度が低いほど均
一の厚さに膜形成ができるが、上記のように、膜形成温
度の高い下層シリコン膜４ａの膜厚を薄くし、膜形成温
度の低い、上層シリコン膜４ｂの膜厚を厚くすることに
より、シリコン膜の膜厚を均一にすることが可能となり
、素子特性の均一化を図ることができる。
一の厚さに膜形成ができるが、上記のように、膜形成温
度の高い下層シリコン膜４ａの膜厚を薄くし、膜形成温
度の低い、上層シリコン膜４ｂの膜厚を厚くすることに
より、シリコン膜の膜厚を均一にすることが可能となり
、素子特性の均一化を図ることができる。
第３図は本発明における他の実施例を示したものである
。
。
本例は同図に示されるように、下層シリコン膜４ａと上
層シリコン膜４ｂの間に中間シリコン膜４Ｃを設けたも
のである。上記中間シリコン膜は、下層シリコン膜４ａ
の膜形成温度から上層シリコン膜４ｂの膜形成温度へと
徐々に膜形成温度が低くなるようにして形成されること
が好ましいか、例えば、下層シリコン膜の膜形成温度よ
りも高い温度で膜形成される領域、あるいは上層シリコ
ン膜の膜形成温度よりも低い温度で膜形成される領域が
あってもよい。
層シリコン膜４ｂの間に中間シリコン膜４Ｃを設けたも
のである。上記中間シリコン膜は、下層シリコン膜４ａ
の膜形成温度から上層シリコン膜４ｂの膜形成温度へと
徐々に膜形成温度が低くなるようにして形成されること
が好ましいか、例えば、下層シリコン膜の膜形成温度よ
りも高い温度で膜形成される領域、あるいは上層シリコ
ン膜の膜形成温度よりも低い温度で膜形成される領域が
あってもよい。
本例においても、上記第１の実施例と同様の効果を得る
ことができる。
ことができる。
なお、第１図および第３図に示した逆スタガー型シリコ
ン薄膜トランジスタにおいて、ｎ型シリコン膜５の膜形
成温度は、上層シリコン膜の膜形成ｌ晶度よりも低くす
ること、さらに下層シリコンｌ漠４ ａ 、上層シリコ
ン膜４ｂ等は、真空を破らずに連続的に形成することが
特性上好ましい。
ン薄膜トランジスタにおいて、ｎ型シリコン膜５の膜形
成温度は、上層シリコン膜の膜形成ｌ晶度よりも低くす
ること、さらに下層シリコンｌ漠４ ａ 、上層シリコ
ン膜４ｂ等は、真空を破らずに連続的に形成することが
特性上好ましい。
また、下層シリコン膜４ａｓ上層シリコン膜４ｂおよび
中間シリコン膜４Ｃは、非晶質シリコンの他にポリシリ
コン等を用いてもよく、その膜形成方法もプラズマＣＶ
Ｄ法以外に光ＣＶＤ法等を用いることができる。
中間シリコン膜４Ｃは、非晶質シリコンの他にポリシリ
コン等を用いてもよく、その膜形成方法もプラズマＣＶ
Ｄ法以外に光ＣＶＤ法等を用いることができる。
［発明の効渠］
本発明によれば、オン電流が高くオフ電流が低い、即ち
その電流比が大きい逆スタガー型シリコン薄膜トランジ
スタを得ることができる為、素子特性が向トし、応用上
好ましい。
その電流比が大きい逆スタガー型シリコン薄膜トランジ
スタを得ることができる為、素子特性が向トし、応用上
好ましい。
史に、膜形成温度の高い下層シリコン膜の膜厚を薄くし
て、膜形成温度の低い上層シリコン膜の膜厚を厚くする
ことにより、シリコン膜全体の膜厚が均一になり、素子
特性の均一化を図ることができる。
て、膜形成温度の低い上層シリコン膜の膜厚を厚くする
ことにより、シリコン膜全体の膜厚が均一になり、素子
特性の均一化を図ることができる。
第１図は本発明における逆スタガー型シリコン薄膜トラ
ンジスタの一実施例を示した断面図、第２図は上記逆ス
タガー型シリコン薄膜トランジスタの静特性を示した特
性図、第３図は本発明における他の実施例を示した断面
図、第４図は従来の逆スタガー型シリコン薄膜トランジ
スタの一例を示した断面図、第５図および第６図は従来
例の逆スタガー型非晶質シリコン薄膜トランジスタの静
特性を示した特性図である。 ３・・・・ゲート絶縁膜 ４ａ・・・下層シリコン膜 ４ｂ・・・上層シリコン膜 ５・・・・ｎ型シリコン膜 ６・・・ソース電極 ７・・・ドレイン電極 以 上 出願人 株式会社 精 工 舎 日本プレシジョン・ サーキッツ株式会社
ンジスタの一実施例を示した断面図、第２図は上記逆ス
タガー型シリコン薄膜トランジスタの静特性を示した特
性図、第３図は本発明における他の実施例を示した断面
図、第４図は従来の逆スタガー型シリコン薄膜トランジ
スタの一例を示した断面図、第５図および第６図は従来
例の逆スタガー型非晶質シリコン薄膜トランジスタの静
特性を示した特性図である。 ３・・・・ゲート絶縁膜 ４ａ・・・下層シリコン膜 ４ｂ・・・上層シリコン膜 ５・・・・ｎ型シリコン膜 ６・・・ソース電極 ７・・・ドレイン電極 以 上 出願人 株式会社 精 工 舎 日本プレシジョン・ サーキッツ株式会社
Claims (1)
- 【特許請求の範囲】 ゲート絶縁膜に接する下層シリコン膜と、 ソース電極およびドレイン電極側においてｎ型シリコン
膜に接し、上記下層シリコン膜の膜形成温度よりも低い
温度で形成された上層シリコン膜とを有することを特徴
とする逆スタガー型シリコン薄膜トランジスタ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63132093A JPH01302768A (ja) | 1988-05-30 | 1988-05-30 | 逆スタガー型シリコン薄膜トランジスタ |
| US07/358,035 US4979006A (en) | 1988-05-30 | 1989-05-26 | Reverse staggered type silicon thin film transistor |
| US07/535,440 US5053354A (en) | 1988-05-30 | 1990-06-08 | Method of fabricating a reverse staggered type silicon thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63132093A JPH01302768A (ja) | 1988-05-30 | 1988-05-30 | 逆スタガー型シリコン薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01302768A true JPH01302768A (ja) | 1989-12-06 |
Family
ID=15073323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63132093A Pending JPH01302768A (ja) | 1988-05-30 | 1988-05-30 | 逆スタガー型シリコン薄膜トランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4979006A (ja) |
| JP (1) | JPH01302768A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0644625B2 (ja) * | 1988-12-31 | 1994-06-08 | 三星電子株式会社 | アクティブマトリックス液晶表示素子用薄膜トランジスタ |
| JPH03278466A (ja) * | 1990-03-27 | 1991-12-10 | Toshiba Corp | 薄膜トランジスタおよびその製造方法 |
| JPH04299578A (ja) * | 1991-03-27 | 1992-10-22 | Canon Inc | 光電変換素子及び薄膜半導体装置 |
| DE69232432T2 (de) * | 1991-11-20 | 2002-07-18 | Canon K.K., Tokio/Tokyo | Verfahren zur Herstellung einer Halbleiteranordnung |
| JP3172841B2 (ja) * | 1992-02-19 | 2001-06-04 | 株式会社日立製作所 | 薄膜トランジスタとその製造方法及び液晶表示装置 |
| KR20130136063A (ko) | 2012-06-04 | 2013-12-12 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62141776A (ja) * | 1985-12-17 | 1987-06-25 | Hitachi Ltd | 薄膜トランジスタ |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6066864A (ja) * | 1983-09-22 | 1985-04-17 | Seiko Instr & Electronics Ltd | Ｍｉｓ型薄膜トランジスタ |
| JPS60117781A (ja) * | 1983-11-30 | 1985-06-25 | Matsushita Electric Ind Co Ltd | 薄膜素子 |
| JPS6159873A (ja) * | 1984-08-31 | 1986-03-27 | Matsushita Electric Ind Co Ltd | 薄膜電界効果トランジスタおよびその製造方法 |
| JPS6167964A (ja) * | 1984-09-11 | 1986-04-08 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ |
| JPH0620140B2 (ja) * | 1986-06-11 | 1994-03-16 | 株式会社日立製作所 | 薄膜トランジスタ |
-
1988
- 1988-05-30 JP JP63132093A patent/JPH01302768A/ja active Pending
-
1989
- 1989-05-26 US US07/358,035 patent/US4979006A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62141776A (ja) * | 1985-12-17 | 1987-06-25 | Hitachi Ltd | 薄膜トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| US4979006A (en) | 1990-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6326642B1 (en) | Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors | |
| US5821559A (en) | Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors | |
| JP2572003B2 (ja) | 三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法 | |
| JP3108296B2 (ja) | 表示装置の製造方法 | |
| KR930017218A (ko) | 박막전계효과 트랜지스터 및 그 제조방법 | |
| US6028333A (en) | Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors | |
| JPH0519830B2 (ja) | ||
| US6713825B2 (en) | Poly-crystalline thin film transistor and fabrication method thereof | |
| US5053354A (en) | Method of fabricating a reverse staggered type silicon thin film transistor | |
| JPH01302768A (ja) | 逆スタガー型シリコン薄膜トランジスタ | |
| JPH08116067A (ja) | 半導体装置，表示装置，表示装置の製造方法 | |
| JPH0534837B2 (ja) | ||
| JPH06169086A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JPS6336574A (ja) | 薄膜トランジスタ | |
| JP2635542B2 (ja) | 薄膜トランジスタ | |
| JPS6148976A (ja) | 薄膜トランジスタ | |
| JPH0566031B2 (ja) | ||
| JPS63193568A (ja) | 薄膜トランジスタ | |
| JPS6159474A (ja) | アクティブマトリクスディスプレイ | |
| JP2847745B2 (ja) | 薄膜トランジスタ | |
| JPS6380570A (ja) | 薄膜トランジスタの製造方法 | |
| KR960019779A (ko) | 액정표시장치용 박막트랜지스터 및 그 제조방법 | |
| JPH04162477A (ja) | 薄膜トランジスタ | |
| JPS60224278A (ja) | Ｎ型トランジスタ | |
| KR100265048B1 (ko) | 반도체 소자의 박막 트랜지스터 제조방법 |