JPS6188611A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPS6188611A JPS6188611A JP59210216A JP21021684A JPS6188611A JP S6188611 A JPS6188611 A JP S6188611A JP 59210216 A JP59210216 A JP 59210216A JP 21021684 A JP21021684 A JP 21021684A JP S6188611 A JPS6188611 A JP S6188611A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- comparator
- voltage comparator
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
この発明は、発振回路の構成に関する。
従来、この種の発振回路として第２図に示すような回路
が知られている。図においてｌおよび２は電源（電圧値
ｖ、ｖ）、３は比較器（ｃｏＭ）、４はコンデンサ（容
量Ｃ）、５は時定数用抵抗体（抵抗値ＲＦ）、６および
７は基準電圧用抵抗体（抵抗値Ｒ１＋ Ｒ２）、８は出
力端子である。そして電源１はアースと比較器３の一方
の電源端子に接続され、電源２はアースと比較器３の他
方の電源端子に接続される。コンデンサ４は、比較器３
の反転入力端子とアースの間に接続され、時定数用抵抗
体５は比較器３の反転入力端子と出力端子８の間に接続
される。また基準電圧用抵抗体６は、比較器３の非反転
入力端子とアースの間に接続され、基準電圧用抵抗体マ
は、比較器３の非反転入力端子と出力端子８の間に接続
される。このように構成された発信回路の動作を第３図
を用いて説明する。図において、Ｖｃは比較器３の反転
入力端子の電圧、ＶＢは非反転入力端子の電圧、Ｖｏは
出力端子８の電圧である。電源Ｖおよびｆが供給され、
比較器３の出力ＶＯが正の電圧Ｖｏになっている場合は
、非反転入力端子の電圧ＶＲは次式で表わされる。
が知られている。図においてｌおよび２は電源（電圧値
ｖ、ｖ）、３は比較器（ｃｏＭ）、４はコンデンサ（容
量Ｃ）、５は時定数用抵抗体（抵抗値ＲＦ）、６および
７は基準電圧用抵抗体（抵抗値Ｒ１＋ Ｒ２）、８は出
力端子である。そして電源１はアースと比較器３の一方
の電源端子に接続され、電源２はアースと比較器３の他
方の電源端子に接続される。コンデンサ４は、比較器３
の反転入力端子とアースの間に接続され、時定数用抵抗
体５は比較器３の反転入力端子と出力端子８の間に接続
される。また基準電圧用抵抗体６は、比較器３の非反転
入力端子とアースの間に接続され、基準電圧用抵抗体マ
は、比較器３の非反転入力端子と出力端子８の間に接続
される。このように構成された発信回路の動作を第３図
を用いて説明する。図において、Ｖｃは比較器３の反転
入力端子の電圧、ＶＢは非反転入力端子の電圧、Ｖｏは
出力端子８の電圧である。電源Ｖおよびｆが供給され、
比較器３の出力ＶＯが正の電圧Ｖｏになっている場合は
、非反転入力端子の電圧ＶＲは次式で表わされる。
Ｒ＋
ＶＲ＝Ｖ Ｏ’ Ｒ、＋ Ｒ２・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・・・叩・・（１
）また反転入力端子の電圧ＶＣは次式で表わされる。
・・・・・・・・・・・・・・・・・・・・叩・・（１
）また反転入力端子の電圧ＶＣは次式で表わされる。
１゜
Ｖａ ＝ Ｖｏ （１−θ ＯＲ，） ・・・・・・
・・・・・・・・・・・・・・・・・・・・・・・・
（２）上述（２）式より、ｖｏはコンデンサ４の容量Ｃ
と抵抗体５の抵抗値Ｒ？の時定数で充電され、一定の時
間で（１）式で表わされた電圧ＶＲに達する。ＶＯがＶ
Ｒに達すると、比較器３は反転し、その出力ＶＯは負の
電圧ＶＯ−となり、ｖＲおよびＶｏは次式で表わされる
。
・・・・・・・・・・・・・・・・・・・・・・・・
（２）上述（２）式より、ｖｏはコンデンサ４の容量Ｃ
と抵抗体５の抵抗値Ｒ？の時定数で充電され、一定の時
間で（１）式で表わされた電圧ＶＲに達する。ＶＯがＶ
Ｒに達すると、比較器３は反転し、その出力ＶＯは負の
電圧ＶＯ−となり、ｖＲおよびＶｏは次式で表わされる
。
ＶＲ＝ Ｖａ−・−ノ二一・・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・・・（
３）Ｒ，十Ｒ２ Ｖａ ＝ Ｖｏ （１−８−石σ）・・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・（４）
したがって、ＶＯは負の電圧に充電され、同様に負の電
圧であるＶａｔで変化する。ＶｏがＶＲに達すると、比
較器３が反転し、初期の動作状態に戻る。以上の動作に
より、出力端子８には、図に示すように伏り 反復する燦形波出力Ｖｏが得られる。以上の動作におい
てＶｏの正電圧の期間１．および負電圧の期間ｔ２は、
コンデンサ４の容ｔＣおよび抵抗体５の抵抗値Ｒ，に、
また抵抗体６および７の抵抗値Ｒ１＋ Ｒ２が決定され
た場合には（１）式ないしく４）式から出力電圧Ｖｏ
およびＶｏ−に依存することがわかる。ここでＶｏ
およびＶｏ−は比較器３の正および負の出力電圧であ
り、電源１および２から供給される。ここで、例えば出
力電圧Ｖｏの正電圧の期間１．と負電圧の期間ｔ２を同
じにするとすれば（１）式ないしく４）式より次の条件
が満足する必要がある。
・・・・・・・・・・・・・・・・・・・・・・・・（
３）Ｒ，十Ｒ２ Ｖａ ＝ Ｖｏ （１−８−石σ）・・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・（４）
したがって、ＶＯは負の電圧に充電され、同様に負の電
圧であるＶａｔで変化する。ＶｏがＶＲに達すると、比
較器３が反転し、初期の動作状態に戻る。以上の動作に
より、出力端子８には、図に示すように伏り 反復する燦形波出力Ｖｏが得られる。以上の動作におい
てＶｏの正電圧の期間１．および負電圧の期間ｔ２は、
コンデンサ４の容ｔＣおよび抵抗体５の抵抗値Ｒ，に、
また抵抗体６および７の抵抗値Ｒ１＋ Ｒ２が決定され
た場合には（１）式ないしく４）式から出力電圧Ｖｏ
およびＶｏ−に依存することがわかる。ここでＶｏ
およびＶｏ−は比較器３の正および負の出力電圧であ
り、電源１および２から供給される。ここで、例えば出
力電圧Ｖｏの正電圧の期間１．と負電圧の期間ｔ２を同
じにするとすれば（１）式ないしく４）式より次の条件
が満足する必要がある。
ｌＶｏ １＝ｌＶ、 ｌ・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・・（５）比較器３は通常出力電圧を一定に保つ機
能はなく、供給される電源電圧に依存する。したがって
（５）式は次式のように表わされる。
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・・（５）比較器３は通常出力電圧を一定に保つ機
能はなく、供給される電源電圧に依存する。したがって
（５）式は次式のように表わされる。
１Ｖｌ＝ｌＶｉ ・・・・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・（６）このため、出力Ｖｏの正および負の電圧の
期間を同一とするためには、２個の電−の電圧■および
Ｖ−を調整し、同一にする必要がある。このことは、こ
のように正と負の電圧の期間の比を一足値に保って使用
する用途の場合には、電源の変動によりも その比が変化するという欠点をなっていた。
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・（６）このため、出力Ｖｏの正および負の電圧の
期間を同一とするためには、２個の電−の電圧■および
Ｖ−を調整し、同一にする必要がある。このことは、こ
のように正と負の電圧の期間の比を一足値に保って使用
する用途の場合には、電源の変動によりも その比が変化するという欠点をなっていた。
この発明は、上述した欠点を除去し、電源電圧の変動に
対して安定に動作する回路を提供することを目的とする
。
対して安定に動作する回路を提供することを目的とする
。
この発明では出力段の出力トランジスタがコンブリメツ
タリ接続された電圧比較器において、それぞれの出力ト
ランジスタのべ・−スとアース間にツェナーダイオード
を接続し、出力電圧をツェナーダイオードのツェナー電
圧により制限することにより電源電圧の変動に対しても
安定な出力電圧を得るものである。
タリ接続された電圧比較器において、それぞれの出力ト
ランジスタのべ・−スとアース間にツェナーダイオード
を接続し、出力電圧をツェナーダイオードのツェナー電
圧により制限することにより電源電圧の変動に対しても
安定な出力電圧を得るものである。
以下この発明の実施例を図面に基づいて説明する。まず
従来の電圧比較器の構成を図面により゛説明する。第４
図は第２図における電圧比較器３の具体例を示したもの
で、定電流源３０１およびトランジスタ３０２〜３０７
から成る入力段３ａと、定電流源３１８およびトランジ
スタ３０Ｂ ’、 ３０９から成る増幅段３ｂと、定電
流源３１０およびトランジスタ３１３゜３１４ならびに
ダイオード３１１ 、 ｓｉ２から成る出力段３Ｃとで
構成されている。これに対して本発明による発振回路に
おける電圧比較器の出力段の構成を第１図のようにした
。すなわち出力段３ＣのＮＦＮトランジスタ３１３の、
ベースとアースの間にツェナーダイオード３１５のアノ
ード側がアース側になるように接続し、さらに出力段３
Ｃのｐｕｐ ）う／ラスタ３１４のベースとアースの間
にツェナーダイオード３１６のカソード側がアース側に
なるように接続した。また増幅段３ｂの増幅トランジス
タ３０９のコレクタと出力段３ＣのＰＮＰ ）ランラス
タ３１４０ベースとの間に抵抗体３１’７を接続した。
従来の電圧比較器の構成を図面により゛説明する。第４
図は第２図における電圧比較器３の具体例を示したもの
で、定電流源３０１およびトランジスタ３０２〜３０７
から成る入力段３ａと、定電流源３１８およびトランジ
スタ３０Ｂ ’、 ３０９から成る増幅段３ｂと、定電
流源３１０およびトランジスタ３１３゜３１４ならびに
ダイオード３１１ 、 ｓｉ２から成る出力段３Ｃとで
構成されている。これに対して本発明による発振回路に
おける電圧比較器の出力段の構成を第１図のようにした
。すなわち出力段３ＣのＮＦＮトランジスタ３１３の、
ベースとアースの間にツェナーダイオード３１５のアノ
ード側がアース側になるように接続し、さらに出力段３
Ｃのｐｕｐ ）う／ラスタ３１４のベースとアースの間
にツェナーダイオード３１６のカソード側がアース側に
なるように接続した。また増幅段３ｂの増幅トランジス
タ３０９のコレクタと出力段３ＣのＰＮＰ ）ランラス
タ３１４０ベースとの間に抵抗体３１’７を接続した。
この抵抗体３１’７の役目はツェナーダイオード３１６
から流れる電流を制限するものである。図においてまず
トランジスタ３０９が遮断の場合には定電流源３１Ｏか
らの電流は、ツェナーダイオード３１５およびトランジ
スタ３１３を介して流れ、トランジスタ３１３のベース
電圧はトランジスタ３１３のベースとアース間に接続さ
れたツェナーダイオードのツェナー電圧Ｖｚとなる。し
たがって出力電圧’Ｖｏ は次式で表わされる。
から流れる電流を制限するものである。図においてまず
トランジスタ３０９が遮断の場合には定電流源３１Ｏか
らの電流は、ツェナーダイオード３１５およびトランジ
スタ３１３を介して流れ、トランジスタ３１３のベース
電圧はトランジスタ３１３のベースとアース間に接続さ
れたツェナーダイオードのツェナー電圧Ｖｚとなる。し
たがって出力電圧’Ｖｏ は次式で表わされる。
Ｖｏ ＝ Ｖｚ−’ＶＢＩ（ＡＩＭ）・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・・・・・（７）ここでＶｎｘ（ｉ＋ｓ）はトラン
ジスタ３１３０ベース・エミッタ間電圧である。
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・・・・・（７）ここでＶｎｘ（ｉ＋ｓ）はトラン
ジスタ３１３０ベース・エミッタ間電圧である。
次にトランジスタ３０９が導通の場合は、トランジスタ
３１４のベース電圧は−ＶＺであるから出力電圧Ｖｏ−
は次式で表わされる。
３１４のベース電圧は−ＶＺであるから出力電圧Ｖｏ−
は次式で表わされる。
Ｖｏ ＝＝−Ｖｚ十ＷＢｇ（ｓ＋４）・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・（８）ここでＶＢｌｌ（３１４）はトランジスタ
３１３のベース・エミッタ間電圧である。したがって（
７）式および（８）式より出力電圧Ｖｏ およびＶＯ
−は電源電圧と無関係となり、電源電圧が変動した場合
においても第２図におけるｔｌとｔｌの比も一定となる
。
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・（８）ここでＶＢｌｌ（３１４）はトランジスタ
３１３のベース・エミッタ間電圧である。したがって（
７）式および（８）式より出力電圧Ｖｏ およびＶＯ
−は電源電圧と無関係となり、電源電圧が変動した場合
においても第２図におけるｔｌとｔｌの比も一定となる
。
この発明では出力トランジスタがコンプリメンタリ接続
された比較器において出力段の各出力トランジスタのベ
ースとアース間にそれぞれツェナーダイオードを接続す
ることにより、電源電圧の変動に対しても比較器の出力
が正と負の電圧の期間を比で一定に保つことができる。
された比較器において出力段の各出力トランジスタのベ
ースとアース間にそれぞれツェナーダイオードを接続す
ることにより、電源電圧の変動に対しても比較器の出力
が正と負の電圧の期間を比で一定に保つことができる。
第１図はこの発明の一実施例である発振回路における電
圧比較器の出力段回路構成図、第２図は従来の発振回路
の構成図、第３図は同上発振回路における電圧比較器の
反転入力端子電圧、非反転入力端子電圧および出力端子
電圧の図、＄４図は同上発振回路における電圧比較器の
回路構成図である。 ３・・・電圧比較器、４・・・コンデンサ、３１３ 、
３１４・・・出力トランジスタ、 ３１５ 、３１６・
・・ツェナーダイオード。
圧比較器の出力段回路構成図、第２図は従来の発振回路
の構成図、第３図は同上発振回路における電圧比較器の
反転入力端子電圧、非反転入力端子電圧および出力端子
電圧の図、＄４図は同上発振回路における電圧比較器の
回路構成図である。 ３・・・電圧比較器、４・・・コンデンサ、３１３ 、
３１４・・・出力トランジスタ、 ３１５ 、３１６・
・・ツェナーダイオード。
Claims (1)
- １）出力トランジスタがコンプリメンタリ接続されてい
る電圧比較器と、該電圧比較器の一方の入力端子に接続
されたコンデンサと、電圧比較器の出力状態により前記
コンデンサを充放電する手段と、電圧比較器の他方の入
力端子に接続され電圧比較器の出力状態により異なった
二つの基準電圧を発生する手段とで構成される発振回路
において、前記電圧比較器の出力トランジスタのそれぞ
れのベースとアースの間にツェナーダイオードを接続し
たことを特徴とする発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59210216A JPS6188611A (ja) | 1984-10-06 | 1984-10-06 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59210216A JPS6188611A (ja) | 1984-10-06 | 1984-10-06 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6188611A true JPS6188611A (ja) | 1986-05-06 |
Family
ID=16585707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59210216A Pending JPS6188611A (ja) | 1984-10-06 | 1984-10-06 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6188611A (ja) |
-
1984
- 1984-10-06 JP JP59210216A patent/JPS6188611A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU599296B2 (en) | Temperature stabilized rf detector | |
| EP0439071B1 (en) | Logarithmic amplifier | |
| US4333141A (en) | Full wave rectifier | |
| US4611136A (en) | Signal delay generating circuit | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| KR890004771B1 (ko) | 차동 증폭기 | |
| JPH0155762B2 (ja) | ||
| JPS6188611A (ja) | 発振回路 | |
| US5155429A (en) | Threshold voltage generating circuit | |
| US4613776A (en) | Voltage to current conversion circuit | |
| EP0812062A2 (en) | Gain-variable amplifier with wide control range | |
| JPH11346125A (ja) | Ｓｒｐｐ回路 | |
| JP2695515B2 (ja) | 基準電圧発生回路 | |
| JPH084748Y2 (ja) | 基準電圧回路及び発振回路 | |
| JPS5842886B2 (ja) | 定電圧装置 | |
| JP3282402B2 (ja) | 直線検波回路 | |
| JPS61224514A (ja) | 非安定マルチバイブレ−タ | |
| JP2581163B2 (ja) | 直結型アンプ | |
| JP3272205B2 (ja) | 発振回路 | |
| JP2903213B2 (ja) | レベル変換回路 | |
| JPS6188613A (ja) | パルス幅変調回路 | |
| JPH0438591Y2 (ja) | ||
| JPH0831783B2 (ja) | 波形整形回路 | |
| JPS58108814A (ja) | ピ−ククリツプ回路 | |
| JPS622706A (ja) | 並列帰環形増幅回路 |