JPS6188613A - パルス幅変調回路 - Google Patents
パルス幅変調回路Info
- Publication number
- JPS6188613A JPS6188613A JP21021784A JP21021784A JPS6188613A JP S6188613 A JPS6188613 A JP S6188613A JP 21021784 A JP21021784 A JP 21021784A JP 21021784 A JP21021784 A JP 21021784A JP S6188613 A JPS6188613 A JP S6188613A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- comparator
- base
- zener diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
この発明はパルス幅変調回路に関する。
従来、この種の発振回路として第２図に示すような回路
が知られている。図において１および２は電源、３は比
較器、４はコンデンサ（容量Ｃ）、５は時定数用抵抗体
（抵抗値ＲＰ）、６および７は基準電圧用抵抗体（抵抗
値Ｒ１＋ Ｒ２）、８は入力抵抗体（抵抗値Ｒ１）、９
は入力端子、１０は出力端子である。そして電源１はア
ースと比較器３の一方の電源端子に接続され、電源２は
アースと比較器３の他方の電源端子に接続される。コン
デンサ４は比較器３０反転入力端子とアースとの間に接
続され、時定数用抵抗体５は比較器３の反転入力端子と
出力端子１０との間に接続される。入力抵抗体８は入力
端子９と比較器３の反転入力端子の間に接続される。ま
た基準電圧用抵抗体６は比較器３の非反転入力端子とア
ースの間に接続され、基準電圧用抵抗体７は比較器３の
非反転入力端子と出力端子１０に接続される。このよう
に構成されたパルス幅変調回路の製作を第３図を用いて
説明する。
が知られている。図において１および２は電源、３は比
較器、４はコンデンサ（容量Ｃ）、５は時定数用抵抗体
（抵抗値ＲＰ）、６および７は基準電圧用抵抗体（抵抗
値Ｒ１＋ Ｒ２）、８は入力抵抗体（抵抗値Ｒ１）、９
は入力端子、１０は出力端子である。そして電源１はア
ースと比較器３の一方の電源端子に接続され、電源２は
アースと比較器３の他方の電源端子に接続される。コン
デンサ４は比較器３０反転入力端子とアースとの間に接
続され、時定数用抵抗体５は比較器３の反転入力端子と
出力端子１０との間に接続される。入力抵抗体８は入力
端子９と比較器３の反転入力端子の間に接続される。ま
た基準電圧用抵抗体６は比較器３の非反転入力端子とア
ースの間に接続され、基準電圧用抵抗体７は比較器３の
非反転入力端子と出力端子１０に接続される。このよう
に構成されたパルス幅変調回路の製作を第３図を用いて
説明する。
図においてＶｏは比較器３の反転入力端子の電圧、ＶＲ
は比較器３の非反転入力端子の電圧、Ｖｏは出力端子１
０の電圧である。電源］および２が供給され、かつ入力
端子９に電圧が加えられない状態では、比較器３０出力
ＶＯが正の電圧ＶＯの場合、非反転入力端子の電圧ｖＲ
は次式で表わされる。
は比較器３の非反転入力端子の電圧、Ｖｏは出力端子１
０の電圧である。電源］および２が供給され、かつ入力
端子９に電圧が加えられない状態では、比較器３０出力
ＶＯが正の電圧ＶＯの場合、非反転入力端子の電圧ｖＲ
は次式で表わされる。
＋ Ｒ。
ｖＲ＝ｖｏ −旧ゴ１２・・・曲・凹曲・・・・・・凹
曲・叩・曲（］、）また反転入力端子の電圧ＶＯは次式
で表わされる。
曲・叩・曲（］、）また反転入力端子の電圧ＶＯは次式
で表わされる。
Ｖｏ＝Ｖｏ（１−θ−ＯＲ？ ）・・・・・・・・・・
・・・・・・・・・・・・・・・・・・・・（２）上述
（２）式よりＶＯはコンデンサ４の容量ｃと抵抗体５の
抵抗値ＲＦの時定数で充電され、（１）式で表わされた
電圧ＶＲに達する。ＶｏがＶＲに達すると比較器３は反
転し、その出力Ｖｏは負の電圧Ｖｏ−となり、ＶＲおよ
びｖＯは次式で表わされる。
・・・・・・・・・・・・・・・・・・・・（２）上述
（２）式よりＶＯはコンデンサ４の容量ｃと抵抗体５の
抵抗値ＲＦの時定数で充電され、（１）式で表わされた
電圧ＶＲに達する。ＶｏがＶＲに達すると比較器３は反
転し、その出力Ｖｏは負の電圧Ｖｏ−となり、ＶＲおよ
びｖＯは次式で表わされる。
ＶＲ−Ｖｕ ’ Ｒ，＋ Ｒ２・・・・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・・・・（３）Ｖａ−Ｖｏ （１−ｅ ０Ｒｙ）
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・・・・（４）したがってＶＯは負の電圧に充電さ
れ、同様に負の電圧であるＶＲまで変化する。ＶＯがＶ
Ｒに達すると比較器３が反転し、当初の動作状態に戻る
。以上の矢巨 動作により出力端子１０には反復する短形波出力Ｖ。
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・・・・（３）Ｖａ−Ｖｏ （１−ｅ ０Ｒｙ）
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・・・・（４）したがってＶＯは負の電圧に充電さ
れ、同様に負の電圧であるＶＲまで変化する。ＶＯがＶ
Ｒに達すると比較器３が反転し、当初の動作状態に戻る
。以上の矢巨 動作により出力端子１０には反復する短形波出力Ｖ。
が得られる。上述の動作を第３図の実線で示す。
次に入力端子９に入力電圧ｖ１が加えられた場合、コン
デンサ４に流れる電流■は次式で表わされる。
デンサ４に流れる電流■は次式で表わされる。
（５）および（６）式において第１項は入力端子９から
流れこむ電流、第２項は比較器３の出力端子からの電流
である。また（５）式は比較器３の出力電圧ＶＯが正電
圧の場合、（６）式は負電圧の場合を示す。したがって
コンデンサ４の電圧ＶＯは出力電圧Ｖｏと入力電圧ｖ１
に比例する。この動作は第３図の破線で示す。ここでＶ
ＯおよびＶｏ−は比較器３の正および負の、出力電圧で
あって、電源１および２がら比較器を介して供給きれる
ため、電源ｌおよび２の電圧Ｖ＋およびＶ−に依存する
。したがって一定の入力電圧に対して出力の正および負
の電圧の期間を一定に ゛するためには電源ｌおよ
び２の電圧を一定の比に保つ必要があって、電源変動に
大きく影響される欠点となっていた。
流れこむ電流、第２項は比較器３の出力端子からの電流
である。また（５）式は比較器３の出力電圧ＶＯが正電
圧の場合、（６）式は負電圧の場合を示す。したがって
コンデンサ４の電圧ＶＯは出力電圧Ｖｏと入力電圧ｖ１
に比例する。この動作は第３図の破線で示す。ここでＶ
ＯおよびＶｏ−は比較器３の正および負の、出力電圧で
あって、電源１および２がら比較器を介して供給きれる
ため、電源ｌおよび２の電圧Ｖ＋およびＶ−に依存する
。したがって一定の入力電圧に対して出力の正および負
の電圧の期間を一定に ゛するためには電源ｌおよ
び２の電圧を一定の比に保つ必要があって、電源変動に
大きく影響される欠点となっていた。
この発明は上述した欠点を除去し、電源電圧の変動に対
しても安定な動作をする回路を提供することを目的とす
る。
しても安定な動作をする回路を提供することを目的とす
る。
この発明では出力段の出力トランジスタがコンプリメン
タリ接続された電圧比較器において、それぞれの出力ト
ランジスタのベース吉アース間にツェナーダイオードを
接続し、出力電圧をツェナーダイオードのツェナー電圧
により制限することにより電源電圧の変動に対しても安
定な変調出力を得るものである。 □〔
発明の実施例〕 以下この発明の実施例を図面に基づいて説明する。まず
従来の電圧比較器の構成゛を図面により説明する。第４
図は第２図における電圧比較器の具体例を示したもので
、定電流源３０１およびトランジスタ３０２〜３０ツか
ら成る入力段３ａと、定電流源３１Ｂおよびトランジス
タ３０８ 、３０９から成る増幅段３ｂと、定電流源３
１０およびトランジスタ３１３ ”。
タリ接続された電圧比較器において、それぞれの出力ト
ランジスタのベース吉アース間にツェナーダイオードを
接続し、出力電圧をツェナーダイオードのツェナー電圧
により制限することにより電源電圧の変動に対しても安
定な変調出力を得るものである。 □〔
発明の実施例〕 以下この発明の実施例を図面に基づいて説明する。まず
従来の電圧比較器の構成゛を図面により説明する。第４
図は第２図における電圧比較器の具体例を示したもので
、定電流源３０１およびトランジスタ３０２〜３０ツか
ら成る入力段３ａと、定電流源３１Ｂおよびトランジス
タ３０８ 、３０９から成る増幅段３ｂと、定電流源３
１０およびトランジスタ３１３ ”。
３１４ならびダイオード３１１１３１２から成る出力段
３Ｃとで構成されている。これに対して本発明によるパ
ルス幅変調回路における比較器の出力段の構成を第１図
のようにした。すなわち出力段３ｃのＮＰＮ 。
３Ｃとで構成されている。これに対して本発明によるパ
ルス幅変調回路における比較器の出力段の構成を第１図
のようにした。すなわち出力段３ｃのＮＰＮ 。
トランジスタ３１３のベースとアースの間にツェナーダ
イオード３１５のアノード側がアース側になるように接
続し、さらに出力段３ｃのＰＮＰ ）ランジスタ３１４
のベースとアースの間にツェナーダイオード３１６のカ
ソード側がアース側になるように接続した６まだ増幅段
３ｂの増幅トランジスタ３０９のコレクタと出力段３ｃ
のＰＮＰ トランジスタ３１４のベースとの間に抵抗体
３１７を接続した。この抵抗体３１７はツェナーダイオ
ード３１６から流れる電流を制限する役目をしている。
イオード３１５のアノード側がアース側になるように接
続し、さらに出力段３ｃのＰＮＰ ）ランジスタ３１４
のベースとアースの間にツェナーダイオード３１６のカ
ソード側がアース側になるように接続した６まだ増幅段
３ｂの増幅トランジスタ３０９のコレクタと出力段３ｃ
のＰＮＰ トランジスタ３１４のベースとの間に抵抗体
３１７を接続した。この抵抗体３１７はツェナーダイオ
ード３１６から流れる電流を制限する役目をしている。
これらの回路構成において、まずトランジスタ３０９が
遮断の場合、定電流源３１０からの電流は、ツェナーダ
イオード３１５およびトランジスタ３１３を介して流れ
、トランジスタ３１３のベースの電圧は、トランジスタ
３１３のベースとアース間に接続されたツェナーダイオ
ードのツェナー電圧Ｖｔｓとなる。したがって、出力電
圧ｖｏは次式で表わされる。
遮断の場合、定電流源３１０からの電流は、ツェナーダ
イオード３１５およびトランジスタ３１３を介して流れ
、トランジスタ３１３のベースの電圧は、トランジスタ
３１３のベースとアース間に接続されたツェナーダイオ
ードのツェナー電圧Ｖｔｓとなる。したがって、出力電
圧ｖｏは次式で表わされる。
Ｔｏ ＝ Ｖｚ −ＶｎＪｓ＋５）−−−四重・−凹曲
’−・（’ｉ’）ここでＶＢＥｔ （５１！１）はトラ
ンジスタ訓３のベース・エミッタ間電圧である。次にト
ランジスタ３０９が導通の場合、トランジスタ３１４の
ベース！ 圧−ＶＺでおるから出力電圧ＶＯ−は次式で
表わされる。
’−・（’ｉ’）ここでＶＢＥｔ （５１！１）はトラ
ンジスタ訓３のベース・エミッタ間電圧である。次にト
ランジスタ３０９が導通の場合、トランジスタ３１４の
ベース！ 圧−ＶＺでおるから出力電圧ＶＯ−は次式で
表わされる。
Ｖｏ −−Ｖｚ 十Ｖ北（５１４） ・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・・・（
８）ここでＶｎｇ（ｓ１４）はトランジスタ３１４のベ
ースエミッタ間電圧である。したがって（７）式および
（８）式より出力電圧Ｖｏ およびＶｚは電源電圧と
無関係な一定値となる。（５）式および（６）式から判
るようにコンデンサ４の充放１１電流は、入力端子９の
電圧■１と比較器３の出力電圧■および■−の和で表わ
され、出力の正および負の期間に対応する。したがって
比較器３の出力電圧Ｖｏ および■♂が本発明におい
ては一定値となるため出力の正および負の期間は入力端
子９０入力電圧Ｖｉにのみ依存する。以上のことは電源
電圧が変動した場合においても入力電圧■１に対応する
所定の変調出力を得ることができる。
・・・・・・・・・・・・・・・・・・・・・・・・（
８）ここでＶｎｇ（ｓ１４）はトランジスタ３１４のベ
ースエミッタ間電圧である。したがって（７）式および
（８）式より出力電圧Ｖｏ およびＶｚは電源電圧と
無関係な一定値となる。（５）式および（６）式から判
るようにコンデンサ４の充放１１電流は、入力端子９の
電圧■１と比較器３の出力電圧■および■−の和で表わ
され、出力の正および負の期間に対応する。したがって
比較器３の出力電圧Ｖｏ および■♂が本発明におい
ては一定値となるため出力の正および負の期間は入力端
子９０入力電圧Ｖｉにのみ依存する。以上のことは電源
電圧が変動した場合においても入力電圧■１に対応する
所定の変調出力を得ることができる。
この発明では出力ｌ・ランジスタがコンプリメンタリ接
続された比較器において出力段の各出力トランジスタの
ベースとアース間にそれぞれツェナーダイオードを接続
することにより、電源電圧が変動しても、入力電圧に対
応する所定の変調出力を得ることができる。
続された比較器において出力段の各出力トランジスタの
ベースとアース間にそれぞれツェナーダイオードを接続
することにより、電源電圧が変動しても、入力電圧に対
応する所定の変調出力を得ることができる。
第１図はこの発明の一実施例である発掘回路における比
較器の出力段回路構成図、ｖＪ２図は従来のパルス幅変
調回路の構成図、第５図は同上変調回路における比較器
の反転入力端子電圧、非反転入力端子電圧および出力端
子電圧の図、第４図は同上変調回路における比較器の回
路構成図。 ３・・・電圧比較器、４・・・コンデンサ、９・・・被
変調入力端子、３］、３ 、３１４・・・出力トランジ
スタ、３１５゜３１６・・・ツェナーダイオード。 り本 ／ ＼丁
較器の出力段回路構成図、ｖＪ２図は従来のパルス幅変
調回路の構成図、第５図は同上変調回路における比較器
の反転入力端子電圧、非反転入力端子電圧および出力端
子電圧の図、第４図は同上変調回路における比較器の回
路構成図。 ３・・・電圧比較器、４・・・コンデンサ、９・・・被
変調入力端子、３］、３ 、３１４・・・出力トランジ
スタ、３１５゜３１６・・・ツェナーダイオード。 り本 ／ ＼丁
Claims (1)
- １）出力トランジスタがコンプリメンタリ接続されてい
る電圧比較器と、該電圧比較器の一方の入力端子に接続
されたコンデンサと、電圧比較器の出力状態により前記
コンデンサを充放電する手段と電圧比較器の他方の入力
端子に接続され電圧比較器の出力状態により異なった二
つの基準電圧を発生する手段とで構成されるパルス幅変
調回路において、前記コンプリメンタリ接続された各出
力トランジスタのベースとアースとの間にそれぞれツェ
ナーダイオードを接続し、出力電圧をこのツェナーダイ
オードのツェナー電圧により制限したことを特徴とする
パルス幅変調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21021784A JPS6188613A (ja) | 1984-10-06 | 1984-10-06 | パルス幅変調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21021784A JPS6188613A (ja) | 1984-10-06 | 1984-10-06 | パルス幅変調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6188613A true JPS6188613A (ja) | 1986-05-06 |
Family
ID=16585723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21021784A Pending JPS6188613A (ja) | 1984-10-06 | 1984-10-06 | パルス幅変調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6188613A (ja) |
-
1984
- 1984-10-06 JP JP21021784A patent/JPS6188613A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6885177B2 (en) | Switching regulator and slope correcting circuit | |
| JPS6365166B2 (ja) | ||
| JPH0231530B2 (ja) | ||
| US4611136A (en) | Signal delay generating circuit | |
| JPS632418A (ja) | 電圧制御発振器 | |
| EP0165748B2 (en) | Oscillator circuit | |
| JPS6188613A (ja) | パルス幅変調回路 | |
| JPH0250653B2 (ja) | ||
| JP2623739B2 (ja) | 鋸歯状発振回路 | |
| JPH0413692Y2 (ja) | ||
| JPH0321082Y2 (ja) | ||
| JPS591004B2 (ja) | プログラマブル・ユニジャンクション・トランジスタを用いたコンパレ−タ | |
| JP2586551B2 (ja) | 鋸波の振幅制御回路 | |
| JPS6188611A (ja) | 発振回路 | |
| JP3671519B2 (ja) | 電流供給回路 | |
| JPH0512812Y2 (ja) | ||
| JPH0744248A (ja) | 定電圧回路 | |
| JPS60103724A (ja) | パルス幅変調回路 | |
| JPH0224271Y2 (ja) | ||
| JPS5821235Y2 (ja) | タンアンテイマルチバイブレ−タ | |
| JPH0418255Y2 (ja) | ||
| JP3202436B2 (ja) | ホールド回路 | |
| JP2581163B2 (ja) | 直結型アンプ | |
| JPH10240358A (ja) | 定電圧回路 | |
| JPH053933B2 (ja) |